JPH01250077A - 回路ボードと試験治具間の接続性を確認する方法およびその装置 - Google Patents

回路ボードと試験治具間の接続性を確認する方法およびその装置

Info

Publication number
JPH01250077A
JPH01250077A JP63319718A JP31971888A JPH01250077A JP H01250077 A JPH01250077 A JP H01250077A JP 63319718 A JP63319718 A JP 63319718A JP 31971888 A JP31971888 A JP 31971888A JP H01250077 A JPH01250077 A JP H01250077A
Authority
JP
Japan
Prior art keywords
pair
voltage
gate
circuit board
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63319718A
Other languages
English (en)
Other versions
JPH0625800B2 (ja
Inventor
Ching-Wen Hsue
チン―ウェン　スー
Wha-Joon Lee
ワーズン　リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH01250077A publication Critical patent/JPH01250077A/ja
Publication of JPH0625800B2 publication Critical patent/JPH0625800B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06794—Devices for sensing when probes are in contact, or in position to contact, with measured object

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、一般に試験治具を介して電子回路基板をテス
ト装置に接続することによって、基板をテストする技術
分野に関する。
［従来技術の説明コ 電子製造産業では、回路基板が素子を塔載したとき、適
切に動作するかどうかを確認するため、回路基板のテス
トは日常的に行なわれている。このようなテストは通常
、複数のダブルエンドビンを有する試験治具に、回路基
板を配置することによって行なわれる。各ビンは回路基
板の下面の所定節点に接触する第１端を有し、他端は電
気的に公知の自動テスト装置に接続されている。この自
動テスト装置は、試験治具を介してテスト信号を回路基
板に入力し、テスト信号に応答して基板から戻ってきた
信号を検知することによって、回路基板をテストする。
回路基板から戻ってきた信号のレベルをモニターするこ
とによって、回路基板が適切に動作しているかどうかを
表わす兆候が得られる。　回路基板の適切なテストには
、電気的な接続が回路基板の節点と試験治具のビンとの
間に確実に行われることが必要である。そうでなければ
、回路基板とテスト装置との間に信号の適切な伝達が行
われない。試験治具のビンと回路基板の節点との間の１
つでも不良接続があると、良い基板を欠陥品に、あるい
は不良品に、また逆に欠陥品を良品として判断する可能
性がある。
これまで、回路基板と試験治具との間の接続性の確認は
、試験治具のビンの１対に直流電圧を与え、他のビンを
接地することによって行なわれていた。ビンの６対が、
基板上の素子によって構成される回路パスによって互い
に接続される回路基板の節点の１対に接触すると、ビン
の間に電流が流れる。２つのビンの間に電流が流れるこ
とは、各ビンが対応する回路基板の節点に接触している
ことを示す。試験治具の他のビン対と対応する回路基板
の節点対との接続性は同じ方法でテストされる。
不適当なことは、上述の方法は常に正確な結果をもたら
すものではないということである。試験治具の６対がビ
ンの節点の６対に接触していても、もし回路基板の節点
が非常に高いインピーダンスを有する素子によって接続
されているなら、わずかな電流しかビンの間に流れない
。従って、ビンの間に有意電流が流れがないことは、ビ
ンと回路基板の節点との間に接続性がないことを表わす
こともあるが、実際にはそうではないこともある。
従って、節点が高いインピーダンス回路パスで接続され
ていても、試験治具の６対のビンが回路基板の節点の６
対に接触しているかどうかを正確に検知する技術が必要
とされている。
（発明の概要） 試験治具のビンの６対と回路基板の相互接続された節点
の対との接続性の確認は、試験治具のビンの１対を第１
電位（例えば、回路グランド）にまず接続することによ
って行なわれる。試験治具のビンの他の対は、選択的に
電界効果トランジスタ（ＦＥＴ）のゲートに接続され、
このＦＥＴのゲート−ソース間はコンデンサによって分
路接続されている。ＦＥＴのドレインソース部分は、抵
抗と直列に回路グランドと電圧源（第１電位より小さい
電位）との間に接続される。
試験治具の２個の各ビンが回路基板の２個の節点のそれ
ぞれに接触すると、コンデンサ両端の電圧がＦＥＴのし
きい値電圧を超える。すると、このＦＥＴは導通し、抵
抗の両端に電圧Ｖ。が現れる。もし試験治具の１つのビ
・ンのいずれかが対応する節点に接触していなければ、
ＦＥＴのゲート電圧はこのデバイスのしきい値以下に落
ち、ＦＥＴは非導通状態になる。従って抵抗両端には小
さい電圧しか現れない。抵抗両端の電圧をモニターする
ことによって、例えば、電圧計あるいは他の表示デバイ
スを接続することによって、試験治具のビンの対が回路
基板の相互接続された節点対に接触しているかどうか表
わす徴候が得られる。
本技術の利点は、節点が非常に高いインピーダンスによ
って相互接続されていても、節点と試験治具のビンとの
間の接続性が確認できることである。これは、ＦＥＴが
ゲート端で非常に高い入力インピーダンスををし、それ
が一般に相互接続されている節点対間の回路パスのイン
ピーダンスよりはるかに高いからである。従って、試験
治具のビンが回路基板の節点に接触すると、（しきい値
電圧を超える）電圧がＦＥＴのゲート・ソース接合端に
現れる。このような条件では、ゲート・ソース間電圧は
節点間の回路パス両端の電圧より大きい。このように、
ＦＥＴの導通は、節点間の回路パスのインピーダンスの
如何にかかわらず保証される。
（実施例の説明） 第１図は、回路基板１２を公知のタイプの自動回路基板
テスト装置（図示せず）電気的に接続されている移動基
板１４に接続するための従来の“釘ベット２型試験治具
１０の断面図である。試験治具１０は絶縁基板１６から
なり、この基板１６は複数のばね俳画サイド導電ビン１
８を支持し、これらの導電ビン１８は基板１６の両面か
ら突出している。各導電ビン１８は、回路基板１２の底
面にある複数の節点２２に電気的及び機械的に接触する
ための第１端２０を有する。各節点２２は典型的には、
回路基板１２上の電子部品２４によって形成される回路
パスを介して、回路基板１２上の少なくとも１つの他の
節点に接続されている。
各導電ビン１８は、移動基板１４上の節点２８に電気的
及び機械的に接触するための第２端２Ｂを有する。
移動基板上の節点２８は導体３０を介して自動テスト装
置に接続される。この自動テスト装置は、移動基板１４
及び試験治具１０を介して回路基板１２にテスト信号を
入力し、次にテスト信号が入力された後の回路基板から
戻ってきた応答信号のレベルをモニターすることによっ
て回路基板をテストする。
回路基板１２を正確にテストするには、導電ビン１８の
それぞれの端２０と２６が回路基板及び移動基板上の節
点２２と２８にそれぞれ接触していることが必要である
。そうでなければ、回路基板と自動テスト装置との間に
は信号が伝達されない可能性かあり、これはテストにエ
ラーを生じさせる。試験治具ＩＯのたった１つの導電ピ
ン１８が適当な節点２２と２８との接触に失敗したとし
ても、誤ったテスト結果が現れてしまう。
第２図には、６対の導電ピン１８とそれに対応する節点
２２及び２８との間の接続性（例えば、電気接触）を確
認するための本発明の回路３２が示されてイル。回路３
２はｎチャネル・エンハンスメント型ＭＯ３ＦＥＴ３４
からなり、このＦＥＴ３４は、抵抗３８と直列に回路の
グランドと電圧ｖ　１典型的には−４ボルトの直流電圧
を提供する電圧源（図示せず）との間に接続されるドレ
イン・ソース端を有する。小電流（直流）阻止コンデン
サ３８がＦＥＴ３４のゲートとソース間に接続されてい
る。実際には、コンデンサ３８は、そのインピーダンス
が回路基板１２上の節点対２２を接続する各回路パスの
最小インピーダンスより小さくなるように選択される。
スイッチ４０（図示されているような手動単極単投スイ
ッチ、あるいは例えば、リレーのような電気的に制御さ
れたデバイスのどちらでも良い）はＦＥＴ３４のゲート
を選択的に、ビン１８の１つを介して回路基板１２上の
対応する節点２２に接続される移動基板１４上の節点２
８に接続する。他のビン１８を介して回路基板１２上の
節点２２の異なるものに接続される移動基板１４上の節
点２８は第１電位（例えば、グランド）に接続される。
前述のように、回路基板１２上の節点２２は典型的には
基板上の電子部品２４によって相互接続されている。こ
のように、スイッチ４０を閉じことにより、節点２２の
６対が別々のビン１８を介してそれぞれＦＥＴのゲート
と回路のグランドに接続されている場合、ＦＥＴ３４の
ゲートを電子部品２４を介して接地させることになる。
ＦＥＴ３４のゲートが接地されているとき、ＦＥＴ３４
のしきい値電圧を超える電圧がコンデンサ３８の両端、
つまりＦＥＴのゲート・ソース間に現れる。このときＦ
ＥＴ３４は導通となり、抵抗３６の両端に電圧Ｖ。を生
じさせる。もしスイッチ４０が閉じられ、ＦＥＴ３４の
ゲートおよび回路のグランドにそれぞれ接続されている
２つの節点２８のいずれかが、対応する導電ピン１８を
通じて節点２２に接続されていなければ、ＦＥＴのゲー
トは接地されない。コンデンサ３８がほとんど瞬時に放
電すると仮定すると、回路基板１２と移動基板１４との
間に接続がない場合、ＦＥＴ８４のゲート・ソース間の
電圧はＦＥＴを導通させるのに不十分となる。従って、
抵抗３６両端の電圧はＶｏからほとんど零ボルトへと落
ちる。このように、抵抗３６両端の電圧のレベルは、選
択された試験治具ビン１８が対応する節点対２２と２８
に接触しているかどうかの兆候を提供する。抵抗３６両
端の電圧がいつＶｏに到達するかを示すために、電圧計
３７、あるいは他の電圧表示装置が抵抗３６に接続され
る。
導電ビン対１８と各節点対２２および２８との間の接続
性が上述の方法で一度確認されたら、次にスイッチ４０
は切断される。次に移動基板１４上の節点の他の対の１
つ２Ｂはスイッチ４０を介してＦＥＴ３４のゲートに接
続され、このとき他の節点のペアは前のように接地され
ている。導電ビン対１８を介して、節点対２８と回路基
板■２上のそれに対応する節点対２２との間に接続性が
存在するかどうかを決めるため、抵抗３６両端の電圧が
再びモニターされる。このプロセスは、すべての節点２
８の対と対応するすべての節点２２のペアとの間に接続
性が確認されるまで繰り返される。
回路３２の動作を記述するとき、コンデンサ３８が瞬時
に放電すると仮定した。しかし実際には、コンデンサ３
８の放電時定数は一般に大きい。その結果、ＦＥＴのゲ
ートと回路グランドとの間の接続がスイッチ４０を開く
ことによって切断された後でも、コンデンサ３８にはＦ
ＥＴ３４を導通させるのに十分な電荷が残っている可能
性がある。従って、ＦＥＴ３４が節点２８の１つに接続
され、この節点が電気的には節点２２に接続されていな
くても、ＦＥＴはやはり導通になり得る。従って、この
接続性が存在しなくても、抵抗３６の両端には電圧Ｖｏ
が現れる可能性がある。
コンデンサ３８に電荷が残る問題は、第３図に示される
ようにコンデンサを放電させるための放電回路４４を組
込む方法で第２図の回路３２を改良することによって解
決できる。第３図かられかるように、放電回路４４は第
１のＰＮＰバイポーラトランジスタ４６を含み、このト
ランジスタ４６は、抵抗４８を介してＦＥＴ３４のドレ
インと抵抗３８との接合に接続されるベースを有する。
バイポーラトランジスタ４６のエミッタとコレクタ部分
は、抵抗５０と直列に回路のグランドと一７ボルトの直
流電圧を提供する電圧源（図示せず）との間に接続され
る。
バイポーラトランジスタ４６は、ＡＮＤゲート５２の第
１入力に接続されるコレクタを有する。抵抗５４はＡＮ
Ｄゲート５２の第２入力端と、トランジスタ４６のコレ
クタに一７ボルトの電圧を提供するのと同じ電圧源とに
接続される。ＡＮＤゲート５２の出力は、抵抗５Ｂとコ
ンデンサ５８との直列結合を介してＦＥＴ３４のゲート
に接続されている。またＡＮＤゲート５２の出力は、抵
抗６０を介して回路のグランドにも接続されている。Ａ
ＮＤゲート５２は、第２のＰＮＰバイポーラトランジス
タＢ２のコレクタに接続される第２入力端を有する。ト
ランジスタ６２のベースは回路グランドに接続されてい
る。
抵抗６４を介して、トランジスタ６２のエミッタは信号
発生器（図示せず）に接続され、この信号発生器は信号
Ｒを発生し、そのロジックレベルはスイッチ４０の導通
状態に従う。
第３図に示される放電回路は、回路３２と共に次のよう
に動作する。もしスイッチ４０が閉じられた後に、節点
２２の対と節点２８の対との間に接続性がなければ（第
２図参照）、コンデンサ３８両端の電圧はＦＥＴ３４の
しきい値電圧よりかなり小さいままである。従って、Ｆ
ＥＴ３４は実質上非導通で、コンデンサ３８の放電は必
要とされない。
しかし、スイッチ４０が閉じられた後に、接続性がある
なら、コンデンサ３８両端の電圧はＦＥＴのしきい値電
圧よりかなり大きくなる。この条件では、スイッチ４０
が切断されたとき、コンデンサ３８を放電させる必要が
ある。このような放電は、スイッチ４０が切断されたと
きに自動的に現れる。これは、スイッチ４０の導通状態
に従う信号Ｒのロジックレベルはロジックの“ハイ（ｈ
ｌｇｈ）”からロジックの“ロー（ｌｏｗ）″に変化す
るからである。
その結果、トランジスタ６２はカットオフとなる。
トランジスタ６２がカットオフになると、ＡＮＤゲート
５２の第２入力での信号はロジックの“ロー”レベルに
変る。従って、ＡＮＤゲート５２の出力信号はロジック
の“ロー２レベルに変わる。ＡＮＤゲート５２の出力信
号のレベルでのこの変化は、抵抗５Ｂとコンデンサ５８
を介してコンデンサ３８を放電させる。コンデンサ３８
が放電した後、ＦＥＴ３４のゲートとソース間電圧はも
はやしきい値電圧を超えなくなり、従って、ＦＥＴ３４
は実質上非導通となる。放電回路４４の上述の動作は、
ＦＥＴ３４がスイッチングデバイス４０が切断されたと
きに実質上非導通になることを保証する。
放電回路４４は、コンデンサ３８に放電パスを提供する
問題を有利に解決するだけではなく、この放電回路はＦ
ＥＴ３４の動作をも劣化させない。トランジスタ４６が
実質上非導通であるとき、ＡＮＤゲート５２は高いイン
ピーダンスを有し、従って、実質上ＦＥＴ３４のドレイ
ンインピーダンスを減少させない。
上述の実施例は単に本発明の詳細な説明である。
様々な改良や変更が当業者によって行なわれることがで
き、それらは本発明の原理を含み、本発明の精神や範囲
に含まれる。
【図面の簡単な説明】
第１図は回路基板を移動基板に接続するための従来の釘
ベット型試験治具の断面図、 第２図は第１図の試験治具と回路基板を示す図で、さら
に試験治具と回路基板間の接続性を確認するための回路
を示す図、 第３図は第２図の確認回路の他の実施例の概略図である
。 １０・・・試験治具　　　Ｉ２・・・回路基板１４・・
・移動基板　　　　１Ｂ・・・絶縁基板１８・・・導電
ピン　　　　　２０・・・導電ピンの第１端２２．２８
・・・節点　　　　　２４・・・電子部品２６・・・導
電ピンの第２端　３０・・・導線３２・・・本発明の回
路 ３４・・・電界効果トランジスタ ８Ｂ、４Ｂ、５０．５４．５Ｂ、ＢＯ，Ｂ４・・・抵抗
３７・・・電圧計　　　　　　３８．５８・・・コンデ
ンサ４０・・・スイッチングデバイス ４４・・・放電回路 ４８．６２・・・バイポーラトランジスタ５２・・・Ａ
ＮＤゲート 出　願　人：アメリカン　テレフォン　アンドＦＩＧ、
　１ 白１カテスＩ−’ｉ呪乍 ＦＩＧ、　２ ＦＩＧ、　３ ４Ｖ

Claims (8)

    【特許請求の範囲】
  1. （１）導電部材（１８，１８）の各対が回路基板（１２
    ）上の各相互接続された節点対（２２，２２）に電気的
    に接触しているかどうかを確認する回路ボードと試験治
    具間の接続性を確認する方法において （ａ）導電部材（１８）の１つは第１電位に接続され、 （ｂ）導電部材（１８）の他の１つは選択的に電界効果
    トランジスタ（３４）のゲートに接続され、この電界効
    果トランジスタのソースとゲート間はコンデンサ（３８
    ）で分路接続され、ドレインとソース間は電圧モニター
    （３６）と直列にグランドと第１電位より小さい電圧源
    （−Ｖ＿Ｓ）との間に接続され、 （ｃ）電圧モニター手段（３６）の両端の電圧はモニタ
    ーされ、回路基板（１２）上の相互接続された節点対（
    ２２，２２）に接触している導電部材の対間に電気的な
    パスが存在しているとき、電界効果トランジスタ（３４
    ）が導通しているかどうかを決定することを特徴とする
    回路ボードと試験治具間の接続性を確認する方法。
  2. （２）導電部材（１８，１８）の各対が回路基板（１２
    ）上の相互接続された節点（２２，２２）の別の対に電
    気的に接触しているかどうかを確認するために、前記ス
    テップ（ａ）、（ｂ）、（ｃ）が繰り返されることを特
    徴とする請求項１に記載の方法。
  3. （３）ステップ（ａ）、（ｂ）、（ｃ）のそれぞれを継
    続的に繰り返す前に、コンデンサ（３８）は放電される
    ことを特徴とする請求項２に記載の方法。
  4. （４）導電部材（１８，１８）複数の対のそれぞれが回
    路基板（１２）上の各相互接続された節点（２２，２２
    ）の複数の対のそれぞれに接触しているかどうかを継続
    的に確認する回路ボードと試験治具間の接続性を確認す
    る方法において、 （ａ）導電部材（１８）の第１対の第１のものは第１電
    位に接続され、 （ｂ）導電部材（１８）の第１対の第２のものは選択的
    に電界効果トランジスタ（３４）のゲートに接続され、
    この電界効果トランジスタのソース間はコンデンサ（３
    ８）で分路接続され、ドレインとソース間は抵抗（３６
    ）と直列にグランドと第１電位より小さい電圧源（−Ｖ
    ＿Ｓ）との間に接続され、 （ｃ）抵抗（３６）の両端の電圧はモニターされ、導電
    部材の第１対間に電気的なパスが存在するように、導電
    部材（１８，１８）の第１対のそれぞれが相互接続され
    た節点（２２，２２）の第１対のそれぞれに接触してい
    るとき、電界効果トランジスタが導通しているかどうか
    を決定し、 （ｄ）電界効果トランジスタが導通状態になった後、コ
    ンデンサ（３８）は放電され、 （ｅ）導電部材（１８，１８）の別の対と回路基板（１
    ２）上の節点（２２，２２）の別の対との接続性を確認
    するために、前記ステップ（ａ）、（ｂ）と（ｃ）が継
    続的に繰り返されることを特徴とする回路ボードと試験
    治具間の接続性を確認する方法。
  5. （５）ドレイン、ゲート、ソースを有する電界効果トラ
    ンジスタ（３４）、 電界効果トランジスタのゲートとソース間に接続されて
    いるコンデンサ（３８）、 導電部材の別の対が第１電位に接続されているとき、電
    界効果トランジスタのゲートを選択的に導電部材の１つ
    の対に接続させる手段（４０）、および 回路のグランドと第１電位より小さい電圧源（−Ｖ＿Ｓ
    ）との間に、電界効果トランジスタのドレインとソース
    部分と直列に接続される抵抗（３６）からなり、 この抵抗の両端の電圧の値は、導電部材の１つが相互接
    続されている節点の１つに電気的に接触し、電界効果ト
    ランジスタが導通になったときに、変化することを特徴
    とする回路ボードと試験治具間の接続性を確認する装置
    。
  6. （６）電界効果トランジスタが導通になった後、コンデ
    ンサを放電させる手段（４４）を具備することを特徴と
    する請求項５に記載の装置。
  7. （７）前記放電手段は、１対の入力および１つの出力を
    有し、その出力がコンデンサに接続されるＡＮＤゲート
    （５２）、 抵抗両端の電圧がしきい値を越えたときに、ＡＮＤゲー
    トの第１入力を所定電圧の第２電圧源に接続する手段（
    ５４，８４，６２）、およびＡＮＤゲートの第２入力を
    第２電圧源に選択的に接続する手段（４６，４８）を有
    し、 ２つの入力を共に第２の電圧源に接続することによって
    、コンデンサを放電させるパスを形成することを特徴と
    する請求項６に記載の装置。
  8. （８）抵抗に、その両端の電圧を示すための手段が接続
    されることを特徴とする請求項５に記載の装置。
JP63319718A 1988-01-29 1988-12-20 回路ボードと試験治具間の接続性を確認する方法およびその装置 Expired - Lifetime JPH0625800B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US149829 1988-01-29
US07/149,829 US4841240A (en) 1988-01-29 1988-01-29 Method and apparatus for verifying the continuity between a circuit board and a test fixture

Publications (2)

Publication Number Publication Date
JPH01250077A true JPH01250077A (ja) 1989-10-05
JPH0625800B2 JPH0625800B2 (ja) 1994-04-06

Family

ID=22531966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63319718A Expired - Lifetime JPH0625800B2 (ja) 1988-01-29 1988-12-20 回路ボードと試験治具間の接続性を確認する方法およびその装置

Country Status (2)

Country Link
US (1) US4841240A (ja)
JP (1) JPH0625800B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291129A (en) * 1988-10-24 1994-03-01 Nhk Spring Co., Ltd. Contact probe
US5004977A (en) * 1988-10-24 1991-04-02 Nhk Spring Co., Ltd. Contact probe
US5202640A (en) * 1991-06-03 1993-04-13 International Business Machines Corporation Capacitance and leakage test method and apparatus
US5982187A (en) * 1993-07-01 1999-11-09 Alphatest Corporation Resilient connector having a tubular spring
US6034532A (en) * 1993-07-01 2000-03-07 Alphatest Corporation Resilient connector having a tubular spring
US5504432A (en) * 1993-08-31 1996-04-02 Hewlett-Packard Company System and method for detecting short, opens and connected pins on a printed circuit board using automatic test equipment
US7064566B2 (en) * 1993-11-16 2006-06-20 Formfactor, Inc. Probe card assembly and kit
US5736862A (en) * 1995-06-22 1998-04-07 Genrad, Inc. System for detecting faults in connections between integrated circuits and circuit board traces
IT1285299B1 (it) * 1996-03-06 1998-06-03 Cselt Centro Studi Lab Telecom Sonda per dispositivi attuatori di guasto
US5966020A (en) * 1996-10-30 1999-10-12 Intel Corporation Method and apparatus for facilitating detection of solder opens of SMT components
US6066957A (en) * 1997-09-11 2000-05-23 Delaware Capital Formation, Inc. Floating spring probe wireless test fixture
JP4060919B2 (ja) * 1997-11-28 2008-03-12 富士通株式会社 電気的接続装置、接触子製造方法、及び半導体試験方法
US6683449B1 (en) * 2000-10-06 2004-01-27 Dell Products, L.P. Apparatus and method for detecting a mechanical component on a computer system substrate
CN100360944C (zh) * 2006-03-01 2008-01-09 友达光电股份有限公司 电压检测电路以及电压检测系统
US20090144970A1 (en) * 2007-12-06 2009-06-11 Winmems Technologies Holdings Co., Ltd. Fabricating an array of mems parts on a substrate
US8089294B2 (en) * 2008-08-05 2012-01-03 WinMENS Technologies Co., Ltd. MEMS probe fabrication on a reusable substrate for probe card application
US7928751B2 (en) * 2009-02-18 2011-04-19 Winmems Technologies Holdings Co., Ltd. MEMS interconnection pins fabrication on a reusable substrate for probe card application
CN103018497A (zh) * 2012-12-21 2013-04-03 桂林电力电容器有限责任公司 一种电容式电压互感器试验用中压接地端子结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1067791A (en) * 1965-02-23 1967-05-03 Sperry Gyroscope Co Ltd Magnetometers
JPS528870A (en) * 1975-07-09 1977-01-24 Nippon Denso Co Ltd Power source terminal defect detection equipment
US4025850A (en) * 1975-10-01 1977-05-24 Joseph Spiteri Passive, solid state wide range voltage checker
US4101826A (en) * 1977-06-13 1978-07-18 Hendrik Horsitmann Fault indicator including a reed relay responsive to above normal current flow in a conductor
SU661412A1 (ru) * 1977-12-02 1979-05-05 Предприятие П/Я А-3870 Мегомметр с дискретным выходом
GB1599069A (en) * 1978-05-31 1981-09-30 Ferranti Ltd Testing of circuit arrangements
US4289975A (en) * 1979-07-20 1981-09-15 Waters Associates, Inc. Dissipating electrical charge
JPS5612562A (en) * 1979-07-13 1981-02-06 Seiko Instr & Electronics Ltd Circuit for discriminating connection state of terminal
US4463310A (en) * 1980-07-11 1984-07-31 Rca Corporation Apparatus for detecting the presence of components on a printed circuit board
US4406985A (en) * 1980-10-27 1983-09-27 City Of Seattle, The City Light Dep't. Power cable fault finding apparatus and method
US4503390A (en) * 1981-05-07 1985-03-05 Ideal Industries, Inc. Switchless voltage, continuity and polarity indicator
US4508405A (en) * 1982-04-29 1985-04-02 Augat Inc. Electronic socket having spring probe contacts

Also Published As

Publication number Publication date
JPH0625800B2 (ja) 1994-04-06
US4841240A (en) 1989-06-20

Similar Documents

Publication Publication Date Title
JPH01250077A (ja) 回路ボードと試験治具間の接続性を確認する方法およびその装置
US5818251A (en) Apparatus and method for testing the connections between an integrated circuit and a printed circuit board
EP1175624B1 (en) Integrated circuit with test interface
US6784685B2 (en) Testing vias and contacts in an integrated circuit
EP1224487B1 (en) Circuit and method for improved test and calibration in automated test equipment
KR19990082339A (ko) 집적된 회로 장치 시험용 어셈블리 및 방법
US4743842A (en) Tri-state circuit tester
US4727317A (en) Device orientation test method suitable for automatic test equipment
KR101206893B1 (ko) 전력 회로 차단기 장치의 제 1 전력 회로 차단기의 제 1 출력 핀과 외부 노드 사이 및 상기 전력 회로 차단기 장치의 제 2 전력 회로 차단기의 제 2 출력 핀과 노드 사이의 전기 콘택들을 검사하기 위한 방법 및 회로
US6833722B2 (en) Electronic circuit device with a short circuit switch using transistors and method of testing such a device
US5343479A (en) Semiconductor integrated circuit having therein circuit for detecting abnormality of logical levels outputted from input buffers
JP2956855B2 (ja) 集積回路用モニター装置及びモニター方法
JP2001523347A (ja) 接続テスト方法
US6188235B1 (en) System and method for verifying proper connection of an integrated circuit to a circuit board
KR100576492B1 (ko) 패키지 레벨에서 반도체 소자의 내부 ｄｃ 바이어스 측정장치
US6442718B1 (en) Memory module test system with reduced driver output impedance
KR100279198B1 (ko) 2개의 집적회로를 갖춘 플레이트
US5412337A (en) Semiconductor device providing reliable conduction test of all terminals
US10819330B2 (en) Electronic circuit
CN223229702U (zh) 一种用于电性检测的测试结构和集成电路
US4697139A (en) Logic circuit having testability for defective via contacts
US3534263A (en) In-circuit testing for diode leakage
JP2004170126A (ja) ノード論理固定回路およびｉｄｄｑ試験方法
JPH0829472A (ja) 信号配線の良否検査方法
JPS62182677A (ja) 集積回路のソケツト插入不良検知方法