JPH0125092B2 - - Google Patents
Info
- Publication number
- JPH0125092B2 JPH0125092B2 JP55083392A JP8339280A JPH0125092B2 JP H0125092 B2 JPH0125092 B2 JP H0125092B2 JP 55083392 A JP55083392 A JP 55083392A JP 8339280 A JP8339280 A JP 8339280A JP H0125092 B2 JPH0125092 B2 JP H0125092B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- file
- line
- memory
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/325—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for loops, e.g. loop detection or loop counter
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/90—Details of database functions independent of the retrieved data types
- G06F16/903—Querying
- G06F16/90335—Query processing
- G06F16/90348—Query processing by searching ordered data, e.g. alpha-numerically ordered data
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S707/00—Data processing: database and file management or data structures
- Y10S707/99931—Database or file accessing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Databases & Information Systems (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Selective Calling Equipment (AREA)
Description
この発明はリフアレンスロジカルエンテイテイ
ーとフアイルから得られるロジカルエンテイテイ
ーとの比較制御方法及び装置に関する。 すなわち、この発明は同じタイプのロジカルエ
ンテイテイー(logical entities)がリフアレン
ステーブルの各カラムに記憶され、比較すべきロ
ジカルエンテイテイーからの全データ項目と、前
記リフアレンステーブルの連続する各ラインに記
憶されたリフアレンスロジカルエンテイテイーか
らの同じランクのデータ項目との一致を並列かつ
連続的に取り、その連続する一致結果を結合して
比較結果を得、格納すべきデータを決定する方法
に関する。 フアイルからのデータを処理するには、データ
に印を付ける必要がある。データの構成が複雑な
場合、フアイル外部の手段により印を付けるのは
困難で骨の折れる仕事であり、とりわけフアイル
容量が大きく、データ更新の頻度が大きい場合は
そうである。フアイル外部の手段により印を付け
ることは、特別のロジカルエンテイテイーすなわ
ちラベルや、特別の文字すなわちセパレータのよ
うなローカライゼーシヨンエレメントをフアイル
に導入することにより無くすことができる。従つ
て、フアイル処理は上述したタイプの方法や、フ
ランス特許第2293.741号及び追加特許第2330.075
に記載されている方法により実行できる。認識
し、必要に応じて格納されるデータ項目をフアイ
ルにローカライズするために、セパレータ、ラベ
ルおよびロジカルエンテイテイーを付けるための
別の比較サブアセンブリを用いることも考えられ
る。 しかしフアイルに含まれるデータの構成が複雑
であると、ラベルとセパレータの数が多くなり、
フアイル処理システムに負担がかかりすぎる。 又この発明は、外部手段により印を付けること
なく、ソースから供給されたデータ項目に同期し
て動作させるフアイル構成であつても、又フアイ
ル展開をインタラプトせずに、実行される比較や
格納に関連する基本構能の実行を同時に制御する
フアイル構成であつてもフアイル内のデータ項目
に適用される。上述した比較方法を可能とするマ
イクロ制御方法を提供することを目的とする。同
時に実行されるこれらの基本機能は、ローカライ
ゼーシヨン、ソースから得られるデータ項目の処
理と転送同時に動作するグループのシーケンシヤ
ルリンケージ、および比較結果のテストに関する
機能である。上述した比較方法により比較される
データ項目は固定長でも可変長でも良く、従つて
この発明の制御方法は特に、操作されるデータの
ローカライズに必要なラベルとセパレータの数を
減らすことができる。又、この発明の制御方法を
用いて処理を行うことにより、データ項目の構成
の処理に必要とされるループの形態は、どのよう
な形態でも可能である。 [発明の目的] 上記目的を達成するために、この発明によれ
ば、テーブルの異る水平ゾーンに垂直方向にタイ
プの異るロジカルエンテイテイーを書くことによ
り、リフアレンステーブルにリフアレンスロジカ
ルエンテイテイーが記録される。このロジカルエ
ンテイテイーの書込みは比較される同じタイプの
ロジカルエンテイテイー毎に形成されるシーケン
スがフアイルに現われる順番(必ずしも連続であ
る必要はない)に行われる。テーブルの各水平ゾ
ーンには、カラム(縦)方向に書かれた同じタイ
プのリフアレンスロジカルエンテイテイーが記録
される。 制御メモリには、下記のものがライン毎に記録
される:前記比較制御データ項目が記録されるメ
モリのラインに対応するテーブルの水平ゾーンの
リフアレンスロジカルエンテイテイーと、前記フ
アイルからの同じタイプのロジカルエンテイテイ
ーとの比較に関連した第1制御データ項目と、フ
アイルから得られるロジカルエンテイテイーの格
納に関連した第2制御データ項目とを含む第1制
御情報項目。フアイルからの1つ以上のロジカル
エンテイテイーにより生じる比較、および/又は
フアイルからの1つ以上のロジカルエンテイテイ
ーの格納により生じる比較の終了後実行される動
作制御のための第2情報項目。前記動作制御のた
めの情報項目は実行される処理のリンケージを制
御するジヤンプ制御データ項目を含む。 フアイルは高速に実行するように作られる。 制御メモリの第1ラインからの第1制御情報項
目に相当する操作が実行され、次にこのラインの
第2制御情報項目に相当する操作、とりわけ、制
御メモリの他のライン(必ずしも連続している必
要はない)へのリンケージ、および必要であれば
他のラインに相当するリフアレンステーブルの水
平ゾーンへのリンケージが実行される。 比較に関する制御データ項目、メモリ制御デー
タ項目、および操作制御項目により比較、格納、
操作を実行する命令の有無が理解される。リフア
レンステーブルの水平ゾーンに相当する制御メモ
リのライン間のリンケージによりタイプの異るリ
フアレンスロジカルエンテイテイーをリンケージ
することができる。この結果フアイル処理の柔軟
性が増大すると共にこのフアイルに固有のラベル
と特殊文字の数を減少することができる。 この発明による方法のもう1つの特徴は、どの
ようなフアイル構成にも適用できるということで
ある。 すなわち固定長形式又は可変長形式のデータ項
目を含むフアイルであつても又命令を含むように
モデフアイする必要のないフアイルであつても良
い。 前記制御メモリに記憶された制御データ項目
は、比較動作及び/又は格納動作を実行する起点
をフアイル内にマーキングするためのローカライ
ゼーシヨン制御データ項目を含むことができる。
処理が行われないデータ項目を含むフアイルのゾ
ーンを実行する処理中に、あるいはフアイルの一
部を処理する前にローカライゼーシヨンの手助け
を得ることもできる。 ローカライゼーシヨンを実行させるにはいくつ
かの方法がある。 制御メモリの少くとも1ラインには特殊文字が
記録され、フアイル内のマークとして使用され
る。可変長のロジカルエンテイテイーの終りを示
す特殊文字の他にフアイルのアイテム又はサブア
イテムの終りを示す特殊文字を使用することがで
きる。 又制御メモリの少くとも1ラインにこの制御メ
モリのこのラインに対応する処理を実行するルー
プ制御情報項目を記録することができる。そして
前記処理の実行ループ回数を示す第1データ項目
と、制御メモリで実行されるジヤンプに関する第
2データ項目とが制御メモリのある領域に記憶さ
れ、さらに前記ループが回数分実行されたとき必
要に応じてリフアレンステーブルに記憶される。
前記フアイルの実行中、実行された処理の数がカ
ウントされる。このカウント値は制御メモリのラ
インに相当し、実行された処理の数が記憶された
ループ回数と等しい場合、前記ジヤンプに関する
情報に対応した動作が実行される。 上述したように、この発明による方法はフアイ
ルのロジカルエンテイテイーが全体又はその一部
が固定長形式であつても無くても使用することが
できる。 制御メモリの少くとも1ラインには、比較を行
うロジカルエンテイテイーの構成に関する情報項
目および/又は制御メモリの同一ラインからの制
御情報項目により制御される記憶に関するデータ
項目が記録される。フアイルを処理している間、
各ロジカルエンテイテイーの終りを検出するため
のデータ項目をロジカルエンテイテイーに組込む
ことにより、比較および/又は記憶の動作の開始
又は終りを制御するようにしても良い。固定長形
式のロジカルエンテイテイーの場合、フアイルか
ら得られるデータ項目をカウントしてフアイルか
ら、各ロジカルエンテイテイーの終りを検出す
る。 メモリの1ラインに記憶できる制御動作の中
で、反復文字の動作に関する制御動作と、処理の
終りで実行する動作に関する制御動作を区別する
ようにしても良い。 反復文字の制御情報項目は比較に関する制御情
報項目を含む。比較に関する制御情報項目は、フ
アイルから得られるロジカルエンテイテイーと、
リフアレンスロジカルエンテイテイーの同一ライ
ンのデータ項目の反復比較の機能と、異る比較結
果を結合する機能を有する。比較機能の表示とし
ては“等しい”、“〜より大きい”、“〜より小さ
い”が考えられる。又その逆として“異る”、“以
下”、“以上”が考えられる。 結合の機能は、ロジカルエンテイテイーのシー
ケンス間でシーケンシヤルに、かつ同じタイプそ
れゆえ同一シーケンスのロジカルエンテイテイー
間に同時に得られる結果を処理するブール結合で
ある。 反復文字の制御データ項目は記憶に関する制御
データ項目も含む。この制御データ項目は一般
に、フアイルから得られるデータ項目を記憶する
命令が存在するかどうかを示す。 制御データの2番目の項目は、無条件動作、す
なわち必ず実行される動作、あるいは条件動作、
すなわち特定の条件、例えばフアイルの1項目に
対応するロジカルエンテイテイー群に対する正又
は負の比較結果が満足された場合にのみ実行され
る動作を示す。 この条件動作あるいは無条件動作は、フアイル
からのデータ項目を周辺装置、補助メモリ、出力
部あるいはデータ項目を記憶するその他のセクシ
ヨンへの転送により生じる記憶動作に関連づける
ことができる。従つて、条件動作および無条件動
作は、記憶されたデータ項目の削除あるいは保存
に対応づけられる。制御データの第2項目の中に
は、制御メモリ並びにリフアレンステーブルにリ
ンクするためのジヤンプ制御項目に加えて、リフ
アレンステーブルの1水平ゾーンから他のゾーン
へのリンクと必ずしも対応させる必要はないが、
制御メモリのあるラインから他のラインへのリン
クデータが含まれる。 ジヤンプ制御データ項目は多くの制御データ項
目の結合から得られる。条件動作がデータの特定
項目により制御され、その結果データの他の項目
が得られる場合には特にそうである。データの他
の項目としては、例えば同時又は連続的に得られ
る異る基本結果間で求められるブール結合に関す
る全体結果が挙げられる。同時又は連続的に得ら
れる異る初歩的結果間で求められる。同様に制御
メモリ内のジヤンプ制御動作はリフアレンステー
ブル内のジヤンプを制御でき、ゼロオペレーシヨ
ンコード(NOP)に対しては、すなわちジヤン
プを指示した制御メモリのラインに対応したリフ
アレンステーブルの水平ゾーンのロジカルエンテ
イテイーに対して比較すべきものが無い場合、制
御メモリの新しいラインに対応するリフアレンス
テーブルのインクリメントは禁止される。 動作制御データのその他の第2項目は制御メモ
リに記録することができる。周辺装置間あるいは
補助メモリ間のリンク動作を指定することができ
る。特に、処理終了時には、テスト動作および基
準値との比較動作を指定することができる。この
発明は又この発明による方法を実施する装置にも
関する。この装置はリフアレンスロジカルエンテ
イテイーを垂直方向及び水平方向に記憶するリフ
アレンステーブルと、一方の入力にフアイルから
のロジカルエンテイテイーのデータ項目を受取
り、他方の入力に前記テーブルのカラムに含まれ
るデータ項目を受取る計算ユニツトと、前記フア
イルから得られるデータ項目を記憶することので
きる少くとも1つのバツフアメモリと、前記フア
イルからのデータ項目に行う処理の制御のための
装置とを有している。この発明による装置は次の
ような特徴を有する。 このテーブルは垂直方向に記憶することにより
多数の別個の水平ゾーンに分割される。各ゾーン
には同じタイプのリフアレンスロジカルエンテイ
テイーが記憶される。記憶の順番は比較されるロ
ジカルエンテイテイーのシーケンスの順番であ
り、必ずしもフアイル内で連続である必要はな
い。カラム毎に1つのエンテイテイーが記憶され
るので、各テーブルの水平ゾーンには同じタイプ
の複数のリフアレンスエンテイテイーが記憶され
る。制御ユニツトは、フアイルからの同じタイプ
のロジカルエンテイテイーと、比較制御データ項
目が記憶されるメモリのラインに相当するテーブ
ルの水平ゾーンに記憶されたリフアレンスロジカ
ルエンテイテイーとの間で行われる比較に関する
第1制御データ項目と、フアイルから得られるロ
ジカルエンテイテイーの記憶に関する第2制御デ
ータ項目とを含む第1制御情報項目と、フアイル
からの1つ以上のロジカルエンテイテイーで行わ
れる比較終了後、および又はフアイルから得られ
る1つ以上のロジカルエンテイテイーの記憶後に
実行される動作を制御する第2データ項目をライ
ン毎に記憶する制御メモリと;制御メモリと接続
され第1及び第2制御情報項目に対応する制御信
号を出力するマイクロコントロール回路とを有し
ている。 制御メモリ並びにリフアレンステーブルは、ア
ドレス可能なメモリあるいはプツシユダウンスタ
ツクにより実現できる。 第1図はこの発明による制御装置の一実施例の
ブロツク図である。 この装置は例示としてアドレス可能なメモリか
ら成るアレイ又はリフアレンステーブル21を有
している。この実施例におけるテーブル21はカ
ラム210,211,212,213と水平ゾー
ンA,B,Cに分かれている。説明を簡単にする
ためには、この例では各水平ゾーンは同じ長さに
してあるが、必ずしも同じ長さである必要は無
い。又カラムの数およびゾーンの数も可変であ
る。実際、厳密な材料平面上では、メモリ構成
は、1つのカウンタ22により初期値設定される
メモリエレメント間に同じ分割されたものが存在
する程度に迄、変えることができる。又カラムの
数あるいは水平ゾーンの数も制限は無い。計算ユ
ニツト310,311,312,313のグルー
プ31はテーブル21の異るカラムに相関し、結
果を結合するための計算ユニツト40に接続され
る。これらの計算ユニツトはフアイルSから得ら
れるデータ項目を受取る。このデータ項目に対し
て1つあるいは多くの比較処理が行われる。この
比較は、制御メモリ11、制御メモリ11に含ま
れるデータ項目および命令を受取るマイクロコン
トロール回路10、制御メモリ11へのアクセス
を管理するアドレス可能なカウンタ12、制御メ
モリ11へデータをロードするレジスタ13、お
よびロジカルエンテイテイーをカウントし、分離
信号をカウントもしくは識別することによりデー
タのローカライゼーシヨン14を行う装置とから
成る制御ユニツトの制御により行われる。ローデ
イングレジスタ13はカウンタ12に接続され、
第2ゾーン132に含まれるデータ項目又は命令
が制御メモリ11又はローカライゼーシヨン装置
14にロードされるべきアドレスに関する表示を
有する。 制御メモリ11は水平ラインに分割されてい
る。アレイの各水平ゾーンは制御メモリの1水平
ラインに相当する。 テーブル21の説明で述べたように、制御メモ
リ11の分割はこの実施例では、説明を簡単にす
るために水平ラインにより行う。 制御メモリ11はさらに垂直ゾーン110,1
19により分割される。各ゾーン110および1
19には、制御メモリ11の各ライン処理で実行
される反復文字の動作に対応した命令および処理
終了時に実行される終了動作に相当する命令が記
憶される。 なおゾーン110および119の違いについて
は後で詳述する。 アドレス可能な補助メモリ51、およびこのメ
モリ51と相関するアドレス可能なカウンタ52
は、フアイルから得られたデータを条件付あるい
は無条件で、回路10から得られる制御信号の機
能として記憶するために使用される。最後に、ア
ドレス可能なカウンタ62,72,92,92,
…によりフアイルから得られたデータ項目が、回
路10から得られたコマンドの関数として周辺装
置、出力装置、あるいは他のメモリ61,71,
81,91に転送される。制御装置の動作を詳細
に説明する前に、フランス特許第2293.741号及び
付加証書第2330.075に述べられている反復と同時
比較のプロセスについて述べる。比較が行われる
フアイルは例えばオクタルのデータ項目からなる
ロジカルエンテイテイーと呼ばれるデータを有し
ている。ロジカルエンテイテイーは固定長又は可
変長である。2番目の場合には、各ロジカルエン
テイテイーにその終了を表わす特殊なキヤラクタ
を付加することが必要である。ロジカルエンテイ
テイーは特殊のロジカルエンテイテイーと呼ばれ
る特別のラベル(チケツト又はタイトル)によつ
て各々識別されるシーケンスにより結合される。
このシーケンスは固定長でも可変長でも良い。す
なわち固定長又は可変長のロジカルエンテイテイ
ーを多数含有している。第2の場合には、シーケ
ンスの終りを示す特殊キヤラクタが各シーケンス
に付加される。反復かつ同時比較はソースから得
られる各ロジカルエンテイテイーとの間の関係を
認識すると同時に多数のリフアレンスロジカルエ
ンテイテイーとの間の関係を認識することにあ
る。この関係は例えば同等、不等、大括弧等の関
係である。このため、ソースから得られる各ロジ
カルエンテイテイーは、各データ項目毎にリフア
レンスロジカルエンテイテイーと突合せされる。
突合せた結果を結合して比較結果とする。 この発明の装置によれば、同じ順番(但しフア
イル内では必ずしも連続である必要はない)に記
憶されている異るタイプのロジカルエンテイテイ
ーのシーケンスをテーブル21の同一カラムにロ
ードする。テーブル21の同一水平ゾーンには同
時かつ並列に比較が行われる同じタイプのロジカ
ルエンテイテイーが縦方向に記憶される。各ゾー
ンの長さはリフアレンスロジカルエンテイテイー
の最大長か又はこのゾーンのロジカルエンテイテ
イーの最大長である。ロジカルエンテイテイーが
同じ意味を有するグループ又はサブグループに属
するかどうかは、ロジカルエンテイテイーのタイ
プが同じかどうかで判別できる。ロジカルエンテ
イテイーのタイプが異るかどうかは例えばラベル
とデータにより判別できる。ラベルのレベルを異
らせることができる。すなわち、下位レベルのラ
ベルにより各々識別される多数のサブアイテムを
有するフアイルからあるシーケンスを判別するラ
ベルを有することができる。ラベルのレベルが異
ればロジカルエンテイテイーのタイプが異ると考
えられる。 この発明による方法と装置の異る部分の特別の
実施例について順番に詳細に説明する。すなわ
ち、フアイルからのデータ項目により実行される
ローカライゼーシヨン、比較、転送を行うのに必
要な命令を制御メモリ11及びローカライゼーシ
ヨン14へのローデイングすること、比較のため
の計算ユニツトの構成と動作、各ロジカルエンテ
イテイーの最後で実行される第1レベルの動作の
制御、各サブフアイテムの最後で実行される第2
レベルの動作の制御、転送の制御、制御テーブル
へのリンク制御、リフアレンステーブルへのリン
ク制御、周辺装置で実行されるリンク制御、リフ
アレンス結果との突合せに関する制御と回路及び
テストに関する制御である。 以下この発明を使用した種々の例を述べる。 命令のロード 制御メモリ11にはフアイルから得られるデー
タ項目に対して行う比較並びに転送を行うのに必
要な命令がロードされる。制御メモリの各ライン
は処理されるデータ項目のローカライゼーシヨン
の命令、及び又はソースから得られるロジカルエ
ンテイテイーとリフアレンスロジカルエンテイテ
イー(単数又は複数)間で実行される比較命令及
び/又はソースからのデータ項目を記憶する命令
に相当する。例えば特別のリフアレンスロジカル
エンテイテイー又はラベルロジカルエンテイテイ
ーにより実行される比較からローカライゼーシヨ
ンが生じると、ローカライゼーシヨン命令は比較
命令となる。参照テーブルの水平ゾーンに対応し
た制御メモリの各ラインには下記のものがロード
される。垂直ゾーン110(第3図及び第4図)
の1110と1111には必要に応じて異るレベ
ル(ロジカルエンテイテイー、サブアイテム、シ
ーケンス)の分離信号に関するコードが記憶され
る。制御メモリは少くとも制御テーブルの各ライ
ンに2つのレベルの処理に対応して分離信号のロ
ーデイングが可能でなければならない。 比較すべきロジカルエンテイテイーが可変長で
あるときは第1レベル分離信号をロードする必要
がある。ロジカルエンテイテイーの性質を表わす
コード(2進数、16進数、英数字等を宣言したデ
ータ)、ロジカルエンテイテイーのフオーマツト
の性質を表わすコード(固定フオーマツトあるい
は可変フオーマツト)及びそのフオーマツトが固
定長のときそのフオーマツトの長さを表わすコー
ドがそれぞれ1121,1122及び1123に
記録される。比較されるロジカルエンテイテイー
の各データ項目に対して実行されるオペレーシヨ
ンのコードは1124にロードされる。リフアレ
ンステーブルのカラムにもとづく動作を示す別の
コードを必要に応じてロードできるように多数の
区分領域1124が設けられている。実行すべき
動作を示すコードは動作の性質(論理演算、算術
演算、…)11240を特徴づけるデータ項目及
び論理演算の性質(=、≠、<、、>、)ある
いは算術演算の性質(+、×、−、÷、…)あるい
は他の動作11241の性質を表わす項目を含
む。 フアイルから得られたデータ項目の条件付転送
あるいは無条件転送を制御するコードは1130
及び1131にロードされる。1130のコード
はこの装置の第1レベルデータ項目(固定長又は
可変長のロジカルエンテイテイー)に相当し11
31のコードは第2レベルデータ項目(第2レベ
ル分離記号)に相当する。可変長のロジカルエン
テイテイーの終了をマークする分離記号はその分
離記号に対応するロジカルエンテイテイーと共に
必要に応じて送られる。転送すべき可変長のロジ
カルエンテイテイーが無い場合は、1130に記
憶されたコードが対応する分離記号の転送を制御
する。ソースから得られるシーケンスのデータ項
目が比較されないときは、そのシーケンスの転送
はロジカルエンテイテイーであるかの如くに制御
される。ソースから得られるデータ項目の相手先
および1130及び1131に記憶されたコード
によつて制御されるデータ項目の転送を制御する
コードは1132に記憶される。 多数の区分領域1132が設けられている。一
般にはソースから得られるデータ項目を必要に応
じて多数の記憶装置(周辺装置、出力装置、ある
いはその他のメモリ)に同時に格納可能なよう
に、比較を行う計算ユニツト毎に1つの区分領域
が設けられている。コード1132はメモリをイ
ンクリメントすることにより、あるいは新しい特
定番地へジヤンプすることによりメモリを必要に
応じて制御するためのサブアセンブリを有するこ
とができる。制御メモリ(第5図乃至第9図)の
垂直ゾーン119には、フアイルから得られるロ
ジカルエンテイテイー又はロジカルエンテイテイ
ーのシーケンスに対する処理終了時又はローカラ
イゼーシヨンの動作終了時に実行される動作を示
すコードが記憶される。 これらの動作はリフアレンステーブルにおいて
実行されるリンケージを構成する。まづ初めに第
1レベルのリンケージが考慮される。これらの動
作は、可変長のロジカルエンテイテイーの場合、
あるいは固定長のロジカルエンテイテイーの場合
に、このロジカルエンテイテイーに属し、この宣
言された長さに相当する最後のデータ項目がカウ
ントにより識別されたとき、各フアイルから得ら
れるロジカルエンテイテイーの後で、すなわち第
1レベルの分離記号の認識後に実行されねばなら
ない。第1レベルのこれらのリンケージに対し
て、リフアレンスロジカルエンテイテイーのジヤ
ンプ命令、同じリフアレンスロジカルエンテイテ
イー又はエンテイテイー群のリスタート命令、あ
るいはこのように制御されるジヤンプの条件付あ
るいは無条件文字へのリンケージが無い場合の命
令に関するコードをゾーン119に記憶すること
ができる。フアイルからの各サブアイテム又はシ
ーケンスすなわちこの例において選択される装置
の第2レベルに対応するサブアイテム又はシーケ
ンス後に実行されるリンケージのための同様のコ
ードが記憶される。しかし図示例ではリフアレン
スロジカルエンテイテイーのテーブルでのリンケ
ージの制御は制御テーブルのリンケージを制御す
るコードにより制御される。リフアレンスロジカ
ルエンテイテイーのテーブルのインクリメント
は、ジヤンプが指示された制御テーブルのライン
に対して実行される比較に関するマツチングオペ
レーシヨンコードNOPの場合、行われない。ロ
ーカライゼーシヨンの終了時又は比較の終了時に
実行されるオペレーシヨンは実際には制御メモリ
(第5図)で実行されるリンケージをも含む。 上述したように装置の第1レベルで実行される
リンケージの場合、1910と1911に、制御
テーブル内のジヤンプ命令、リスタート命令およ
び補助メモリへのリターン命令に関するコード及
び前記リンケージの条件付あるいは無条件文字に
関するコードが記憶される。 メモリの各サブアイテムあるいはシーケンス、
すなわち選択された装置の第2レベルに相当する
サブアイテムあるいはシーケンスの後に実行され
るリンケージのための同様のコードが1914と
1915に記憶される。 1920と1921(第6図)には読出しが行
われている周辺装置上で実行されるリンケージに
関するコードが記憶される。すなわち1920に
対しては周辺装置の同じ位置でリスタートするた
めの周辺動作のインタラプトのあるなしにかかわ
らず周辺装置の読出しがインタラプトされる。テ
ストに関する動作のコード(第7図)も又記録さ
れる。すなわち格納されたデータ項目の記憶結果
を論理的あるいは算術的にテストするコードが1
930に記憶されTRUEの結果をカウントする
コードを1931に記憶する。最後にリフアレン
ス結果に関する動作のコードは制御メモリのライ
ンの終りで記憶される。1940には補助メモリ
への結果の転送の制御に関するコードが記録され
る。1950(第8図)の2つのアセンブリー1
9501と19502には1計算ユニツトに対し
て1つだけの結果の割合でリフアレンス結果1又
は0のコードが記録される。これらのコードは、
結果のマスクの役割を果す。SPACE文字に関連
し、実行される比較が何であろうとこの結果を
TRUEにする。1951(第9図)の2つのサ
ブアセンブリー19511と19512には結果
を線形比較するためのOR又はAND計算ユニツト
に関するコードあるいは結合、すなわち結果の2
つの線形結合間に独立性を持たせるために前記計
算ユニツトに対してマスクの役割を果す文字
SPACEが記録される。比較を行うための計算ユ
ニツト毎に一次結果を得、各一次結果を結合する
ように多数の区分領域が設けられることがわか
る。ローカライゼーシヨンは処理の開始時又は処
理中に実行し得る。その場合、制御メモリの1ラ
インをローカライゼーシヨン命令に対応させるこ
とができる。このローカライゼーシヨンは上述し
たように、ロジカルエンテイテイー例えば、特殊
ロジカルエンテイテイー又はラベルと、ソースか
ら得られたデータ項目をローカライズするリフア
レンスロジカルエンテイテイーとの間で行われる
比較により行われる。このローカライゼーシヨン
はソースに属する特殊文字又は分離記号の識別に
よつても行われる。さらにはカウントによつても
行われる。このカウントは受取つたオクタル値の
意味に関係なく、オクタルでカウント可能であ
る。そのようなデータ項目あるいはオクタル値の
カウントによるローカライゼーシヨンはロジカル
エンテイテイーの長さあるいは所定長に対応した
宣言によりあたかも固定フオーマツトのロジカル
エンテイテイーであるかの如くに実行される。 逆に、オクタル値の内容、例えば分離記号のた
めに、あるいはデータ項目列のローカライゼーシ
ヨンのために特別の意味を有するオクタル値のカ
ウント値、あるいは固定フオーマツトのロジカル
エンテイテイー、特にラベルのロジカルエンテイ
テイーのカウント値から、ローカライゼーシヨン
を得ることもできる。カウントされたエレメント
の性質は、暗黙的に分離記号に関する宣言及び同
じ制御ラインに対応したデータに関する宣言から
得られるものと定義できる。これらのカウントは
対応リンケージを制御可能にするローカライゼー
シヨン装置14により実行される。このカウント
値は単一のカウント値であつても良いし、ループ
処理に応答したある処理中にデータ項目がローカ
ライズできるような他のカウント値との結合も可
能である。公知長の項目から成るフアイルからの
ロジカルユニツト又は項目に対してカウントが実
行されるときは、制御データ項目、特にこれらの
項目の数と長さに関する制御データ項目によりこ
れらのカウント値が制御及び結合され、特別のレ
ジスタに書込まれる。ある項に属するデータ項目
の処理のために実行されるカウントは初めに制御
メモリ11の区分領域1910と1914のコー
ドに含まれる制御データ項目により制御され次
に、この制御メモリの1ラインに対して実行され
る処理数に限つて言えば、ローカライゼーシヨン
装置14(第11図)のプツシユダウンスタツク
0110の区分領域01100あるいはその他の
メモリ特に装置14のプツシユダウンスタツクと
して使用される補助メモリ51に含まれる情報に
よつて制御される。ローカライゼーシヨン装置1
4のテーブル0110の同じラインは同様に区分
領域01100に含まれる情報あるいは第2レベ
ルの分離記号を識別することにより制御されるル
ープの終了により実行されるリンケージを制御す
るために、ロジカルエンテイテイー21のテーブ
ルのカウンタ22のリスタート値および制御テー
ブル11のカウンタ12のリスタート値がそれぞ
れ記録される区分領域01101および0110
2を含む。前記項目の終りはメモリ0110で
は、ラインのその項目が格納されたアドレス又は
位置に相当し、ラインの区分領域01102は最
も回数の多いループへのジヤンプを制御する。 区分領域01100,01101及び0110
2に作成されるデータ項目はフアイル展開中に実
行される処理に相当するデータ項目が現われる順
番に従つて、順番に、ライン毎に作成される。 上述したように制御メモリの1ラインに記録し
得る全コードはアレイの1水平ゾーンに対応して
いる。もちろん所望の処理の実行に適したコード
のみが記録される。補助メモリ51に対応したア
ドレスが相関装置にロードされ、補助メモリのア
ドレス値とある時点における制御テーブルのカウ
ンタにより供給された有効値とを1対1に相関さ
せる。 この発明による装置の実施例ではいずれも、制
御メモリの1ラインに含まれる命令はすべてマイ
クロ制御回路により同時に読まれ制御信号に変換
される。 第3図乃至第11図を参照してマイクロ制御回
路10について説明する前にフランス特許第
2293.741およびその追加証明書第2330.075に記載
された種類の方法を実行するために、この発明の
装置において例示的に選択される比較のための計
算ユニツトの変形例について述べる。 比較のための計算ユニツト 第2図に示すように比較用計算ユニツト31
0,311,312,313の各々はロジカルエ
ンテイテイーの比較に対応した一次結果を結合す
るための3つの構成要素301,302,304
を不可欠な要素として構成している。構成要素3
01は結合1104を介してソースから入力され
たデータ項目と、結合2100を介して入力され
た対応するリフアレンス項目とを比較する。比較
結果はフリツプフロツプ3010,3011,3
012により入力された各データ項目に格納され
る。比較器301は結合0100によりロジカル
エンテイテイーのスタートでイニシヤライズさ
れ、受取つた各データ信号に対して発せられるク
ロツク信号01によつて、フリツプフロツプ30
10,3011及び3012のように動作する。
各ロジカルエンテイテイーの終りでは、フリツプ
フロツプ3010,3011及び3012の内容
はデータ項目の連続するマツチングの累算結果を
表わす。比較器302は入力されたロジカルエン
テイテイーの終了時に、動作に論理的を意味を与
えるコード11240に対して、制御メモリ11
の区分11241にリフアレンスコードをロード
することにより得られた結果のマツチングを行
う。11241に含まれるコードに対応したデー
タ項目は11240の内容を11250において
デコード後ライン12500によつて比較器30
2に転送される。ゲート11251の入力はライ
ン12500に接続され、11240の内容をデ
コード後11241の零コードオペレーシヨン
(NOP)に対応するデータ項目をライン1250
1を介して転送する。 ライン010を介してイニシヤライズされたフ
リツプフロツプ304により比較器302から供
給され、ORゲート3013を介して転送された
結果のANDを取つた値が格納される。ORゲート
3013の一方の入力はライン12501に接続
されている。ライン12200はライン3300
を介して結果の転送を制御するためにロジカルエ
ンテイテイーの1つの終り(次のパラグラフ参
照)に対応したデータ項目をフリツプフロツプ3
04に転送する。 それゆえ零でないオペレーシヨンコードあるい
は零オペレーシヨンコードの場合の仮想結果にお
いて受取つた各ロジカルエンテイテイーで行われ
る比較結果をライン3300を介して得ることが
できる。 第1レベルのオペレーシヨンの制御 第3図は第1レベルの装置を概略的に示す。こ
の制御装置は分離記号とデータの宣言、コード1
124の排他演算、上述したサブアセンブリ11
240および11241の機能に関連している。
1100で宣言された分離記号は第1レベルの装
置に相当する。この分離記号はライン1104を
介して各データ項目(オクタル)をソースから受
取る比較器11100によつて識別される。コネ
クシヨン01はソースから受取つたデータ項目に
相当するクロツク信号を転送するライン01はカ
ウンタ11230を動作させる。カウンタ112
30からの結果は比較器11231によつて区分
1123に示される長さの値に一致する。区分1
122に含まれるデータ項目(可変又は固定フオ
ーマツト)は11220においてデコードされ、
特にライン11221及び11222を介して比
較器11100(可変フオーマツト)又は比較器
11231(固定フオーマツト)を動作させる。
ORゲート11232は第1レベルの分離記号
(可変フオーマツト)を識別後、比較器1110
0から信号を受取ると共に1123(固定フオー
マツト)に記録されたデータ項目の数をカウント
後比較器11231からの信号を受取る。それゆ
えORゲート11232からライン12200を
介して出力される信号により、固定長のロジカル
エンテイテイーの終り、又は分離記号の識別時に
実行されるオペレーシヨンの実行を制御する。1
121に含まれるデータ項目は必要に応じて補助
メモリ手段により実行される処理のためにデコー
ドされる。 第2レベル動作の制御 カウント又は分離記号の認識によつてデータ項
目のローカライゼーシヨンを行う装置14を第1
1図に概略的に示す。レジスタ1960と169
1には同一フアイルに属するデータ項目のカウン
トの制御に関するデータ項目及びこれらのデータ
項目の個数に関するデータ項目がロードされる。
FIFO(フアーストイン、フアーストアウト)型の
プツシユダウンスタツク0110には実行される
ループ回数をカウントすることによるローカライ
ゼーシヨンに関するデータ項目、リフアレンスロ
ジカルエンテイテイー21のテーブルのカウンタ
22のリスタート値に相当するデータ項目及び制
御テーブル11のカウンタ12の対応するリスタ
ート値に関するデータ項目がライン毎に区分01
100,01101および01102に格納され
る。プツシユダウンスタツク0110の区分01
100を含むカラムに順番に記憶されたデータ項
目は、ロジカルエンテイテイーのカウント又は制
御メモリ11の各1ラインに対応する処理単位を
表わすフアイルの分離記号のカウントによりロー
カライゼーシヨン値の値を与える。例えば第1の
処理でループを4回、続いて第2の処理でループ
を2回、それを2回繰返し制御する必要があると
きはプツシユダウンスタツク0110の区分01
100に対応したカラムには次の値がロードされ
る。 4 2 4 2 制御メモリ11の1ラインに対応する処理を行
う場合、区分01100の内容は比較器0111
により、固定長のロジカルエンテイテイーの終
り、又は第1レベルの分離記号の識別において実
行される動作を制御する第5図のライン1905
により動作されるカウンタ1110からの出力値
と一致が取られる。(後述する制御テーブル上で
のリンケージのパラグラフを参照)区分0110
0に記録された処理の数がある数に達すると比較
器0111はTRUE結果を出力し、ORゲート1
1129によりライン12301を介して第2レ
ベルの装置で実行される動作を制御する。ライン
12301も同様に、ライン1104を介してソ
ースから受取つたデータ項目と第2レベルの分離
記号との一致に対応した比較器11110からの
出力信号11111により得られるTRUE信号
によりゲート11129を介して動作される。ラ
イン12301は、制御データ項目をイネーブル
にする。この制御データ項目は第2レベルの装置
に対する制御テーブル11の区分1914および
1915に対応する第5図のライン19140を
介して転送され、制御テーブル11で実行される
リンケージに対応する。ライン19140を介し
てカウンタ1110を零にリセツトする動作、プ
ツシユダウンスタツク0110の同一ラインの区
分01101及び01102に含まれるカウンタ
22及び12のリスタート値により実行される処
理のリスタート動作、及びこのプツシユダウンス
タツク0110のインクリメント動作が制御され
る。次に区分1910および1911に記憶さ
れ、第1レベルのループ命令に対応するコードに
対して第5図のライン19105により起動され
る。第2レベルの装置に相当する命令が無い場合
には、ライン12301はリフアレンスロジカル
エンテイテイー21のテーブルのインクリメント
及び制御テーブル11のインクリメントを行う。 区分01101に記憶されたデータ項目は比較
を行う前にテーブル21のローデイング時、ゾー
ン毎に連続して記録される。カウンタ22のリス
タート値は装置1901によつて区分01101
に記憶される。比較により装置1901はプツシ
ユダウンスタツク0110の1ラインに対応する
区分01101に、直前のゾーンに記憶された最
長のロジカルエンテイテイーに対応するカウンタ
22のイニシヤライズ値をこのゾーンのロジカル
エンテイテイーに対して記憶することができる。
言い変えれば、リフアレンステーブルのゾーンの
第1ラインに対するカウンタ22の値はリフアレ
ンステーブルの直前のゾーンの最長ロジカルエン
テイテイーの最後のデータ項目に対するカウンタ
の値の次の値である。 特に分離と併合の動作の場合のようなある種の
動作に対してはこのイニシヤライズ値は先行する
ゾーンのロジカルエンテイテイーの対応する最大
長に対して任意の値に設定できる。制御テーブル
11の1ラインに対応して実行される処理に対し
て比較されるロジカルエンテイテイーが無いと
き、すなわち11240のデコード後区分112
41のオペレーシヨンコードがこのラインに対し
て零に等しい値(NOP)のとき、第2図のライ
ン12501はこのゾーンのイニシヤライズに対
応する値に対してリフアレンスデータ21のテー
ブルのカウンタ22がカウントするのを阻止す
る。カウンタ22のこの値は必要に応じて制御メ
モリ11のこのラインに対応するスタツクメモリ
0110の区分01101に記憶される。 区分領域01102に記憶され制御テーブル1
1内のリスタート値に対応したデータ項目はこの
テーブル11のローデイング時に連続して記憶さ
れる。ライン19142(第5図)を通過する各
項目の終りで、区分1960に記憶されたデータ
項目(項目のカウントの制御)を転送するライン
19600を介してANDゲート19612に入
力されANDが取られ、その出力によりカウンタ
19611のインクリメントが行われる。カウン
タ19611からのカウント値は比較器1961
0により区分1961(項目数)の内容と比較さ
れる。比較器19610により一致の出力123
02が得られると、処理の終り(終了動作)にお
いて実行される動作に相当する制御テーブルの連
続するラインへジヤンプする。 データ項目の転送 第4図はデータ項目の転送に関する制御装置を
示す。デコーダ1133によるデコード後に11
30に記憶されたコード、および1131に記憶
されたコードによりライン11300及び113
10を介して、対応する周辺装置のプツシユダウ
ンスタツク61,71,81,91…に、ライン
1104を介してソースから受取つたデータ項目
の転送を制御するために、区分1132に記憶さ
れたデータ項目の11321,11322…にお
けるデコードが起動される。ライン11300と
11310はANDゲート1138によつて結合
され、そのAND出力は転送が成されたとき起動
される。 第3図の区分1122に記憶されたコードに対
応するライン11223を介して1133でデコ
ード後ライン11301を介して転送され、宣言
されたデータフオーマツトに関するデータは、デ
ータの宣言があると、第9図のライン400を介
して転送された結果、および第10図のようにラ
インP10,P11,P12,P13,P14,
P15,P16,P17…を介して転送される結
果を起動する。それゆえそれらの結果はデータに
関連している場合にのみ正当化される。 区分1122にデータが無い場合、すなわち宣
言されたデータが無い場合、コード1130は1
133でデコードされライン1134を介して
ANDゲート1135を起動し比較器11100
による第1レベルの分離記号の比較結果に関する
ライン11101(第3図)上のデータをNOT
ORゲート1136に導く。 さらに第2レベルの分離記号に関するライン1
1302とのデータによりANDゲート1137
が起動され、第11図のライン11111を介し
て転送され、第11図の比較器11110による
第2レベルの分離記号との比較結果をNOT OR
ゲート1136に導く。 分離記号の転送に対応してライン11000上
のデータ項目結果を転送するためにANDゲート
139はゲート1138および1136から出力
データの項目を受取る。それゆえライン1100
0を介して転送されたデータ項目は零でないコー
ド1130又は1131に対する分離記号が無い
場合、対応する周辺ユニツトのプツシユダウンス
タツク62,72,82,92…をデクリメント
する。 制御テーブル上でのリンケージ 第5図は制御テーブル11および必要に応じて
リフアレンスロジカルエンテイテイー上21で実
行されるリンケージに関する制御装置を示したも
のである。装置の第1レベルに相当するコードは
区分1910及び1911に記録され、装置に第
2レベルに相当するコードは区分1914と19
15に記録される。 区分1910と1911に記憶されるデータ項
目は、ライン12200を介して転送される、装
置(第3図)の第1レベルの比較の終りで実行さ
れる動作の制御に関するライン1200により転
送されるデータ項目、およびライン400により
転送され、比較の一致又は不一致結果に関するデ
ータ項目(第9図)により、19100において
デコードされる。1914及び1915に含まれ
るデータ項目は第9図のライン400により転送
されたデータ項目、およびライン12301によ
り転送され、装置の第2レベル(第11図)の比
較の終りで実行される動作の制御に関するデータ
項目により、19101においてデコードされ
る。 区分1910及び1914に記録されたループ
命令に対応した制御信号はライン19105およ
び19140を介してデコーダ19100及び1
9101からの出力として送られる。区分191
4に記録されたループ命令に対応した制御信号
は、項目の終りで、ライン19140により制御
される動作の他に、この項目の終りに相当する動
作をライン19142を介して制御する。 区分1910及び1914に対応するコードが
無い場合、ライン19106及び19141は、
区分1911および1915に記録されたコード
により、条件付あるいは無条件で制御メモリ11
のカウンタ12のインクリメントを行う。(制御
メモリ内の暗黙のジヤンプ) リフアレンステーブルへのリンケージ 制御メモリの1ラインに対応した比較動作中
に、カウンタ22は、各処理(ライン19105
を介してカウンタ22のイニシヤライズによつて
第1レベルへループする)後、比較され、イニシ
ヤライズ値にセツトされる(制御メモリの第1ラ
インに対応するリフアレンステーブルの水平ゾー
ンの第1ライン)ロジカルエンテイテイーから入
力される連続するデータ項目に対して、インクリ
メントされる。 第11図に示すように、カウンタ22はAND
ゲート装置0112を介して区分01101に接
続される。このANDゲート装置0112はライ
ン19142によつて制御され、区分1914が
この装置の第2レベルでループする制御データ項
目を含むとき区分01101に含まれるリスター
ト値の転送を許可する。この制御データ項目が無
い場合には、カウンタ22をイニシヤライズする
新しい値は転送されない。さらに、カウンタ22
は、インバータ222を介してライン12501
(第2図)に他方の入力が接続されたANDゲート
221を介してフアイルから受取つたデータ項目
の各終りでライン01によりインクリメントされ
る。それゆえライン12501上のオペレーシヨ
ンコードが零でない場合(NOPが無い場合)に
のみカウンタ22がインクリメントされる(リフ
アレンステーブルのあるラインから次のラインへ
移行する)。リフアレンステーブルの1水平ゾー
ンからのリフアレンスエンテイテイーに対して実
行される比較動作の終了時に次の水平ゾーンの第
1ラインに移行すると同時に制御メモリの他のラ
インに移行する。この他のラインの区分1124
1にオペレーシヨンコードが無い場合、カウンタ
22のインクリメントは阻止される。 周辺ユニツトへのリンケージ 第6図は読出しが行われている周辺ユニツトへ
のリンケージに関する制御装置を示す。区分19
20及び1921に含まれるデータ項目(条件付
あるいは無条件で周辺ユニツトの読出しを中断す
ること)は、ライン400を介して送られる比較
の結果(第9図)に関するデータ項目および第1
1図のライン12300を介して転送される、項
目の終りに関するデータ項目により19200に
おいてデコードされる。 デコーダ19200からの出力としてライン1
925を介して転送される情報は第1に対応する
周辺コントローラに対してアドレスとトラツクポ
ジシヨンの格納及び周辺ユニツトの読出しの中断
を制御し、第2にそのデバイスのステータス信号
を補助メモリから送る。 リフアレンス結果に対する演算 第8図乃至第10図はリフアレンス結果に関す
る制御装置全体を示す。区分1950は各2つの
サブアセンブリーを有する。すなわち、バイナリ
値1又は0が記録され、1計算1結果の割合で得
られるリフアレンス結果に対応するサブアセンブ
リ19501と、マスクに関するバイナリエレメ
ントが記憶されるサブアセンブリ19502を有
する。 ここではマスクを表わす値として便宜的に0が
選択される。 第8図はマスク装置に関連する一致装置の代表
例を示す。この一致装置はexclusive ORゲート
3301を有している。このゲート3301は第
2図に示すように第1にライン3310を介して
サブアセンブリ19501からのデータ項目を受
取り、第2にライン3300を介して実行された
比較結果を転送する。ライン3311はインバー
タ3302にサブアセンブリ19502からのデ
ータ項目を送る。ゲート3301及びインバータ
3302からの各出力はORゲート3340にお
いて結合される。ORゲート3340の出力は、
水平結合3500(第9図)の計算ユニツトに対
して一致及びマスクを取ることにより得られる
TRUE又はFALSEの結果を送るようにライン3
340に接続される。 第9図は同一モジユール3511,3512,
3513及び3514で形成される水平モジユー
ルブール演算ユニツト3500を示す。 この区分1951は2つのサブアセンブリを有
している。すなわち+あるいは×の組合せ、すな
わちこの例では、xが0、+が1の結合のための
計算ユニツトの性質が記録されるサブアセンブリ
19511および計算ユニツトのマスクに関する
2進素子が記録されるサブアセンブリ19512
を有している。なお計算ユニツトのマスクとして
便宜的に0を設定している。 第8図に示すようにライン3340,334
1,3342,3343,…は比較のための計算
ユニツト310,311,312,313,…に
よつて得られる比較のTRUE又はFALSEのブー
ル演算結果を転送する。ライン3360,336
1,3362,3363,…及び3330,33
31,3332,3333,…は対応する区分1
9511及び19512に含まれるデータ項目を
転送する。各モジユール3510,3511,3
512,3513は区分1951に記憶されたコ
ードに従つてこれらのライン上を転送する結果を
確認するためにこの連続するライン3340,3
341,3342,3343間に配置されている
ものと考えることができる。 モジユールの構成は次の通りである。ANDゲ
ート35101は一方の入力を介して19512
に記録されたマスクデータを受取り、他方の入力
を介して19511に記録されインバータ351
02によつて反転されたオペレータコードを入力
する。ゲート35101からの出力(マスクしな
い場合にはオペレータコードの逆を取る)はOR
ゲート35104からの出力を受取るANDゲー
ト35103を制御する。ORゲート35104
は、左側に位置するモジユールに対応するマスク
に関するコードの逆数(インバータ35107に
より反転されたコードの制御、および入力が区分
19511(オペレータコード)に接続されると
共にゲート35103からの出力に接続される
ORゲート35108からの出力の制御により比
較結果(ライン3340又は3341又は334
2又は3343…)を転送する2つのANDゲー
ト35105および35106からの出力を受取
る。ORゲート35104の出力は同様にANDゲ
ート35109の一方の入力に接続される。この
ANDゲートは他方の入力を介してオペレータコ
ードを入力する。ライン3340,3341,3
342,3343上の結果は確認される。すなわ
ち、ORゲート35110からの出力に接続され
るライン(それぞれ3501,3502,350
3,3504…)を介してモジユールからの出力
ではないと確認される。ORゲート35110の
一方の入力はANDゲート35109の出力に接
続され他方の入力はANDゲート35111の出
力に接続される。ANDゲート35111は第1
制御入力を介してマスクに関するコードを入力し
さらに第2入力のすぐ右側にモジユールからの出
力を入力する。最も右側にローカライゼーシヨン
されたモジユールへの第2入力は固定的にロウロ
ジカルレベル(0)であり、同様にその入力ライ
ン3334はハイロジカルレベルである。入力3
364のレベルは重要ではない。最も左側のモジ
ユールのANDゲート35105及び35106
への制御入力はハイレベル(1)である。 計算ユニツト3500の動作は次の通りであ
る。 結果的にORに対応し、19511に記録され
た、1に等しいオペレータコードは、通常のシン
タツクス、すなわちすぐ右隣りに入力されるライ
ンに従つて対応する比較(ライン3340,33
41,3342,3343,…)のための計算ユ
ニツトから出力ラインを介して得られるTRUE
又はFALSEを与えるデータ項目をゲート351
08を介して有意にする結果、それゆえ直前の結
果に関係無く次の結果を有意にする結果を有す
る。 1に等しい前記オペレータコードは即左側のラ
イン3340,3341,3342又は3343
に対応したTRUE又はFALSEの結果を有意にす
る結果、すなわち右側の結果に関係なく対応する
ライン3501,3502,3503,3504
を介して、ゲート35109および35110を
介してTRUE又はFALSEを有意にする結果を有
する。 逆に、0に等しいオペレータコードすなわち
ANDに対応するオペレータコードは1に等しい
マスクに関するデータ項目、すなわちマスクが無
い場合のデータ項目に対して、それに続く一次の
TRUE結果を、そのすぐ左側に位置するTRUE
結果にし、そのすぐ左側に位置するライン334
0,3341,3342又は3343に対応する
TRUE結果にしない効果を有する。 マスクに関連するコードで0に等しいコード、
すなわち、ブール演算子コードのマスクがあるこ
とを示すコードは水平結合に関するかぎり、あた
かも1に等しい演算子コードすなわちORに対応
するコードの如くに作用する効果を有する。従つ
て計算ユニツトのマスクがあることを示すコード
は先行結果とは無関係にインバータ35107を
介して次の結果を有意にし、そのすぐ左側の結果
を、右側(ゲート35111は閉じられる)から
の結果に無関係に有意にする。0に等しい前記同
一コードは、さらに3501,3502,350
3および3504で得られた結果に対して、前記
0に等しいコードの意味的に反対側にある2つの
結果間のOR結合を禁止する。3501,350
2,3503,3504,…はORゲート351
5によりORが取られ、その出力信号により、条
件的にかつライン12300(項目の終り)、1
2301(制御テーブルへのリンケージ)(第1
1図参照)に対応する動作を制御することができ
る。 第9図で述べた装置は第10図に示す優先装置
で実行される。この優先装置は多数の周辺装置の
1つに不一致コードに従つて比較を行う計算ユニ
ツトに対して得られた大括弧に従つて保存される
データ項目を割当る。図示例では000,00
1,002,003,004,005,006,
007,…において得られた結果は、最も左側の
みのTRUE結果、例えば1つの演算子コードに
対してP10,P11,P12,P13,P1
4,P15,P16,P17において有意とな
る。ライン020は1にセツトされる。優先装置
は例示ではANDゲートから成る同一モジユール
P00で構成される。ANDゲートの第1入力に
は先行モジユール(又は最も左のモジユールのラ
イン020)からの出力が入力され、他方の入力
にはインバータP02からの出力が入力される。
インバータP02はANDゲートP03からの出
力を反転する。ANDゲートP03の一方の入力
はゲートP01と接続され、他方の入力は有意結
果、すなわちゲートP02からの出力の否定入力
を受取る。従つて有意とされる結果が零である限
り、左から右に各モジユールP00の出力にレベ
ル1が現われ、有意出力にレベル0が現われる。
ある結果がレベル1になるとすぐに対応する有効
出力が1になりレベル0が、右側に位置するモジ
ユールからの全出力が0になる。この結果、前記
結果の値のいかんにかかわらず、これらのモジユ
ールの有効効出力をレベル0にする。 それゆえ第10図に示す装置では図の左から得
られ最初のTRUE結果が優先される。 テストに関する制御 第7図は格納した項目の保持のために実行され
るテストに関する制御装置の原理図である。 区分1930の項目は、19300においてデ
コード後、結合19301,19302,193
03,19304を介して、区分1132のコー
ドにもとづいて格納されるデータ項目が転送され
るプツシユダウンスタツク62,72,82,9
2,…の種々のカウンタのリスタート装置を動作
させる。デコード装置19300は第11図のよ
うに結合12302を受取り、第10図のように
結合P10,P11,P12,P13,P14,
P15,P16,P17によつて動作される。区
分1931からのコードのデータ項目(TRUE
結果のカウント命令)はTRUE結果をカウント
するカウンタ19310を制御するために第9図
の結合400によりTRUE結果に対して動作す
る。 例 例 1 1940年から1970年の間にモンペリエ市
(MONTPELLIER)に生れた人の名前をあるフ
アイルから見つける必要がある場合、そのフアイ
ル構成は次のようになる。
ーとフアイルから得られるロジカルエンテイテイ
ーとの比較制御方法及び装置に関する。 すなわち、この発明は同じタイプのロジカルエ
ンテイテイー(logical entities)がリフアレン
ステーブルの各カラムに記憶され、比較すべきロ
ジカルエンテイテイーからの全データ項目と、前
記リフアレンステーブルの連続する各ラインに記
憶されたリフアレンスロジカルエンテイテイーか
らの同じランクのデータ項目との一致を並列かつ
連続的に取り、その連続する一致結果を結合して
比較結果を得、格納すべきデータを決定する方法
に関する。 フアイルからのデータを処理するには、データ
に印を付ける必要がある。データの構成が複雑な
場合、フアイル外部の手段により印を付けるのは
困難で骨の折れる仕事であり、とりわけフアイル
容量が大きく、データ更新の頻度が大きい場合は
そうである。フアイル外部の手段により印を付け
ることは、特別のロジカルエンテイテイーすなわ
ちラベルや、特別の文字すなわちセパレータのよ
うなローカライゼーシヨンエレメントをフアイル
に導入することにより無くすことができる。従つ
て、フアイル処理は上述したタイプの方法や、フ
ランス特許第2293.741号及び追加特許第2330.075
に記載されている方法により実行できる。認識
し、必要に応じて格納されるデータ項目をフアイ
ルにローカライズするために、セパレータ、ラベ
ルおよびロジカルエンテイテイーを付けるための
別の比較サブアセンブリを用いることも考えられ
る。 しかしフアイルに含まれるデータの構成が複雑
であると、ラベルとセパレータの数が多くなり、
フアイル処理システムに負担がかかりすぎる。 又この発明は、外部手段により印を付けること
なく、ソースから供給されたデータ項目に同期し
て動作させるフアイル構成であつても、又フアイ
ル展開をインタラプトせずに、実行される比較や
格納に関連する基本構能の実行を同時に制御する
フアイル構成であつてもフアイル内のデータ項目
に適用される。上述した比較方法を可能とするマ
イクロ制御方法を提供することを目的とする。同
時に実行されるこれらの基本機能は、ローカライ
ゼーシヨン、ソースから得られるデータ項目の処
理と転送同時に動作するグループのシーケンシヤ
ルリンケージ、および比較結果のテストに関する
機能である。上述した比較方法により比較される
データ項目は固定長でも可変長でも良く、従つて
この発明の制御方法は特に、操作されるデータの
ローカライズに必要なラベルとセパレータの数を
減らすことができる。又、この発明の制御方法を
用いて処理を行うことにより、データ項目の構成
の処理に必要とされるループの形態は、どのよう
な形態でも可能である。 [発明の目的] 上記目的を達成するために、この発明によれ
ば、テーブルの異る水平ゾーンに垂直方向にタイ
プの異るロジカルエンテイテイーを書くことによ
り、リフアレンステーブルにリフアレンスロジカ
ルエンテイテイーが記録される。このロジカルエ
ンテイテイーの書込みは比較される同じタイプの
ロジカルエンテイテイー毎に形成されるシーケン
スがフアイルに現われる順番(必ずしも連続であ
る必要はない)に行われる。テーブルの各水平ゾ
ーンには、カラム(縦)方向に書かれた同じタイ
プのリフアレンスロジカルエンテイテイーが記録
される。 制御メモリには、下記のものがライン毎に記録
される:前記比較制御データ項目が記録されるメ
モリのラインに対応するテーブルの水平ゾーンの
リフアレンスロジカルエンテイテイーと、前記フ
アイルからの同じタイプのロジカルエンテイテイ
ーとの比較に関連した第1制御データ項目と、フ
アイルから得られるロジカルエンテイテイーの格
納に関連した第2制御データ項目とを含む第1制
御情報項目。フアイルからの1つ以上のロジカル
エンテイテイーにより生じる比較、および/又は
フアイルからの1つ以上のロジカルエンテイテイ
ーの格納により生じる比較の終了後実行される動
作制御のための第2情報項目。前記動作制御のた
めの情報項目は実行される処理のリンケージを制
御するジヤンプ制御データ項目を含む。 フアイルは高速に実行するように作られる。 制御メモリの第1ラインからの第1制御情報項
目に相当する操作が実行され、次にこのラインの
第2制御情報項目に相当する操作、とりわけ、制
御メモリの他のライン(必ずしも連続している必
要はない)へのリンケージ、および必要であれば
他のラインに相当するリフアレンステーブルの水
平ゾーンへのリンケージが実行される。 比較に関する制御データ項目、メモリ制御デー
タ項目、および操作制御項目により比較、格納、
操作を実行する命令の有無が理解される。リフア
レンステーブルの水平ゾーンに相当する制御メモ
リのライン間のリンケージによりタイプの異るリ
フアレンスロジカルエンテイテイーをリンケージ
することができる。この結果フアイル処理の柔軟
性が増大すると共にこのフアイルに固有のラベル
と特殊文字の数を減少することができる。 この発明による方法のもう1つの特徴は、どの
ようなフアイル構成にも適用できるということで
ある。 すなわち固定長形式又は可変長形式のデータ項
目を含むフアイルであつても又命令を含むように
モデフアイする必要のないフアイルであつても良
い。 前記制御メモリに記憶された制御データ項目
は、比較動作及び/又は格納動作を実行する起点
をフアイル内にマーキングするためのローカライ
ゼーシヨン制御データ項目を含むことができる。
処理が行われないデータ項目を含むフアイルのゾ
ーンを実行する処理中に、あるいはフアイルの一
部を処理する前にローカライゼーシヨンの手助け
を得ることもできる。 ローカライゼーシヨンを実行させるにはいくつ
かの方法がある。 制御メモリの少くとも1ラインには特殊文字が
記録され、フアイル内のマークとして使用され
る。可変長のロジカルエンテイテイーの終りを示
す特殊文字の他にフアイルのアイテム又はサブア
イテムの終りを示す特殊文字を使用することがで
きる。 又制御メモリの少くとも1ラインにこの制御メ
モリのこのラインに対応する処理を実行するルー
プ制御情報項目を記録することができる。そして
前記処理の実行ループ回数を示す第1データ項目
と、制御メモリで実行されるジヤンプに関する第
2データ項目とが制御メモリのある領域に記憶さ
れ、さらに前記ループが回数分実行されたとき必
要に応じてリフアレンステーブルに記憶される。
前記フアイルの実行中、実行された処理の数がカ
ウントされる。このカウント値は制御メモリのラ
インに相当し、実行された処理の数が記憶された
ループ回数と等しい場合、前記ジヤンプに関する
情報に対応した動作が実行される。 上述したように、この発明による方法はフアイ
ルのロジカルエンテイテイーが全体又はその一部
が固定長形式であつても無くても使用することが
できる。 制御メモリの少くとも1ラインには、比較を行
うロジカルエンテイテイーの構成に関する情報項
目および/又は制御メモリの同一ラインからの制
御情報項目により制御される記憶に関するデータ
項目が記録される。フアイルを処理している間、
各ロジカルエンテイテイーの終りを検出するため
のデータ項目をロジカルエンテイテイーに組込む
ことにより、比較および/又は記憶の動作の開始
又は終りを制御するようにしても良い。固定長形
式のロジカルエンテイテイーの場合、フアイルか
ら得られるデータ項目をカウントしてフアイルか
ら、各ロジカルエンテイテイーの終りを検出す
る。 メモリの1ラインに記憶できる制御動作の中
で、反復文字の動作に関する制御動作と、処理の
終りで実行する動作に関する制御動作を区別する
ようにしても良い。 反復文字の制御情報項目は比較に関する制御情
報項目を含む。比較に関する制御情報項目は、フ
アイルから得られるロジカルエンテイテイーと、
リフアレンスロジカルエンテイテイーの同一ライ
ンのデータ項目の反復比較の機能と、異る比較結
果を結合する機能を有する。比較機能の表示とし
ては“等しい”、“〜より大きい”、“〜より小さ
い”が考えられる。又その逆として“異る”、“以
下”、“以上”が考えられる。 結合の機能は、ロジカルエンテイテイーのシー
ケンス間でシーケンシヤルに、かつ同じタイプそ
れゆえ同一シーケンスのロジカルエンテイテイー
間に同時に得られる結果を処理するブール結合で
ある。 反復文字の制御データ項目は記憶に関する制御
データ項目も含む。この制御データ項目は一般
に、フアイルから得られるデータ項目を記憶する
命令が存在するかどうかを示す。 制御データの2番目の項目は、無条件動作、す
なわち必ず実行される動作、あるいは条件動作、
すなわち特定の条件、例えばフアイルの1項目に
対応するロジカルエンテイテイー群に対する正又
は負の比較結果が満足された場合にのみ実行され
る動作を示す。 この条件動作あるいは無条件動作は、フアイル
からのデータ項目を周辺装置、補助メモリ、出力
部あるいはデータ項目を記憶するその他のセクシ
ヨンへの転送により生じる記憶動作に関連づける
ことができる。従つて、条件動作および無条件動
作は、記憶されたデータ項目の削除あるいは保存
に対応づけられる。制御データの第2項目の中に
は、制御メモリ並びにリフアレンステーブルにリ
ンクするためのジヤンプ制御項目に加えて、リフ
アレンステーブルの1水平ゾーンから他のゾーン
へのリンクと必ずしも対応させる必要はないが、
制御メモリのあるラインから他のラインへのリン
クデータが含まれる。 ジヤンプ制御データ項目は多くの制御データ項
目の結合から得られる。条件動作がデータの特定
項目により制御され、その結果データの他の項目
が得られる場合には特にそうである。データの他
の項目としては、例えば同時又は連続的に得られ
る異る基本結果間で求められるブール結合に関す
る全体結果が挙げられる。同時又は連続的に得ら
れる異る初歩的結果間で求められる。同様に制御
メモリ内のジヤンプ制御動作はリフアレンステー
ブル内のジヤンプを制御でき、ゼロオペレーシヨ
ンコード(NOP)に対しては、すなわちジヤン
プを指示した制御メモリのラインに対応したリフ
アレンステーブルの水平ゾーンのロジカルエンテ
イテイーに対して比較すべきものが無い場合、制
御メモリの新しいラインに対応するリフアレンス
テーブルのインクリメントは禁止される。 動作制御データのその他の第2項目は制御メモ
リに記録することができる。周辺装置間あるいは
補助メモリ間のリンク動作を指定することができ
る。特に、処理終了時には、テスト動作および基
準値との比較動作を指定することができる。この
発明は又この発明による方法を実施する装置にも
関する。この装置はリフアレンスロジカルエンテ
イテイーを垂直方向及び水平方向に記憶するリフ
アレンステーブルと、一方の入力にフアイルから
のロジカルエンテイテイーのデータ項目を受取
り、他方の入力に前記テーブルのカラムに含まれ
るデータ項目を受取る計算ユニツトと、前記フア
イルから得られるデータ項目を記憶することので
きる少くとも1つのバツフアメモリと、前記フア
イルからのデータ項目に行う処理の制御のための
装置とを有している。この発明による装置は次の
ような特徴を有する。 このテーブルは垂直方向に記憶することにより
多数の別個の水平ゾーンに分割される。各ゾーン
には同じタイプのリフアレンスロジカルエンテイ
テイーが記憶される。記憶の順番は比較されるロ
ジカルエンテイテイーのシーケンスの順番であ
り、必ずしもフアイル内で連続である必要はな
い。カラム毎に1つのエンテイテイーが記憶され
るので、各テーブルの水平ゾーンには同じタイプ
の複数のリフアレンスエンテイテイーが記憶され
る。制御ユニツトは、フアイルからの同じタイプ
のロジカルエンテイテイーと、比較制御データ項
目が記憶されるメモリのラインに相当するテーブ
ルの水平ゾーンに記憶されたリフアレンスロジカ
ルエンテイテイーとの間で行われる比較に関する
第1制御データ項目と、フアイルから得られるロ
ジカルエンテイテイーの記憶に関する第2制御デ
ータ項目とを含む第1制御情報項目と、フアイル
からの1つ以上のロジカルエンテイテイーで行わ
れる比較終了後、および又はフアイルから得られ
る1つ以上のロジカルエンテイテイーの記憶後に
実行される動作を制御する第2データ項目をライ
ン毎に記憶する制御メモリと;制御メモリと接続
され第1及び第2制御情報項目に対応する制御信
号を出力するマイクロコントロール回路とを有し
ている。 制御メモリ並びにリフアレンステーブルは、ア
ドレス可能なメモリあるいはプツシユダウンスタ
ツクにより実現できる。 第1図はこの発明による制御装置の一実施例の
ブロツク図である。 この装置は例示としてアドレス可能なメモリか
ら成るアレイ又はリフアレンステーブル21を有
している。この実施例におけるテーブル21はカ
ラム210,211,212,213と水平ゾー
ンA,B,Cに分かれている。説明を簡単にする
ためには、この例では各水平ゾーンは同じ長さに
してあるが、必ずしも同じ長さである必要は無
い。又カラムの数およびゾーンの数も可変であ
る。実際、厳密な材料平面上では、メモリ構成
は、1つのカウンタ22により初期値設定される
メモリエレメント間に同じ分割されたものが存在
する程度に迄、変えることができる。又カラムの
数あるいは水平ゾーンの数も制限は無い。計算ユ
ニツト310,311,312,313のグルー
プ31はテーブル21の異るカラムに相関し、結
果を結合するための計算ユニツト40に接続され
る。これらの計算ユニツトはフアイルSから得ら
れるデータ項目を受取る。このデータ項目に対し
て1つあるいは多くの比較処理が行われる。この
比較は、制御メモリ11、制御メモリ11に含ま
れるデータ項目および命令を受取るマイクロコン
トロール回路10、制御メモリ11へのアクセス
を管理するアドレス可能なカウンタ12、制御メ
モリ11へデータをロードするレジスタ13、お
よびロジカルエンテイテイーをカウントし、分離
信号をカウントもしくは識別することによりデー
タのローカライゼーシヨン14を行う装置とから
成る制御ユニツトの制御により行われる。ローデ
イングレジスタ13はカウンタ12に接続され、
第2ゾーン132に含まれるデータ項目又は命令
が制御メモリ11又はローカライゼーシヨン装置
14にロードされるべきアドレスに関する表示を
有する。 制御メモリ11は水平ラインに分割されてい
る。アレイの各水平ゾーンは制御メモリの1水平
ラインに相当する。 テーブル21の説明で述べたように、制御メモ
リ11の分割はこの実施例では、説明を簡単にす
るために水平ラインにより行う。 制御メモリ11はさらに垂直ゾーン110,1
19により分割される。各ゾーン110および1
19には、制御メモリ11の各ライン処理で実行
される反復文字の動作に対応した命令および処理
終了時に実行される終了動作に相当する命令が記
憶される。 なおゾーン110および119の違いについて
は後で詳述する。 アドレス可能な補助メモリ51、およびこのメ
モリ51と相関するアドレス可能なカウンタ52
は、フアイルから得られたデータを条件付あるい
は無条件で、回路10から得られる制御信号の機
能として記憶するために使用される。最後に、ア
ドレス可能なカウンタ62,72,92,92,
…によりフアイルから得られたデータ項目が、回
路10から得られたコマンドの関数として周辺装
置、出力装置、あるいは他のメモリ61,71,
81,91に転送される。制御装置の動作を詳細
に説明する前に、フランス特許第2293.741号及び
付加証書第2330.075に述べられている反復と同時
比較のプロセスについて述べる。比較が行われる
フアイルは例えばオクタルのデータ項目からなる
ロジカルエンテイテイーと呼ばれるデータを有し
ている。ロジカルエンテイテイーは固定長又は可
変長である。2番目の場合には、各ロジカルエン
テイテイーにその終了を表わす特殊なキヤラクタ
を付加することが必要である。ロジカルエンテイ
テイーは特殊のロジカルエンテイテイーと呼ばれ
る特別のラベル(チケツト又はタイトル)によつ
て各々識別されるシーケンスにより結合される。
このシーケンスは固定長でも可変長でも良い。す
なわち固定長又は可変長のロジカルエンテイテイ
ーを多数含有している。第2の場合には、シーケ
ンスの終りを示す特殊キヤラクタが各シーケンス
に付加される。反復かつ同時比較はソースから得
られる各ロジカルエンテイテイーとの間の関係を
認識すると同時に多数のリフアレンスロジカルエ
ンテイテイーとの間の関係を認識することにあ
る。この関係は例えば同等、不等、大括弧等の関
係である。このため、ソースから得られる各ロジ
カルエンテイテイーは、各データ項目毎にリフア
レンスロジカルエンテイテイーと突合せされる。
突合せた結果を結合して比較結果とする。 この発明の装置によれば、同じ順番(但しフア
イル内では必ずしも連続である必要はない)に記
憶されている異るタイプのロジカルエンテイテイ
ーのシーケンスをテーブル21の同一カラムにロ
ードする。テーブル21の同一水平ゾーンには同
時かつ並列に比較が行われる同じタイプのロジカ
ルエンテイテイーが縦方向に記憶される。各ゾー
ンの長さはリフアレンスロジカルエンテイテイー
の最大長か又はこのゾーンのロジカルエンテイテ
イーの最大長である。ロジカルエンテイテイーが
同じ意味を有するグループ又はサブグループに属
するかどうかは、ロジカルエンテイテイーのタイ
プが同じかどうかで判別できる。ロジカルエンテ
イテイーのタイプが異るかどうかは例えばラベル
とデータにより判別できる。ラベルのレベルを異
らせることができる。すなわち、下位レベルのラ
ベルにより各々識別される多数のサブアイテムを
有するフアイルからあるシーケンスを判別するラ
ベルを有することができる。ラベルのレベルが異
ればロジカルエンテイテイーのタイプが異ると考
えられる。 この発明による方法と装置の異る部分の特別の
実施例について順番に詳細に説明する。すなわ
ち、フアイルからのデータ項目により実行される
ローカライゼーシヨン、比較、転送を行うのに必
要な命令を制御メモリ11及びローカライゼーシ
ヨン14へのローデイングすること、比較のため
の計算ユニツトの構成と動作、各ロジカルエンテ
イテイーの最後で実行される第1レベルの動作の
制御、各サブフアイテムの最後で実行される第2
レベルの動作の制御、転送の制御、制御テーブル
へのリンク制御、リフアレンステーブルへのリン
ク制御、周辺装置で実行されるリンク制御、リフ
アレンス結果との突合せに関する制御と回路及び
テストに関する制御である。 以下この発明を使用した種々の例を述べる。 命令のロード 制御メモリ11にはフアイルから得られるデー
タ項目に対して行う比較並びに転送を行うのに必
要な命令がロードされる。制御メモリの各ライン
は処理されるデータ項目のローカライゼーシヨン
の命令、及び又はソースから得られるロジカルエ
ンテイテイーとリフアレンスロジカルエンテイテ
イー(単数又は複数)間で実行される比較命令及
び/又はソースからのデータ項目を記憶する命令
に相当する。例えば特別のリフアレンスロジカル
エンテイテイー又はラベルロジカルエンテイテイ
ーにより実行される比較からローカライゼーシヨ
ンが生じると、ローカライゼーシヨン命令は比較
命令となる。参照テーブルの水平ゾーンに対応し
た制御メモリの各ラインには下記のものがロード
される。垂直ゾーン110(第3図及び第4図)
の1110と1111には必要に応じて異るレベ
ル(ロジカルエンテイテイー、サブアイテム、シ
ーケンス)の分離信号に関するコードが記憶され
る。制御メモリは少くとも制御テーブルの各ライ
ンに2つのレベルの処理に対応して分離信号のロ
ーデイングが可能でなければならない。 比較すべきロジカルエンテイテイーが可変長で
あるときは第1レベル分離信号をロードする必要
がある。ロジカルエンテイテイーの性質を表わす
コード(2進数、16進数、英数字等を宣言したデ
ータ)、ロジカルエンテイテイーのフオーマツト
の性質を表わすコード(固定フオーマツトあるい
は可変フオーマツト)及びそのフオーマツトが固
定長のときそのフオーマツトの長さを表わすコー
ドがそれぞれ1121,1122及び1123に
記録される。比較されるロジカルエンテイテイー
の各データ項目に対して実行されるオペレーシヨ
ンのコードは1124にロードされる。リフアレ
ンステーブルのカラムにもとづく動作を示す別の
コードを必要に応じてロードできるように多数の
区分領域1124が設けられている。実行すべき
動作を示すコードは動作の性質(論理演算、算術
演算、…)11240を特徴づけるデータ項目及
び論理演算の性質(=、≠、<、、>、)ある
いは算術演算の性質(+、×、−、÷、…)あるい
は他の動作11241の性質を表わす項目を含
む。 フアイルから得られたデータ項目の条件付転送
あるいは無条件転送を制御するコードは1130
及び1131にロードされる。1130のコード
はこの装置の第1レベルデータ項目(固定長又は
可変長のロジカルエンテイテイー)に相当し11
31のコードは第2レベルデータ項目(第2レベ
ル分離記号)に相当する。可変長のロジカルエン
テイテイーの終了をマークする分離記号はその分
離記号に対応するロジカルエンテイテイーと共に
必要に応じて送られる。転送すべき可変長のロジ
カルエンテイテイーが無い場合は、1130に記
憶されたコードが対応する分離記号の転送を制御
する。ソースから得られるシーケンスのデータ項
目が比較されないときは、そのシーケンスの転送
はロジカルエンテイテイーであるかの如くに制御
される。ソースから得られるデータ項目の相手先
および1130及び1131に記憶されたコード
によつて制御されるデータ項目の転送を制御する
コードは1132に記憶される。 多数の区分領域1132が設けられている。一
般にはソースから得られるデータ項目を必要に応
じて多数の記憶装置(周辺装置、出力装置、ある
いはその他のメモリ)に同時に格納可能なよう
に、比較を行う計算ユニツト毎に1つの区分領域
が設けられている。コード1132はメモリをイ
ンクリメントすることにより、あるいは新しい特
定番地へジヤンプすることによりメモリを必要に
応じて制御するためのサブアセンブリを有するこ
とができる。制御メモリ(第5図乃至第9図)の
垂直ゾーン119には、フアイルから得られるロ
ジカルエンテイテイー又はロジカルエンテイテイ
ーのシーケンスに対する処理終了時又はローカラ
イゼーシヨンの動作終了時に実行される動作を示
すコードが記憶される。 これらの動作はリフアレンステーブルにおいて
実行されるリンケージを構成する。まづ初めに第
1レベルのリンケージが考慮される。これらの動
作は、可変長のロジカルエンテイテイーの場合、
あるいは固定長のロジカルエンテイテイーの場合
に、このロジカルエンテイテイーに属し、この宣
言された長さに相当する最後のデータ項目がカウ
ントにより識別されたとき、各フアイルから得ら
れるロジカルエンテイテイーの後で、すなわち第
1レベルの分離記号の認識後に実行されねばなら
ない。第1レベルのこれらのリンケージに対し
て、リフアレンスロジカルエンテイテイーのジヤ
ンプ命令、同じリフアレンスロジカルエンテイテ
イー又はエンテイテイー群のリスタート命令、あ
るいはこのように制御されるジヤンプの条件付あ
るいは無条件文字へのリンケージが無い場合の命
令に関するコードをゾーン119に記憶すること
ができる。フアイルからの各サブアイテム又はシ
ーケンスすなわちこの例において選択される装置
の第2レベルに対応するサブアイテム又はシーケ
ンス後に実行されるリンケージのための同様のコ
ードが記憶される。しかし図示例ではリフアレン
スロジカルエンテイテイーのテーブルでのリンケ
ージの制御は制御テーブルのリンケージを制御す
るコードにより制御される。リフアレンスロジカ
ルエンテイテイーのテーブルのインクリメント
は、ジヤンプが指示された制御テーブルのライン
に対して実行される比較に関するマツチングオペ
レーシヨンコードNOPの場合、行われない。ロ
ーカライゼーシヨンの終了時又は比較の終了時に
実行されるオペレーシヨンは実際には制御メモリ
(第5図)で実行されるリンケージをも含む。 上述したように装置の第1レベルで実行される
リンケージの場合、1910と1911に、制御
テーブル内のジヤンプ命令、リスタート命令およ
び補助メモリへのリターン命令に関するコード及
び前記リンケージの条件付あるいは無条件文字に
関するコードが記憶される。 メモリの各サブアイテムあるいはシーケンス、
すなわち選択された装置の第2レベルに相当する
サブアイテムあるいはシーケンスの後に実行され
るリンケージのための同様のコードが1914と
1915に記憶される。 1920と1921(第6図)には読出しが行
われている周辺装置上で実行されるリンケージに
関するコードが記憶される。すなわち1920に
対しては周辺装置の同じ位置でリスタートするた
めの周辺動作のインタラプトのあるなしにかかわ
らず周辺装置の読出しがインタラプトされる。テ
ストに関する動作のコード(第7図)も又記録さ
れる。すなわち格納されたデータ項目の記憶結果
を論理的あるいは算術的にテストするコードが1
930に記憶されTRUEの結果をカウントする
コードを1931に記憶する。最後にリフアレン
ス結果に関する動作のコードは制御メモリのライ
ンの終りで記憶される。1940には補助メモリ
への結果の転送の制御に関するコードが記録され
る。1950(第8図)の2つのアセンブリー1
9501と19502には1計算ユニツトに対し
て1つだけの結果の割合でリフアレンス結果1又
は0のコードが記録される。これらのコードは、
結果のマスクの役割を果す。SPACE文字に関連
し、実行される比較が何であろうとこの結果を
TRUEにする。1951(第9図)の2つのサ
ブアセンブリー19511と19512には結果
を線形比較するためのOR又はAND計算ユニツト
に関するコードあるいは結合、すなわち結果の2
つの線形結合間に独立性を持たせるために前記計
算ユニツトに対してマスクの役割を果す文字
SPACEが記録される。比較を行うための計算ユ
ニツト毎に一次結果を得、各一次結果を結合する
ように多数の区分領域が設けられることがわか
る。ローカライゼーシヨンは処理の開始時又は処
理中に実行し得る。その場合、制御メモリの1ラ
インをローカライゼーシヨン命令に対応させるこ
とができる。このローカライゼーシヨンは上述し
たように、ロジカルエンテイテイー例えば、特殊
ロジカルエンテイテイー又はラベルと、ソースか
ら得られたデータ項目をローカライズするリフア
レンスロジカルエンテイテイーとの間で行われる
比較により行われる。このローカライゼーシヨン
はソースに属する特殊文字又は分離記号の識別に
よつても行われる。さらにはカウントによつても
行われる。このカウントは受取つたオクタル値の
意味に関係なく、オクタルでカウント可能であ
る。そのようなデータ項目あるいはオクタル値の
カウントによるローカライゼーシヨンはロジカル
エンテイテイーの長さあるいは所定長に対応した
宣言によりあたかも固定フオーマツトのロジカル
エンテイテイーであるかの如くに実行される。 逆に、オクタル値の内容、例えば分離記号のた
めに、あるいはデータ項目列のローカライゼーシ
ヨンのために特別の意味を有するオクタル値のカ
ウント値、あるいは固定フオーマツトのロジカル
エンテイテイー、特にラベルのロジカルエンテイ
テイーのカウント値から、ローカライゼーシヨン
を得ることもできる。カウントされたエレメント
の性質は、暗黙的に分離記号に関する宣言及び同
じ制御ラインに対応したデータに関する宣言から
得られるものと定義できる。これらのカウントは
対応リンケージを制御可能にするローカライゼー
シヨン装置14により実行される。このカウント
値は単一のカウント値であつても良いし、ループ
処理に応答したある処理中にデータ項目がローカ
ライズできるような他のカウント値との結合も可
能である。公知長の項目から成るフアイルからの
ロジカルユニツト又は項目に対してカウントが実
行されるときは、制御データ項目、特にこれらの
項目の数と長さに関する制御データ項目によりこ
れらのカウント値が制御及び結合され、特別のレ
ジスタに書込まれる。ある項に属するデータ項目
の処理のために実行されるカウントは初めに制御
メモリ11の区分領域1910と1914のコー
ドに含まれる制御データ項目により制御され次
に、この制御メモリの1ラインに対して実行され
る処理数に限つて言えば、ローカライゼーシヨン
装置14(第11図)のプツシユダウンスタツク
0110の区分領域01100あるいはその他の
メモリ特に装置14のプツシユダウンスタツクと
して使用される補助メモリ51に含まれる情報に
よつて制御される。ローカライゼーシヨン装置1
4のテーブル0110の同じラインは同様に区分
領域01100に含まれる情報あるいは第2レベ
ルの分離記号を識別することにより制御されるル
ープの終了により実行されるリンケージを制御す
るために、ロジカルエンテイテイー21のテーブ
ルのカウンタ22のリスタート値および制御テー
ブル11のカウンタ12のリスタート値がそれぞ
れ記録される区分領域01101および0110
2を含む。前記項目の終りはメモリ0110で
は、ラインのその項目が格納されたアドレス又は
位置に相当し、ラインの区分領域01102は最
も回数の多いループへのジヤンプを制御する。 区分領域01100,01101及び0110
2に作成されるデータ項目はフアイル展開中に実
行される処理に相当するデータ項目が現われる順
番に従つて、順番に、ライン毎に作成される。 上述したように制御メモリの1ラインに記録し
得る全コードはアレイの1水平ゾーンに対応して
いる。もちろん所望の処理の実行に適したコード
のみが記録される。補助メモリ51に対応したア
ドレスが相関装置にロードされ、補助メモリのア
ドレス値とある時点における制御テーブルのカウ
ンタにより供給された有効値とを1対1に相関さ
せる。 この発明による装置の実施例ではいずれも、制
御メモリの1ラインに含まれる命令はすべてマイ
クロ制御回路により同時に読まれ制御信号に変換
される。 第3図乃至第11図を参照してマイクロ制御回
路10について説明する前にフランス特許第
2293.741およびその追加証明書第2330.075に記載
された種類の方法を実行するために、この発明の
装置において例示的に選択される比較のための計
算ユニツトの変形例について述べる。 比較のための計算ユニツト 第2図に示すように比較用計算ユニツト31
0,311,312,313の各々はロジカルエ
ンテイテイーの比較に対応した一次結果を結合す
るための3つの構成要素301,302,304
を不可欠な要素として構成している。構成要素3
01は結合1104を介してソースから入力され
たデータ項目と、結合2100を介して入力され
た対応するリフアレンス項目とを比較する。比較
結果はフリツプフロツプ3010,3011,3
012により入力された各データ項目に格納され
る。比較器301は結合0100によりロジカル
エンテイテイーのスタートでイニシヤライズさ
れ、受取つた各データ信号に対して発せられるク
ロツク信号01によつて、フリツプフロツプ30
10,3011及び3012のように動作する。
各ロジカルエンテイテイーの終りでは、フリツプ
フロツプ3010,3011及び3012の内容
はデータ項目の連続するマツチングの累算結果を
表わす。比較器302は入力されたロジカルエン
テイテイーの終了時に、動作に論理的を意味を与
えるコード11240に対して、制御メモリ11
の区分11241にリフアレンスコードをロード
することにより得られた結果のマツチングを行
う。11241に含まれるコードに対応したデー
タ項目は11240の内容を11250において
デコード後ライン12500によつて比較器30
2に転送される。ゲート11251の入力はライ
ン12500に接続され、11240の内容をデ
コード後11241の零コードオペレーシヨン
(NOP)に対応するデータ項目をライン1250
1を介して転送する。 ライン010を介してイニシヤライズされたフ
リツプフロツプ304により比較器302から供
給され、ORゲート3013を介して転送された
結果のANDを取つた値が格納される。ORゲート
3013の一方の入力はライン12501に接続
されている。ライン12200はライン3300
を介して結果の転送を制御するためにロジカルエ
ンテイテイーの1つの終り(次のパラグラフ参
照)に対応したデータ項目をフリツプフロツプ3
04に転送する。 それゆえ零でないオペレーシヨンコードあるい
は零オペレーシヨンコードの場合の仮想結果にお
いて受取つた各ロジカルエンテイテイーで行われ
る比較結果をライン3300を介して得ることが
できる。 第1レベルのオペレーシヨンの制御 第3図は第1レベルの装置を概略的に示す。こ
の制御装置は分離記号とデータの宣言、コード1
124の排他演算、上述したサブアセンブリ11
240および11241の機能に関連している。
1100で宣言された分離記号は第1レベルの装
置に相当する。この分離記号はライン1104を
介して各データ項目(オクタル)をソースから受
取る比較器11100によつて識別される。コネ
クシヨン01はソースから受取つたデータ項目に
相当するクロツク信号を転送するライン01はカ
ウンタ11230を動作させる。カウンタ112
30からの結果は比較器11231によつて区分
1123に示される長さの値に一致する。区分1
122に含まれるデータ項目(可変又は固定フオ
ーマツト)は11220においてデコードされ、
特にライン11221及び11222を介して比
較器11100(可変フオーマツト)又は比較器
11231(固定フオーマツト)を動作させる。
ORゲート11232は第1レベルの分離記号
(可変フオーマツト)を識別後、比較器1110
0から信号を受取ると共に1123(固定フオー
マツト)に記録されたデータ項目の数をカウント
後比較器11231からの信号を受取る。それゆ
えORゲート11232からライン12200を
介して出力される信号により、固定長のロジカル
エンテイテイーの終り、又は分離記号の識別時に
実行されるオペレーシヨンの実行を制御する。1
121に含まれるデータ項目は必要に応じて補助
メモリ手段により実行される処理のためにデコー
ドされる。 第2レベル動作の制御 カウント又は分離記号の認識によつてデータ項
目のローカライゼーシヨンを行う装置14を第1
1図に概略的に示す。レジスタ1960と169
1には同一フアイルに属するデータ項目のカウン
トの制御に関するデータ項目及びこれらのデータ
項目の個数に関するデータ項目がロードされる。
FIFO(フアーストイン、フアーストアウト)型の
プツシユダウンスタツク0110には実行される
ループ回数をカウントすることによるローカライ
ゼーシヨンに関するデータ項目、リフアレンスロ
ジカルエンテイテイー21のテーブルのカウンタ
22のリスタート値に相当するデータ項目及び制
御テーブル11のカウンタ12の対応するリスタ
ート値に関するデータ項目がライン毎に区分01
100,01101および01102に格納され
る。プツシユダウンスタツク0110の区分01
100を含むカラムに順番に記憶されたデータ項
目は、ロジカルエンテイテイーのカウント又は制
御メモリ11の各1ラインに対応する処理単位を
表わすフアイルの分離記号のカウントによりロー
カライゼーシヨン値の値を与える。例えば第1の
処理でループを4回、続いて第2の処理でループ
を2回、それを2回繰返し制御する必要があると
きはプツシユダウンスタツク0110の区分01
100に対応したカラムには次の値がロードされ
る。 4 2 4 2 制御メモリ11の1ラインに対応する処理を行
う場合、区分01100の内容は比較器0111
により、固定長のロジカルエンテイテイーの終
り、又は第1レベルの分離記号の識別において実
行される動作を制御する第5図のライン1905
により動作されるカウンタ1110からの出力値
と一致が取られる。(後述する制御テーブル上で
のリンケージのパラグラフを参照)区分0110
0に記録された処理の数がある数に達すると比較
器0111はTRUE結果を出力し、ORゲート1
1129によりライン12301を介して第2レ
ベルの装置で実行される動作を制御する。ライン
12301も同様に、ライン1104を介してソ
ースから受取つたデータ項目と第2レベルの分離
記号との一致に対応した比較器11110からの
出力信号11111により得られるTRUE信号
によりゲート11129を介して動作される。ラ
イン12301は、制御データ項目をイネーブル
にする。この制御データ項目は第2レベルの装置
に対する制御テーブル11の区分1914および
1915に対応する第5図のライン19140を
介して転送され、制御テーブル11で実行される
リンケージに対応する。ライン19140を介し
てカウンタ1110を零にリセツトする動作、プ
ツシユダウンスタツク0110の同一ラインの区
分01101及び01102に含まれるカウンタ
22及び12のリスタート値により実行される処
理のリスタート動作、及びこのプツシユダウンス
タツク0110のインクリメント動作が制御され
る。次に区分1910および1911に記憶さ
れ、第1レベルのループ命令に対応するコードに
対して第5図のライン19105により起動され
る。第2レベルの装置に相当する命令が無い場合
には、ライン12301はリフアレンスロジカル
エンテイテイー21のテーブルのインクリメント
及び制御テーブル11のインクリメントを行う。 区分01101に記憶されたデータ項目は比較
を行う前にテーブル21のローデイング時、ゾー
ン毎に連続して記録される。カウンタ22のリス
タート値は装置1901によつて区分01101
に記憶される。比較により装置1901はプツシ
ユダウンスタツク0110の1ラインに対応する
区分01101に、直前のゾーンに記憶された最
長のロジカルエンテイテイーに対応するカウンタ
22のイニシヤライズ値をこのゾーンのロジカル
エンテイテイーに対して記憶することができる。
言い変えれば、リフアレンステーブルのゾーンの
第1ラインに対するカウンタ22の値はリフアレ
ンステーブルの直前のゾーンの最長ロジカルエン
テイテイーの最後のデータ項目に対するカウンタ
の値の次の値である。 特に分離と併合の動作の場合のようなある種の
動作に対してはこのイニシヤライズ値は先行する
ゾーンのロジカルエンテイテイーの対応する最大
長に対して任意の値に設定できる。制御テーブル
11の1ラインに対応して実行される処理に対し
て比較されるロジカルエンテイテイーが無いと
き、すなわち11240のデコード後区分112
41のオペレーシヨンコードがこのラインに対し
て零に等しい値(NOP)のとき、第2図のライ
ン12501はこのゾーンのイニシヤライズに対
応する値に対してリフアレンスデータ21のテー
ブルのカウンタ22がカウントするのを阻止す
る。カウンタ22のこの値は必要に応じて制御メ
モリ11のこのラインに対応するスタツクメモリ
0110の区分01101に記憶される。 区分領域01102に記憶され制御テーブル1
1内のリスタート値に対応したデータ項目はこの
テーブル11のローデイング時に連続して記憶さ
れる。ライン19142(第5図)を通過する各
項目の終りで、区分1960に記憶されたデータ
項目(項目のカウントの制御)を転送するライン
19600を介してANDゲート19612に入
力されANDが取られ、その出力によりカウンタ
19611のインクリメントが行われる。カウン
タ19611からのカウント値は比較器1961
0により区分1961(項目数)の内容と比較さ
れる。比較器19610により一致の出力123
02が得られると、処理の終り(終了動作)にお
いて実行される動作に相当する制御テーブルの連
続するラインへジヤンプする。 データ項目の転送 第4図はデータ項目の転送に関する制御装置を
示す。デコーダ1133によるデコード後に11
30に記憶されたコード、および1131に記憶
されたコードによりライン11300及び113
10を介して、対応する周辺装置のプツシユダウ
ンスタツク61,71,81,91…に、ライン
1104を介してソースから受取つたデータ項目
の転送を制御するために、区分1132に記憶さ
れたデータ項目の11321,11322…にお
けるデコードが起動される。ライン11300と
11310はANDゲート1138によつて結合
され、そのAND出力は転送が成されたとき起動
される。 第3図の区分1122に記憶されたコードに対
応するライン11223を介して1133でデコ
ード後ライン11301を介して転送され、宣言
されたデータフオーマツトに関するデータは、デ
ータの宣言があると、第9図のライン400を介
して転送された結果、および第10図のようにラ
インP10,P11,P12,P13,P14,
P15,P16,P17…を介して転送される結
果を起動する。それゆえそれらの結果はデータに
関連している場合にのみ正当化される。 区分1122にデータが無い場合、すなわち宣
言されたデータが無い場合、コード1130は1
133でデコードされライン1134を介して
ANDゲート1135を起動し比較器11100
による第1レベルの分離記号の比較結果に関する
ライン11101(第3図)上のデータをNOT
ORゲート1136に導く。 さらに第2レベルの分離記号に関するライン1
1302とのデータによりANDゲート1137
が起動され、第11図のライン11111を介し
て転送され、第11図の比較器11110による
第2レベルの分離記号との比較結果をNOT OR
ゲート1136に導く。 分離記号の転送に対応してライン11000上
のデータ項目結果を転送するためにANDゲート
139はゲート1138および1136から出力
データの項目を受取る。それゆえライン1100
0を介して転送されたデータ項目は零でないコー
ド1130又は1131に対する分離記号が無い
場合、対応する周辺ユニツトのプツシユダウンス
タツク62,72,82,92…をデクリメント
する。 制御テーブル上でのリンケージ 第5図は制御テーブル11および必要に応じて
リフアレンスロジカルエンテイテイー上21で実
行されるリンケージに関する制御装置を示したも
のである。装置の第1レベルに相当するコードは
区分1910及び1911に記録され、装置に第
2レベルに相当するコードは区分1914と19
15に記録される。 区分1910と1911に記憶されるデータ項
目は、ライン12200を介して転送される、装
置(第3図)の第1レベルの比較の終りで実行さ
れる動作の制御に関するライン1200により転
送されるデータ項目、およびライン400により
転送され、比較の一致又は不一致結果に関するデ
ータ項目(第9図)により、19100において
デコードされる。1914及び1915に含まれ
るデータ項目は第9図のライン400により転送
されたデータ項目、およびライン12301によ
り転送され、装置の第2レベル(第11図)の比
較の終りで実行される動作の制御に関するデータ
項目により、19101においてデコードされ
る。 区分1910及び1914に記録されたループ
命令に対応した制御信号はライン19105およ
び19140を介してデコーダ19100及び1
9101からの出力として送られる。区分191
4に記録されたループ命令に対応した制御信号
は、項目の終りで、ライン19140により制御
される動作の他に、この項目の終りに相当する動
作をライン19142を介して制御する。 区分1910及び1914に対応するコードが
無い場合、ライン19106及び19141は、
区分1911および1915に記録されたコード
により、条件付あるいは無条件で制御メモリ11
のカウンタ12のインクリメントを行う。(制御
メモリ内の暗黙のジヤンプ) リフアレンステーブルへのリンケージ 制御メモリの1ラインに対応した比較動作中
に、カウンタ22は、各処理(ライン19105
を介してカウンタ22のイニシヤライズによつて
第1レベルへループする)後、比較され、イニシ
ヤライズ値にセツトされる(制御メモリの第1ラ
インに対応するリフアレンステーブルの水平ゾー
ンの第1ライン)ロジカルエンテイテイーから入
力される連続するデータ項目に対して、インクリ
メントされる。 第11図に示すように、カウンタ22はAND
ゲート装置0112を介して区分01101に接
続される。このANDゲート装置0112はライ
ン19142によつて制御され、区分1914が
この装置の第2レベルでループする制御データ項
目を含むとき区分01101に含まれるリスター
ト値の転送を許可する。この制御データ項目が無
い場合には、カウンタ22をイニシヤライズする
新しい値は転送されない。さらに、カウンタ22
は、インバータ222を介してライン12501
(第2図)に他方の入力が接続されたANDゲート
221を介してフアイルから受取つたデータ項目
の各終りでライン01によりインクリメントされ
る。それゆえライン12501上のオペレーシヨ
ンコードが零でない場合(NOPが無い場合)に
のみカウンタ22がインクリメントされる(リフ
アレンステーブルのあるラインから次のラインへ
移行する)。リフアレンステーブルの1水平ゾー
ンからのリフアレンスエンテイテイーに対して実
行される比較動作の終了時に次の水平ゾーンの第
1ラインに移行すると同時に制御メモリの他のラ
インに移行する。この他のラインの区分1124
1にオペレーシヨンコードが無い場合、カウンタ
22のインクリメントは阻止される。 周辺ユニツトへのリンケージ 第6図は読出しが行われている周辺ユニツトへ
のリンケージに関する制御装置を示す。区分19
20及び1921に含まれるデータ項目(条件付
あるいは無条件で周辺ユニツトの読出しを中断す
ること)は、ライン400を介して送られる比較
の結果(第9図)に関するデータ項目および第1
1図のライン12300を介して転送される、項
目の終りに関するデータ項目により19200に
おいてデコードされる。 デコーダ19200からの出力としてライン1
925を介して転送される情報は第1に対応する
周辺コントローラに対してアドレスとトラツクポ
ジシヨンの格納及び周辺ユニツトの読出しの中断
を制御し、第2にそのデバイスのステータス信号
を補助メモリから送る。 リフアレンス結果に対する演算 第8図乃至第10図はリフアレンス結果に関す
る制御装置全体を示す。区分1950は各2つの
サブアセンブリーを有する。すなわち、バイナリ
値1又は0が記録され、1計算1結果の割合で得
られるリフアレンス結果に対応するサブアセンブ
リ19501と、マスクに関するバイナリエレメ
ントが記憶されるサブアセンブリ19502を有
する。 ここではマスクを表わす値として便宜的に0が
選択される。 第8図はマスク装置に関連する一致装置の代表
例を示す。この一致装置はexclusive ORゲート
3301を有している。このゲート3301は第
2図に示すように第1にライン3310を介して
サブアセンブリ19501からのデータ項目を受
取り、第2にライン3300を介して実行された
比較結果を転送する。ライン3311はインバー
タ3302にサブアセンブリ19502からのデ
ータ項目を送る。ゲート3301及びインバータ
3302からの各出力はORゲート3340にお
いて結合される。ORゲート3340の出力は、
水平結合3500(第9図)の計算ユニツトに対
して一致及びマスクを取ることにより得られる
TRUE又はFALSEの結果を送るようにライン3
340に接続される。 第9図は同一モジユール3511,3512,
3513及び3514で形成される水平モジユー
ルブール演算ユニツト3500を示す。 この区分1951は2つのサブアセンブリを有
している。すなわち+あるいは×の組合せ、すな
わちこの例では、xが0、+が1の結合のための
計算ユニツトの性質が記録されるサブアセンブリ
19511および計算ユニツトのマスクに関する
2進素子が記録されるサブアセンブリ19512
を有している。なお計算ユニツトのマスクとして
便宜的に0を設定している。 第8図に示すようにライン3340,334
1,3342,3343,…は比較のための計算
ユニツト310,311,312,313,…に
よつて得られる比較のTRUE又はFALSEのブー
ル演算結果を転送する。ライン3360,336
1,3362,3363,…及び3330,33
31,3332,3333,…は対応する区分1
9511及び19512に含まれるデータ項目を
転送する。各モジユール3510,3511,3
512,3513は区分1951に記憶されたコ
ードに従つてこれらのライン上を転送する結果を
確認するためにこの連続するライン3340,3
341,3342,3343間に配置されている
ものと考えることができる。 モジユールの構成は次の通りである。ANDゲ
ート35101は一方の入力を介して19512
に記録されたマスクデータを受取り、他方の入力
を介して19511に記録されインバータ351
02によつて反転されたオペレータコードを入力
する。ゲート35101からの出力(マスクしな
い場合にはオペレータコードの逆を取る)はOR
ゲート35104からの出力を受取るANDゲー
ト35103を制御する。ORゲート35104
は、左側に位置するモジユールに対応するマスク
に関するコードの逆数(インバータ35107に
より反転されたコードの制御、および入力が区分
19511(オペレータコード)に接続されると
共にゲート35103からの出力に接続される
ORゲート35108からの出力の制御により比
較結果(ライン3340又は3341又は334
2又は3343…)を転送する2つのANDゲー
ト35105および35106からの出力を受取
る。ORゲート35104の出力は同様にANDゲ
ート35109の一方の入力に接続される。この
ANDゲートは他方の入力を介してオペレータコ
ードを入力する。ライン3340,3341,3
342,3343上の結果は確認される。すなわ
ち、ORゲート35110からの出力に接続され
るライン(それぞれ3501,3502,350
3,3504…)を介してモジユールからの出力
ではないと確認される。ORゲート35110の
一方の入力はANDゲート35109の出力に接
続され他方の入力はANDゲート35111の出
力に接続される。ANDゲート35111は第1
制御入力を介してマスクに関するコードを入力し
さらに第2入力のすぐ右側にモジユールからの出
力を入力する。最も右側にローカライゼーシヨン
されたモジユールへの第2入力は固定的にロウロ
ジカルレベル(0)であり、同様にその入力ライ
ン3334はハイロジカルレベルである。入力3
364のレベルは重要ではない。最も左側のモジ
ユールのANDゲート35105及び35106
への制御入力はハイレベル(1)である。 計算ユニツト3500の動作は次の通りであ
る。 結果的にORに対応し、19511に記録され
た、1に等しいオペレータコードは、通常のシン
タツクス、すなわちすぐ右隣りに入力されるライ
ンに従つて対応する比較(ライン3340,33
41,3342,3343,…)のための計算ユ
ニツトから出力ラインを介して得られるTRUE
又はFALSEを与えるデータ項目をゲート351
08を介して有意にする結果、それゆえ直前の結
果に関係無く次の結果を有意にする結果を有す
る。 1に等しい前記オペレータコードは即左側のラ
イン3340,3341,3342又は3343
に対応したTRUE又はFALSEの結果を有意にす
る結果、すなわち右側の結果に関係なく対応する
ライン3501,3502,3503,3504
を介して、ゲート35109および35110を
介してTRUE又はFALSEを有意にする結果を有
する。 逆に、0に等しいオペレータコードすなわち
ANDに対応するオペレータコードは1に等しい
マスクに関するデータ項目、すなわちマスクが無
い場合のデータ項目に対して、それに続く一次の
TRUE結果を、そのすぐ左側に位置するTRUE
結果にし、そのすぐ左側に位置するライン334
0,3341,3342又は3343に対応する
TRUE結果にしない効果を有する。 マスクに関連するコードで0に等しいコード、
すなわち、ブール演算子コードのマスクがあるこ
とを示すコードは水平結合に関するかぎり、あた
かも1に等しい演算子コードすなわちORに対応
するコードの如くに作用する効果を有する。従つ
て計算ユニツトのマスクがあることを示すコード
は先行結果とは無関係にインバータ35107を
介して次の結果を有意にし、そのすぐ左側の結果
を、右側(ゲート35111は閉じられる)から
の結果に無関係に有意にする。0に等しい前記同
一コードは、さらに3501,3502,350
3および3504で得られた結果に対して、前記
0に等しいコードの意味的に反対側にある2つの
結果間のOR結合を禁止する。3501,350
2,3503,3504,…はORゲート351
5によりORが取られ、その出力信号により、条
件的にかつライン12300(項目の終り)、1
2301(制御テーブルへのリンケージ)(第1
1図参照)に対応する動作を制御することができ
る。 第9図で述べた装置は第10図に示す優先装置
で実行される。この優先装置は多数の周辺装置の
1つに不一致コードに従つて比較を行う計算ユニ
ツトに対して得られた大括弧に従つて保存される
データ項目を割当る。図示例では000,00
1,002,003,004,005,006,
007,…において得られた結果は、最も左側の
みのTRUE結果、例えば1つの演算子コードに
対してP10,P11,P12,P13,P1
4,P15,P16,P17において有意とな
る。ライン020は1にセツトされる。優先装置
は例示ではANDゲートから成る同一モジユール
P00で構成される。ANDゲートの第1入力に
は先行モジユール(又は最も左のモジユールのラ
イン020)からの出力が入力され、他方の入力
にはインバータP02からの出力が入力される。
インバータP02はANDゲートP03からの出
力を反転する。ANDゲートP03の一方の入力
はゲートP01と接続され、他方の入力は有意結
果、すなわちゲートP02からの出力の否定入力
を受取る。従つて有意とされる結果が零である限
り、左から右に各モジユールP00の出力にレベ
ル1が現われ、有意出力にレベル0が現われる。
ある結果がレベル1になるとすぐに対応する有効
出力が1になりレベル0が、右側に位置するモジ
ユールからの全出力が0になる。この結果、前記
結果の値のいかんにかかわらず、これらのモジユ
ールの有効効出力をレベル0にする。 それゆえ第10図に示す装置では図の左から得
られ最初のTRUE結果が優先される。 テストに関する制御 第7図は格納した項目の保持のために実行され
るテストに関する制御装置の原理図である。 区分1930の項目は、19300においてデ
コード後、結合19301,19302,193
03,19304を介して、区分1132のコー
ドにもとづいて格納されるデータ項目が転送され
るプツシユダウンスタツク62,72,82,9
2,…の種々のカウンタのリスタート装置を動作
させる。デコード装置19300は第11図のよ
うに結合12302を受取り、第10図のように
結合P10,P11,P12,P13,P14,
P15,P16,P17によつて動作される。区
分1931からのコードのデータ項目(TRUE
結果のカウント命令)はTRUE結果をカウント
するカウンタ19310を制御するために第9図
の結合400によりTRUE結果に対して動作す
る。 例 例 1 1940年から1970年の間にモンペリエ市
(MONTPELLIER)に生れた人の名前をあるフ
アイルから見つける必要がある場合、そのフアイ
ル構成は次のようになる。
【表】
Claims (1)
- 【特許請求の範囲】 1 異なる種類のデータ要素であり、各データ要
素は一定数または可変数の情報項目から成り、与
えられたデータ要素内の各情報項目はそれぞれ異
なる順序を有し、第1の種類のデータ要素は第2
の種類のデータ要素により識別されるデータ要素
群を有するフアイルから受取つた情報を処理する
方法において、 水平ゾーンと垂直カラムとに論理的に分割され
たテーブルにリフアレンスデータ要素を記憶する
ステツプであつて、各水平ゾーンは同じ種類の1
つ以上のリフアレンスデータ要素であり、前記各
水平ゾーンが各種類のリフアレンスデータ要素と
相関するように前記フアイルから受取つたデータ
要素と同時に比較され、各リフアレンスデータ要
素は一定数または可変数の情報項目で構成され、
与えられたリフアレンスデータ要素の各情報項目
はそれぞれ異なる順番を有し、各リフアレンスデ
ータ要素は、このリフアレンスデータ要素が位置
する水平ゾーンの各垂直カラムに垂直に記憶さ
れ、前記リフアレンスデータ要素の各情報項目は
前記垂直カラムの各ラインに位置し、前記水平ゾ
ーンの垂直カラムは、前記フアイル内の前記種類
のデータ要素が前記フアイルの水平ゾーンに対応
する順番に従うように前記テーブルに前記リフア
レンスデータ要素を記憶するステツプと; 複数のラインに論理的に分割された制御メモリ
に制御情報を記憶するステツプであり、前記メモ
リの各ラインは第1制御情報項目と第2制御情報
項目とを有し、前記第1制御情報項目は、前記フ
アイルから受取つた同じ種類のデータ要素と、比
較情報が記憶される前記メモリのラインに対応す
る、前記テーブルの水平ゾーンに記憶された前記
種類と同じ種類のリフアレンスデータ要素との間
で成された比較の種類を識別する比較制御情報
と、および前記フアイルから受取つたデータ要素
の記憶に関する記憶制御情報とを有し、前記第2
制御情報項目は前記フアイルから受取つた1つ以
上のデータ要素と、前記テーブル内の1つ以上の
対応するリフアレンスデータ要素との間の比較動
作が終了したとき行われる動作を識別し、前記制
御メモリの次のラインおよび/又はジヤンプすべ
き前記テーブルの次の水平ゾーンを識別するジヤ
ンプ制御情報を有する、制御情報を記憶するステ
ツプと; 前記フアイルから情報項目をシーケンシヤルに
受取るステツプと; 前記制御メモリの第1ラインに記憶された第1
制御情報項目により識別された比較動作及び/ま
たは記憶動作を実行し、前記制御メモリの第1ラ
インに記憶されたジヤンプ制御情報により識別さ
れる前記制御メモリの次のラインにジヤンプし、
前記制御メモリの前記次のラインに記憶された制
御情報項目に識別される動作を実行し、各比較動
作は、受取つたデータ要素の各情報項目を、この
受取つたデータ要素と同じ種類の各リフアレンス
データ要素の同じ順番の各情報項目と同時に比較
することにより行われ、前記比較動作および/ま
たは記憶動作を実行するステツプは前記フアイル
からのデータ要素の受取を中断せず、かつ受取つ
たデータ要素の中間記憶無しに実行され、前記フ
アイルから受取つた各情報項目により前記制御メ
モリに記憶された制御情報により制御され、この
情報項目に関連する動作の実行を初期設定するス
テツプとで構成されることを特徴とするフアイル
から受取つた情報を処理する方法。 2 前記フアイル内のマークとして使用される特
殊文字を前記制御メモリの少なくとも1ラインに
記憶するステツプを更に有したことを特徴とする
特許請求の範囲第1項記載のフアイルから受取つ
た情報を処理する方法。 3 前記制御メモリの前記少なくとも1ラインに
対応する動作に対して実行されるループに関する
制御情報項目を、前記制御メモリの少なくとも1
ラインに記憶するステツプと; 実行されるループ回数を表わす情報を前記メモ
リ手段に記憶するステツプと; 前記フアイルから受取つた情報の処理の間に、
前記制御メモリの前記少なくとも1ラインに記憶
された制御情報項目により識別される動作が実行
される回数をカウントするステツプと;および 前記カウントされた回数が前記記憶された回数
と等しい時前記制御メモリの少なくとも1ライン
に記憶された前記ジヤンプ制御情報に対応する動
作を行なうステツプとを更に有したことを特徴と
する特許請求の範囲第1項記載のフアイルから受
取つた情報を処理する方法。 4 前記少なくとも1ラインに記憶された制御情
報の第1項目により識別される動作が実行される
データ要素の構造に関する情報を、前記制御メモ
リの少なくとも1ラインに記憶するステツプを更
に有したことを特徴とする特許請求の範囲第1項
記載のフアイルから得られる情報を処理する方
法。 5 異なる種類のデータ要素であり、各データ要
素は一定数または可変数の情報項目から成り、与
えられたデータ要素内の各情報項目はそれぞれ異
なる順序を有し、第1の種類のデータ要素は第2
の種類のデータ要素により識別されるデータ要素
群を有するフアイルから受取つた情報を処理する
装置において、 リフアレンスデータ要素が記憶されたテーブル
であり、前記テーブルは水平ゾーンと垂直カラム
とに論理的に分割され、各水平ゾーンは同じ種類
の1つ以上のリフアレンスデータ要素であり、前
記各水平ゾーンが各種類のリフアレンスデータ要
素と相関するように前記フアイルから受取つたデ
ータ要素と同時に比較され、各リフアレンスデー
タ要素は一定数または可変数の情報項目で構成さ
れ、与えられたリフアレンスデータ要素の各情報
項目はそれぞれ異なる順番を有し、各リフアレン
スデータ要素は、このリフアレンスデータ要素が
位置する水平ゾーンの各垂直カラムに垂直に記憶
され、前記リフアレンスデータ要素の各情報項目
は前記垂直カラムの各ラインに位置し、前記水平
ゾーンの垂直カラムは、前記フアイル内の前記種
類のデータ要素が前記フアイルの水平ゾーンに対
応する順番に従うように前記リフアレンスデータ
要素が記憶されたテーブルと; 前記テーブルとは別個の制御メモリであり、前
記制御メモリは制御情報を記憶し、論理的に複数
のラインに分割され、前記メモリの各ラインは第
1制御情報項目と第2制御情報項目とを有し、前
記第1制御情報項目は、前記フアイルから受取つ
た同じ種類のデータ要素と、比較情報が記憶され
る前記メモリのラインに対応する、前記テーブル
の水平ゾーンに記憶された前記種類と同じ種類の
リフアレンスデータ要素との間で成された比較の
種類を識別する比較制御情報と、および前記フア
イルから受取つたデータ要素の記憶に関する記憶
制御情報とを有し、前記第2制御情報項目は前記
フアイルから受取つた1つ以上のデータ要素と、
前記テーブル内の1つ以上の対応するリフアレン
スデータ要素との間の比較動作が終了したとき行
われる動作を識別し、前記制御メモリの次のライ
ンおよび/又はジヤンプすべき前記テーブルの次
の水平ゾーンを識別するジヤンプ制御情報を有す
る、制御情報を記憶する制御メモリと; 前記フアイルの情報項目を受取るように接続さ
れた第1入力と前記テーブルの各カラムに記憶さ
れた情報項目を受取る様に接続された第2入力と
を有する複数の演算ユニツトと; 前記制御メモリに接続され、前記制御メモリの
第1ラインに記憶された第1制御情報項目により
識別された比較動作及び/または記憶動作を実行
するように前記メモリに記憶された制御情報項目
に対応する制御信号を出力する制御回路であつ
て、前記制御メモリの第1ラインに記憶されたジ
ヤンプ制御情報により識別される前記制御メモリ
の次のラインにジヤンプし、前記制御メモリの前
記次のラインに記憶された制御情報項目に識別さ
れる動作を実行し、各比較動作は、受取つたデー
タ要素の各情報項目を、この受到つたデータ要素
と同じ種類の各リフアレンスデータ要素の同じ順
番の各情報項目と同時に比較することにより行わ
れ、前記比較動作および/または記憶動作は前記
フアイルからのデータ要素の受取を中断せず、か
つ受取つたデータ要素の中間記憶無しに実行さ
れ、前記フアイルから出力された各情報項目が前
記制御回路に供給され、前記制御メモリに記憶さ
れた制御情報により制御され、この情報項目に関
連する動作の実行を初期設定する制御回路とで構
成されることを特徴とするフアイルから受取つた
情報を処理する装置。 6 メモリ手段の1ラインに記憶された制御情報
の第1項目により識別される動作の実行に於い
て、前記フアイルから受取つたデータ要素に対し
て実行されるループ回数に関する情報を少なくと
も1ラインに記憶するメモリ手段と; 前記制御メモリの前記1ラインに記憶される制
御情報の第1項目により識別される動作が実行さ
れる回数をカウントするカウント手段と;および 前記メモリ手段および前記カウント手段と接続
され、前記カウント手段によりカウントされた回
数が前記メモリ手段に記憶された前記情報に等し
い時、前記制御メモリの前記1ラインに記憶され
た制御情報の第2項目により識別された動作の実
行を制御する比較手段とを更に有したことを特徴
とする特許請求の範囲第5項記載のフアイルから
得られた情報を処理する装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7915701A FR2459512A1 (fr) | 1979-06-19 | 1979-06-19 | Procede pour la commande de rapprochement a effectuer entre des entites logiques de reference et des entites logiques issues d'un fichier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS564838A JPS564838A (en) | 1981-01-19 |
| JPH0125092B2 true JPH0125092B2 (ja) | 1989-05-16 |
Family
ID=9226802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8339280A Granted JPS564838A (en) | 1979-06-19 | 1980-06-19 | Method and device for controlling comparison executed between reference and fileeproduced logical entities |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4443860A (ja) |
| EP (1) | EP0022004B1 (ja) |
| JP (1) | JPS564838A (ja) |
| AT (1) | ATE19701T1 (ja) |
| CA (1) | CA1158362A (ja) |
| DE (1) | DE3071591D1 (ja) |
| FR (1) | FR2459512A1 (ja) |
| IL (1) | IL60309A (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4524427A (en) * | 1982-08-04 | 1985-06-18 | The University Of Bordeaux 1 | Method for making comparisons between reference logical entities and logical entities proceeding from a file |
| ATE27504T1 (de) * | 1982-08-06 | 1987-06-15 | Univ Bordeaux 1 | Verfahren zum zusammenbringen von logischen referenzeinheiten und logischen einheiten einer datei. |
| EP0100804A1 (fr) * | 1982-08-12 | 1984-02-22 | Universite De Bordeaux I | Procédé de rapprochement entre des entités logiques de référence et des entités logiques issues d'un fichier |
| US4525803A (en) * | 1982-08-12 | 1985-06-25 | L'universite De Bordeaux 1 | Method for controlling the comparison to be effected between reference logical entities and logical entities issuing from a file |
| US4528660A (en) * | 1983-12-08 | 1985-07-09 | The United States Of America As Represented By The Secretary Of The Air Force | Multiplexed data stream monitor |
| US4679139A (en) * | 1984-05-01 | 1987-07-07 | Canevari Timber Co., Inc. | Method and system for determination of data record order based on keyfield values |
| DE3474394D1 (en) * | 1984-06-29 | 1988-11-03 | Ibm | Method and arrangement for detecting a particular bit configuration in a serial bit stream |
| US4754420A (en) * | 1985-11-14 | 1988-06-28 | Hewlett-Packard Company | Digital data filter for local area network |
| US4761762A (en) * | 1986-04-10 | 1988-08-02 | The United States Of America As Represented By The Secretary Of The Air Force | Interrupt control switch interface system |
| EP0352279A4 (en) * | 1987-02-10 | 1991-10-30 | Davin Computer Corporation | Parallel string processor and method for a minicomputer |
| US4896133A (en) * | 1987-02-10 | 1990-01-23 | Davin Computer Corporation | Parallel string processor and method for a minicomputer |
| US5073864A (en) * | 1987-02-10 | 1991-12-17 | Davin Computer Corporation | Parallel string processor and method for a minicomputer |
| US4905779A (en) * | 1987-06-01 | 1990-03-06 | Yamato Scale Company, Limited | Operation condition collator and methods |
| EP0395636A4 (en) * | 1987-08-20 | 1991-10-16 | Davin Computer Corporation | Parallel string processor and method for a minicomputer |
| US4975835A (en) * | 1987-10-30 | 1990-12-04 | Casio Computer Co., Ltd. | Variable length data processing apparatus for consecutively processing variable-length data responsive to one instruction |
| EP0441873A4 (en) * | 1988-11-04 | 1992-09-30 | Davin Computer Corporation | Parallel string processor and method for a minicomputer |
| US5179717A (en) * | 1988-11-16 | 1993-01-12 | Manco, Ltd. | Sorting circuit using first and last buffer memories addressed by reference axis data and chain buffer memory addressed by datum number of the first and last buffer memories |
| GB8902414D0 (en) * | 1989-02-03 | 1989-03-22 | Bang & Olufsen As | Signal processing apparatus and method |
| US5072422A (en) * | 1989-05-15 | 1991-12-10 | E-Systems, Inc. | Content-addressed memory system with word cells having select and match bits |
| US5475833A (en) * | 1991-09-04 | 1995-12-12 | International Business Machines Corporation | Database system for facilitating comparison of related information stored in a distributed resource |
| US5436627A (en) * | 1992-04-30 | 1995-07-25 | Ricoh Company, Ltd. | Method and system for processing mixed binary length encodings containing definite and indefinite length formats |
| JP2502023B2 (ja) * | 1992-04-13 | 1996-05-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | デ―タ・ファイルの比較方法及びシステム |
| US5586288A (en) * | 1993-09-22 | 1996-12-17 | Hilevel Technology, Inc. | Memory interface chip with rapid search capability |
| US7071934B1 (en) * | 1998-03-20 | 2006-07-04 | International Business Machines Corp. | Method and apparatus for visually-oriented navigation of compared object versions |
| US6188629B1 (en) * | 1999-11-05 | 2001-02-13 | Cecil H. Kaplinsky | Low power, static content addressable memory |
| JP4804462B2 (ja) * | 2005-07-27 | 2011-11-02 | スパンション エルエルシー | 半導体装置およびその制御方法 |
| US8073893B1 (en) | 2005-08-25 | 2011-12-06 | Robert T. Jenkins | Method and/or system for comparing character expressions |
| US8484236B1 (en) | 2006-06-30 | 2013-07-09 | Robert T. Jenkins and Virginia T. Jenkins | Method and/or system for processing data streams |
| CN112187578B (zh) * | 2020-09-28 | 2022-11-25 | 新华三信息安全技术有限公司 | 表项生成方法、装置及设备 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1218406A (en) * | 1968-07-04 | 1971-01-06 | Ibm | An electronic data processing system |
| US3729712A (en) * | 1971-02-26 | 1973-04-24 | Eastman Kodak Co | Information storage and retrieval system |
| JPS4953346A (ja) * | 1972-09-25 | 1974-05-23 | ||
| IN142852B (ja) * | 1974-10-29 | 1977-09-03 | Int Computers Ltd | |
| JPS5522821B2 (ja) * | 1974-11-15 | 1980-06-19 | ||
| FR2293741A1 (fr) * | 1974-12-04 | 1976-07-02 | Anvar | Procede et systeme de rapprochement iteratif et simultane de donnees avec un ensemble de donnees de reference |
| GB1497678A (en) * | 1975-02-21 | 1978-01-12 | Int Computers Ltd | Data processing systems |
| US4152762A (en) * | 1976-03-03 | 1979-05-01 | Operating Systems, Inc. | Associative crosspoint processor system |
| JPS5350953A (en) * | 1976-10-20 | 1978-05-09 | Casio Comput Co Ltd | Comparison/array system for variable length information |
| US4366551A (en) * | 1977-06-24 | 1982-12-28 | Holtz Klaus E | Associative memory search system |
| US4153943A (en) * | 1977-08-12 | 1979-05-08 | Honeywell Inc. | High speed I/O for content addressable type memories |
| GB1588827A (en) * | 1978-05-31 | 1981-04-29 | System Dev Corp | Data processor method and means for determining degree of match between two data arrays |
-
1979
- 1979-06-19 FR FR7915701A patent/FR2459512A1/fr active Granted
-
1980
- 1980-06-10 US US06/158,318 patent/US4443860A/en not_active Expired - Lifetime
- 1980-06-11 CA CA000353812A patent/CA1158362A/en not_active Expired
- 1980-06-13 IL IL60309A patent/IL60309A/xx unknown
- 1980-06-19 AT AT80400912T patent/ATE19701T1/de not_active IP Right Cessation
- 1980-06-19 JP JP8339280A patent/JPS564838A/ja active Granted
- 1980-06-19 DE DE8080400912T patent/DE3071591D1/de not_active Expired
- 1980-06-19 EP EP80400912A patent/EP0022004B1/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0022004A1 (fr) | 1981-01-07 |
| FR2459512B1 (ja) | 1984-11-02 |
| ATE19701T1 (de) | 1986-05-15 |
| US4443860A (en) | 1984-04-17 |
| FR2459512A1 (fr) | 1981-01-09 |
| CA1158362A (en) | 1983-12-06 |
| JPS564838A (en) | 1981-01-19 |
| EP0022004B1 (fr) | 1986-05-07 |
| IL60309A (en) | 1984-08-31 |
| DE3071591D1 (en) | 1986-06-12 |
| IL60309A0 (en) | 1980-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0125092B2 (ja) | ||
| US4053871A (en) | Method and system for the iterative and simultaneous comparison of data with a group of reference data items | |
| US4841436A (en) | Tag Data processing apparatus for a data flow computer | |
| US5125092A (en) | Method and apparatus for providing multiple condition code fields to to allow pipelined instructions contention free access to separate condition codes | |
| US3881173A (en) | Condition code determination and data processing | |
| US3744034A (en) | Method and apparatus for providing a security system for a computer | |
| US4991078A (en) | Apparatus and method for a pipelined central processing unit in a data processing system | |
| US5119495A (en) | Minimizing hardware pipeline breaks using software scheduling techniques during compilation | |
| US2884616A (en) | Multiple character comparator | |
| US4462102A (en) | Method and apparatus for checking the parity of disassociated bit groups | |
| US3213427A (en) | Tracing mode | |
| US3611305A (en) | Data processor interrupt system | |
| JPH02216545A (ja) | 実行履歴記憶装置 | |
| Cull et al. | Towers of Hanoi and analysis of algorithms | |
| US4525803A (en) | Method for controlling the comparison to be effected between reference logical entities and logical entities issuing from a file | |
| US4524427A (en) | Method for making comparisons between reference logical entities and logical entities proceeding from a file | |
| EP0167959A2 (en) | Computer vector register processing | |
| US3707703A (en) | Microprogram-controlled data processing system capable of checking internal condition thereof | |
| US3737852A (en) | Pattern recognition systems using associative memories | |
| EP0318699B1 (en) | Operation apparatus processing data of arbitrary length | |
| US5278840A (en) | Apparatus and method for data induced condition signalling | |
| US3454929A (en) | Computer edit system | |
| US3422405A (en) | Digital computer having an indirect field length operation | |
| US5045992A (en) | Apparatus for executing instruction regardless of data types and thereafter selectively branching to other instruction upon determining of incompatible data type | |
| US4333161A (en) | Data processing apparatus operative on data passing along a serial, segmented store |