JPH0125465B2 - - Google Patents

Info

Publication number
JPH0125465B2
JPH0125465B2 JP57113233A JP11323382A JPH0125465B2 JP H0125465 B2 JPH0125465 B2 JP H0125465B2 JP 57113233 A JP57113233 A JP 57113233A JP 11323382 A JP11323382 A JP 11323382A JP H0125465 B2 JPH0125465 B2 JP H0125465B2
Authority
JP
Japan
Prior art keywords
processor
transmission
processors
communication
cca
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57113233A
Other languages
English (en)
Other versions
JPS594360A (ja
Inventor
Takao Fujita
Toshio Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57113233A priority Critical patent/JPS594360A/ja
Publication of JPS594360A publication Critical patent/JPS594360A/ja
Publication of JPH0125465B2 publication Critical patent/JPH0125465B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/14Two-way operation using the same type of signal, i.e. duplex
    • H04L5/16Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multi Processors (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 発明の技術分野 本発明は、複数のプロセツサで構成されたシス
テムにおいて、各プロセツサ間で半二重通信を行
う際における、プロセツサ間通信の衝突防止方式
に関するものである。
従来技術と問題点 複数のプロセツサからなるシステムにおいて
は、各プロセツサ間においてデータの送受信を行
うため、片方向通信による半二重通信制御によつ
てプロセツサ間通信が行われる。このような半二
重通信制御においては、両プロセツサから同時に
送信要求が発生した場合、送信要求の衝突が生じ
て一方のプロセツサが拒否され、拒否されたプロ
セツサ側において拒否されたことにより必要にな
つた制御を行うため、制御が複雑になるだけでな
く、プロセツサの処理能力が低下すると言う問題
があつた。
第1図は、2プロセツサからなるシステムを例
示している。同図において、1,2はプロセツ
サ、3,4はチヤネル、5,6はチヤネル間通信
用アダプタ(CCA)である。また第2図は、第
1図に示されたごときシステムにおいてプロセツ
サ間通信を行う場合の制御を説明している。同図
においてAは送信要求の衝突がない場合を示し、
Bは衝突があつた場合を示している。
第1図および第2図Aにおいて、プロセツサ2
からプロセツサ1に対してデータの転送要求が発
生すると、プロセツサ2はライト命令によつて起
動を行い、これによつてチヤネル4を介して
CCA6が起動してCCA5に対して通信が行われ、
チヤネル3を介してプロセツサ1に割り込みがか
かる。プロセツサ1はリード命令によつて起動を
行い、これによつてチヤネル3を介してCCA5
が起動してCCA6に対して通信が行われ、チヤ
ネル4を介してプロセツサ2にリード命令が送ら
れて、プロセツサ2からプロセツサ1に対してデ
ータ転送が行われる。これはプロセツサ間通信の
衝突がない場合であつて、通信量が少ないとき、
あるいは通信量が片方向に極端に偏つているとき
は、一般にこのような形態の通信が行われる。こ
れに対して、第2図Bは衝突が発生した場合を示
し、プロセツサ2において転送要求が発生して起
動が行われると同時に、プロセツサ1においても
転送要求が発生して起動が行われ、衝突が発生し
て何れか一方の、通常時間的に多少遅れた側のプ
ロセツサが拒否される。このような状態は相互間
の通信量が多い場合あるいは通信の方向が平均化
している場合に多く生じ、これによつて拒否され
た側のプロセツサが前述のように無用の処理を強
いられることになる。
発明の目的 本発明は、このような従来技術の問題点を解決
しようとするものであつて、その目的は、複数プ
ロセツサで構成されたシステムにおける各プロセ
ツサ間の半二重通信制御において、送信要求の衝
突を防止することによつて、衝突に基づく処理を
不要とし、プロセツサの処理能力の向上と通信制
御の単純化を図ることができる方式を提供するこ
とにある。
発明の実施例 第3図は、本発明のプロセツサ間通信の衝突防
止方式における通信制御の概要を説明している。
同図において、Aはプロセツサ1が送信権を持つ
状態でプロセツサ1が転送要求を発生した場合を
示し、この場合はプロセツサ1の起動によつてプ
ロセツサ2に割り込みがかかり、これによつてプ
ロセツサ2が起動してリード命令を発生し、これ
によつてプロセツサ1からデータ転送が行われ
る。またBはプロセツサ2が送信権を持つ状態で
両プロセツサからほぼ同時に転送要求が発生した
場合を示し、送信権を持つプロセツサ2の転送要
求はAの場合と同様に処理されるが、送信権がな
いプロセツサ1の転送要求はプロセツサ2のデー
タ転送が完了するまで待ち合せさせられ、プロセ
ツサ2の処理が終つてプロセツサ1が送信権を持
つたとき、その処理が行われる。さらにCはプロ
セツサ2が送信権を持つ状態で転送要求がない場
合を示し、この場合はプロセツサ2がダミーのデ
ータを送信し、これによつてプロセツサ1に送信
権が移る。
このように本発明の方式は、プロセツサ間の送
信要求を交互に行い、両プロセツサの送信要求が
衝突する場合には送信権を持つプロセツサが優先
権を持つて送信を行うとともに、送信権がないプ
ロセツサは待ち合せを行つて次に送信権を持つた
とき送信を行い、また送信権を持つプロセツサが
送信要求がないときは、ダミーデータを送つて相
手プロセツサに送信権を移すことによつて、一時
的に通信が停止することを防止するものであり、
これによつてプロセツサ間通信の衝突防止を行つ
たもので、本方式は、特にプロセツサ間の送信要
求量が平均化している場合に効果を発揮する。
第4図は本発明の方式におけるCCA装置の管
理状態図を示している。同図において、,,
,はCCAにおける状態番号(STN)を示し、
STN=1は該当のCCAが送信要求によつて起動
待ちの状態にあることを示している。CCAが起
動されてライト命令が出され、CCAはデータを
送信しデータ送信中チヤネルからのデータ送信終
了の割り込み待ちの状態となる。この状態は
STN=2に対応する。一方、STN=1のとき相
手CCAはSTN=3の状態にあつて、相手からの
起動待ちの状態にある。相手CCAが起動されて
リード命令が出され、相手CCAはデータを受信
しデータ受信中チヤネルからのデータ受信終了の
割り込み待ちの状態となる。この状態はSTN=
4に対応する。CCAの管理状態は、それぞれの
属するプロセツサの指示によつて定められる。
第5図は、本発明の方式における送信処理と受
信処理とを示す一実施例である。同図において1
1A,11B,…は送信要求を示し、12はそれ
らの送信要求を表示する送信待ちキユー
(SNDQ)、13は送信バツフア(SNDBF)、1
4は送信バツフア(RDBF)である。また第6図
は、これらの処理を示すフローチヤートであつ
て、Aは送信処理を示しBは受信処理を示してい
る。
第5図および第6図Aにおいて、送信処理は次
のようにして行われる。まず送信側プロセツサで
は、送信要求を送信待ちキユー12から取り出
し、送信バツフア13に編集する。送信バツフア
はチヤネルを介してCCAから相手側に送信する
情報を、一時的に蓄えるためのバツフアであつ
て、プロセツサ内に設けられている。送信バツフ
アには同時に制御語として送信バツフア番号,送
出語数(ワードカウンタ:WC)等がセツトされ
る。ここに言う送信バツフア番号は、ページと同
じ概念のものである。送信バツフアにはさらに送
信要求されているデータが編集される。この処理
は、WCの最大長分送信バツフアに格納されたと
き、ページを切り替えるように図示されない別の
バツフアにセツトされ、連続してまたは次回に送
信される。なおWCの最大長はシステム固定であ
つてもよく、また可変であつてもよい。ただし受
信側で受信が許容される語数であることが望まし
い。次にCCAにライト要求を出してチヤネルを
起動し、CCAの状態番号(STN)を更新して
CCAを相手プロセツサからの割り込み待ちとす
る。
一方、プロセツサが送信権を持つ状態で送出す
べきデータがないときは、制御語としてWC=0
としたダミーデータを送出して相手側に送信権を
移し、同時に自らは受信側となる。
また第5図および第6図Bにおいて、受信処理
は次のようにして行われる。受信バツフア14に
データを受信すると、WCによつて指定された語
数分を受信し、処理したのちCCAの状態番号
(STN)を更新して、送信処理に移行する。この
ときWC=0であれば、相手プロセツサが送信す
べきデータがないので、状態番号(STN)を更
新して直ちに送信処理に移行する。
このような送信、受信の処理を繰り返すことに
より、プロセツサ間のデータのやりとりは常に交
互に行われるので、衝突を生じるおそれがなく、
かつ送信すべきデータがないときは直ちに相手側
に送信権を移すので、トラヒツク量に応じて送信
の主導権の自律的制御が行われる。
発明の効果 以上説明したように、本発明のプロセツサ間通
信の衝突防止方式によれば、複数プロセツサで構
成されたシステムにおける各プロセツサ間の半二
重通信制御において、送信要求を交互に行うよう
にすることによつて、送信要求の衝突を防止して
衝突に伴う処理を不要にするとともに、トラヒツ
ク量に応じて送信の主導権の自律的制御を行うこ
とができるので、プロセツサの処理能力の向上と
通信制御の単純化を図ることが可能となつて、甚
だ効果的である。
【図面の簡単な説明】
第1図は2プロセツサからなるシステムの構成
を示すブロツク図、第2図は2プロセツサからな
るシステムにおいてプロセツサ間通信を行う場合
の制御を示す説明図、第3図は本発明のプロセツ
サ間通信の衝突防止方式における制御の概要を示
す説明図、第4図は本発明の方式におけるCCA
の管理状態を示す図、第5図は本発明の方式にお
ける送信処理と受信処理の一実施例を示す図、第
6図はこれらの処理の流れを示すフローチヤート
である。 1,2…プロセツサ、3,4…チヤネル、5,
6…チヤネル間通信アダプタ(CCA)、11A,
11B…送信要求、12…送信待ちキユー
(SNDQ)、13…送信バツフア(SNDBF)、1
4…受信バツフア(RDBF)。

Claims (1)

  1. 【特許請求の範囲】 1 複数のプロセツサからなるシステムにおい
    て、プロセツサからの送信要求によつて送信起動
    待ちとなり、送信中は送信終了の割り込み待ちと
    なり、送信終了後は相手プロセツサからの受信起
    動待ちとなり、受信中は受信終了の割り込み待ち
    となる手段をそれぞれのプロセツサに備え、 対向する両プロセツサが交互に送信要求を行う
    ように状態制御を行うことを特徴とするプロセツ
    サ間通信の衝突防止方式。
JP57113233A 1982-06-30 1982-06-30 プロセツサ間通信の衝突防止方式 Granted JPS594360A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57113233A JPS594360A (ja) 1982-06-30 1982-06-30 プロセツサ間通信の衝突防止方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57113233A JPS594360A (ja) 1982-06-30 1982-06-30 プロセツサ間通信の衝突防止方式

Publications (2)

Publication Number Publication Date
JPS594360A JPS594360A (ja) 1984-01-11
JPH0125465B2 true JPH0125465B2 (ja) 1989-05-17

Family

ID=14606934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57113233A Granted JPS594360A (ja) 1982-06-30 1982-06-30 プロセツサ間通信の衝突防止方式

Country Status (1)

Country Link
JP (1) JPS594360A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2615583B2 (ja) * 1987-01-24 1997-05-28 株式会社豊田自動織機製作所 スプレッダー装置
US6714540B1 (en) 1998-02-25 2004-03-30 Matsushita Electric Industrial Co., Ltd. Data communication method, communication frame generating method, and medium on which program for carrying out the methods are recorded

Also Published As

Publication number Publication date
JPS594360A (ja) 1984-01-11

Similar Documents

Publication Publication Date Title
US5453982A (en) Packet control procedure between a host processor and a peripheral unit
EP0031484A3 (en) Data transmission within distributed data processing apparatus
US5944797A (en) Data mover hardware controlled processing in a commanding system and in a commanded system for controlling frame communications on a link
JPH07210519A (ja) データ転送制御方法および送受信制御装置
JPS594360A (ja) プロセツサ間通信の衝突防止方式
JPS61255461A (ja) マルチcpu通信装置
JP2911931B2 (ja) プロセッサ間通信におけるデータ転送競合回避方式
JPH06164603A (ja) 時分割多重伝送装置の伝送方式
JPH0511341B2 (ja)
JPS63171042A (ja) デ−タ伝送方式
JP3213030B2 (ja) 通信制御方法
JP3133413B2 (ja) タスク抜け制御方式
JPH05314061A (ja) バス・インタフェース制御方式
JPS6028021B2 (ja) デ−タ転送制御方式
JPS5816322A (ja) 情報処理システムの入出力制御方式
JPH0865299A (ja) 送信権制御方法
JPH01134648A (ja) コンピュータ間通信方法
JPH0418652A (ja) データ通信システム
JPS638506B2 (ja)
JPS6029987B2 (ja) デ−タ転送制御方式
JPS61264829A (ja) ネツトワ−ク制御装置の割込み制御方式
JPH0582617B2 (ja)
JPS5952455B2 (ja) チヤネル制御装置
JPS6184946A (ja) 簡易マルチブロツク伝送装置
JPS62154158A (ja) デ−タ伝送システムにおける通信制御装置