JPH01255221A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH01255221A JPH01255221A JP63084266A JP8426688A JPH01255221A JP H01255221 A JPH01255221 A JP H01255221A JP 63084266 A JP63084266 A JP 63084266A JP 8426688 A JP8426688 A JP 8426688A JP H01255221 A JPH01255221 A JP H01255221A
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- semiconductor wafer
- mask
- light
- exposure mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title description 5
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 5
- 239000002904 solvent Substances 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract 1
- 238000000034 method Methods 0.000 description 28
- 235000012431 wafers Nutrition 0.000 description 26
- 230000002950 deficient Effects 0.000 description 6
- 230000005856 abnormality Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000428 dust Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に半導体ウェ
ハ上へのパターン形成方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of forming a pattern on a semiconductor wafer.
従来、半導体ウェハ上へのパターン形成方法としては、
ガラス上にパターンを形成した露光マスク(以下マスク
という)を通して、半導体ウェハ面上に塗布されたレジ
スト膜を露光し、その感光部、不感光部のどちらかを選
択的に溶剤で溶かすいわゆる写真蝕刻法が用いられる。Conventionally, the method for forming patterns on semiconductor wafers is as follows:
Photo-etching involves exposing a resist film coated on a semiconductor wafer surface to light through an exposure mask (hereinafter referred to as a mask) with a pattern formed on glass, and selectively dissolving either the exposed or non-exposed areas with a solvent. law is used.
ところが、マスクのパターンに異常があるとこの異常も
半導体ウェハ面に同じように転写されて了うので、その
チップは不良になってしまう、これらのパターン欠陥は
マスクそのものの異常ではなく、マスクに付着した汚れ
が主な原因であり、その他マスクと半導体ウェハとの接
触によるマスク表面のキズ及びマスクのガラス基板に生
じるクラック等を原因としてパターン欠陥は発生する。However, if there is an abnormality in the mask pattern, this abnormality will also be transferred onto the semiconductor wafer surface, resulting in a defective chip.These pattern defects are not an abnormality in the mask itself, but are caused by the mask. The main cause of pattern defects is attached dirt, and other causes include scratches on the mask surface due to contact between the mask and the semiconductor wafer, and cracks generated in the glass substrate of the mask.
これらのパターン異常は不良チップを生じる原因となる
ので、通常二重露光法と呼ばれる手段によってこの不良
チップの発生が抑止される。この方法は、まず第1のレ
ジスト膜を半導体ウェハ上に塗布して第1のマスクによ
る露光を行ない、ついで第2のレジスト膜を塗布して第
2のマスクによる露光を再び行なうものである。この際
、第1のマスクと第2のマスクとは同一パターンのもの
でもよいし、異なるパターンのものでもよいが、第1の
マスクと第2のマスクは必ず同じものでないことが必要
である。この理由は、同一のマスクであるとマスクの不
良位置が第1の露光工程と第2の露光工程で重なり合う
ので不良が低減されないからである。2つのマスクが異
なる場合はパターンの不良位置も異なるため、この二重
露光法を用いればチップ不良の発生はほとんどなくなる
のである。Since these pattern abnormalities cause the production of defective chips, the occurrence of such defective chips is usually suppressed by a means called a double exposure method. In this method, a first resist film is first applied onto a semiconductor wafer and exposed using a first mask, and then a second resist film is applied and exposure using the second mask is performed again. At this time, the first mask and the second mask may have the same pattern or may have different patterns, but it is necessary that the first mask and the second mask are not necessarily the same. The reason for this is that if the same mask is used, the defective positions of the mask will overlap in the first exposure process and the second exposure process, so that the defects will not be reduced. If the two masks are different, the defective positions of the patterns will also be different, so if this double exposure method is used, chip defects will almost never occur.
このように、上述した二重露光法は大きな効果が認めら
れているにもかかわらず一部の工程でしか用いられてい
ない、その理由は、露光工数が倍増するためである。露
光するためには目合わせが必要となるが、この目合わせ
はウェハ1枚毎の処理となるため露光工数が増えるので
ある。これはコストを増大させる。As described above, although the above-mentioned double exposure method is recognized to be highly effective, it is only used in some processes, and the reason for this is that the number of exposure steps is doubled. In order to perform exposure, alignment is required, but this alignment is performed for each wafer, which increases the number of exposure steps. This increases costs.
本発明の目的は、上記の情況に鑑み、−度の目合わせの
みで二重拡散法と同等以上のチップ不良発生抑止効果を
得ることのできる半導体装置の製造方法を提供すること
にある。In view of the above-mentioned circumstances, an object of the present invention is to provide a method for manufacturing a semiconductor device that can obtain an effect of suppressing the occurrence of chip failures that is equal to or greater than that of the double diffusion method only by a -degree of alignment.
本発明によれば、半導体装置の製造方法は、半導体ウェ
ハにレジスト膜を塗布する工程と、前記半導体ウェハ上
に一つの露光マスクを用いて光を照射する第1の露光工
程と、前記露光マスクと半導体ウェハの相互位置をチッ
プ・サイズの整数倍だけ移動して光を照射する第2の露
光工程とを含んで構成される。According to the present invention, a method for manufacturing a semiconductor device includes a step of applying a resist film to a semiconductor wafer, a first exposure step of irradiating light onto the semiconductor wafer using one exposure mask, and a step of applying light to the semiconductor wafer using the exposure mask. and a second exposure step in which the relative positions of the semiconductor wafers are moved by an integral multiple of the chip size and irradiated with light.
第1図および第2図は本発明の一実施例を示ず半導体ウ
ェハの露光工程図である。本実施例によれば、まず第1
図に示すように露光マスク1と半導体ウェハ2の相互を
正確に目合わせした後筒1の露光工程を行なう、第1図
はこの第1の露光工程時におけるウェハ2とマスク1の
位置を表わしており、マスク上に描いた格子はその一つ
一つが1つのチップをそれぞれ表わしている。FIG. 1 and FIG. 2 do not show one embodiment of the present invention, but are diagrams of a semiconductor wafer exposure process. According to this embodiment, the first
As shown in the figure, after aligning the exposure mask 1 and the semiconductor wafer 2 accurately, the exposure process of the cylinder 1 is performed. FIG. 1 shows the positions of the wafer 2 and the mask 1 during this first exposure process. Each grid drawn on the mask represents one chip.
第2図は第1の露光工程に用いた露光マスク1をそのま
ま半導体チップ2上で1チツプサイズ分だけずらせた状
態で第2の露光工程を行う状態を表わしている。この時
のずらせ方は露光マスク1を移動させても良いし或いは
ウェハ2の方を移動させても良く、第1の露光工程と第
2の露光工程が正確に重なり合って行えれば何れの方法
によってもよい6例えば、ウェハ2の方を移動させる場
合には、まずウェハ2を載せるステージ(図示せず)の
移動方向とマスク1のくり返し方向を正確に合わせてマ
スク1とウェハ2に対する第1の目合せ露光を行ない、
ついでステージをチップサイズ分だけ左側にずらせて第
2の露光を行なえばよい。FIG. 2 shows a state in which the second exposure process is performed with the exposure mask 1 used in the first exposure process being shifted by one chip size on the semiconductor chip 2. The method of shifting at this time may be to move the exposure mask 1 or to move the wafer 2, and any method may be used as long as the first exposure process and the second exposure process can be performed while accurately overlapping each other. For example, when moving wafer 2, first align the moving direction of the stage (not shown) on which wafer 2 is placed with the repeating direction of mask 1, and then Perform alignment exposure of
Then, the stage may be shifted to the left by the chip size and a second exposure may be performed.
実際の作業ではウェハ2にネガタイプのレジスト膜を塗
布した後、前述の方法で第1の露光と第2の露光を行な
う。その後溶剤で感光されない部分のレジストを溶解さ
せる。この時、仮にマスクにゴミ、傷等の汚れがある場
合であっても、一方のマスク・パターンは各チップ毎の
同一形状であるが、他方のゴミ、傷等の汚れは各々異な
る形状であるので、ゴミ等の汚れが原因して第1の露光
工程で感光すべき位置が感光されずに残ったとしても第
2の露光工程では感光するので、感光部のパターンはゴ
ミ等の影響を受けずに完全な形状に露光される。In actual work, after a negative type resist film is applied to the wafer 2, the first exposure and the second exposure are performed using the method described above. Thereafter, the resist in the areas that will not be exposed to light is dissolved using a solvent. At this time, even if there is dirt, scratches, or other contamination on the mask, one mask pattern will have the same shape for each chip, but the other mask pattern will have a different shape. Therefore, even if a position that should be exposed in the first exposure step remains unexposed due to dirt such as dust, it will be exposed in the second exposure step, so the pattern on the exposed area will not be affected by dust etc. The perfect shape is exposed.
第3図は本発明の他の実施例を示すミラー・プロジェク
ション露光機による半導体ウェハの露光工程図である。FIG. 3 is a diagram showing a semiconductor wafer exposure process using a mirror projection exposure machine showing another embodiment of the present invention.
本実施例は半導体ウェハ2と露光マスク1とが密着せず
に離れている点を除けは前実施例と工程上界なるところ
はない。本実施例の場合も第1の露光工程を行なう前に
ウェハ・ステージの移動方向とマスク1のくり返し方向
とを一致させておくことによって、第2の露光工程は目
合わせなしで正確に行なうことが可能となる。This embodiment has no process limitations from the previous embodiments, except that the semiconductor wafer 2 and the exposure mask 1 are not in close contact with each other but are separated from each other. In the case of this embodiment as well, by matching the moving direction of the wafer stage and the repeating direction of the mask 1 before performing the first exposure step, the second exposure step can be performed accurately without alignment. becomes possible.
以上詳細に説明したように、本発明によれば、半導体ウ
ェハのパターン形成において、1チツプサイズ分だけず
れせる2回の露光工程を行なうことにより、不良率低減
及び信頼度の向上を得ることができる。この露光工程で
は目合わせは最初の1回のみで済むので、安くて信頼度
の高い半導体装置を得ることが可能である。また、副次
効果としてマスクに自動目金わせターゲットか挿入され
である場合、目合わせ時にずらし方を工夫すればターゲ
ットがウェハに転写されないので、同じパターンを使っ
て幾工程でも目合わせができる。従って、ターゲット部
の面積が小さくて済む効果もある。As explained in detail above, according to the present invention, in forming a pattern on a semiconductor wafer, by performing two exposure steps shifted by one chip size, it is possible to reduce the defective rate and improve reliability. . In this exposure step, alignment only needs to be done once at the beginning, so it is possible to obtain a semiconductor device that is inexpensive and highly reliable. In addition, as a side effect, if an automatic alignment target is inserted into the mask, if the method of shifting is devised during alignment, the target will not be transferred to the wafer, so alignment can be done multiple times using the same pattern. Therefore, there is an advantage that the area of the target portion can be reduced.
以上はコンタクト・プリント及びミラー・プロジェクシ
ョン露光機を用いた場合の例を説明したが、ステッパー
またはイオンビーム露光工程に実施できることも明らか
である。また、1チップ分ずらすだけでなくチップ長さ
の整数倍ずらしても或いは露光工程を2回だけでなく数
回行っても同じ効果を得ることが可能である。Although the above example uses a contact print and mirror projection exposure machine, it is clear that the present invention can also be implemented in a stepper or ion beam exposure process. Further, the same effect can be obtained not only by shifting by one chip but also by shifting by an integral multiple of the chip length, or by performing the exposure process not only twice but several times.
第1図および第2図は本発明の一実施例を示す半導体ウ
ェハの露光工程図、第3図は本発明の他の実施例を示す
ミラー・プロジェクション露光機による半導体ウェハの
露光工程図である。
1・・・露光マスク、2・・・半導体ウェハ、3・・・
光学系、4・・・光源。1 and 2 are diagrams of a semiconductor wafer exposure process showing one embodiment of the present invention, and FIG. 3 is a diagram of a semiconductor wafer exposure process using a mirror projection exposure machine showing another embodiment of the present invention. . 1... Exposure mask, 2... Semiconductor wafer, 3...
Optical system, 4... light source.
Claims (1)
導体ウェハ上に一つの露光マスクを用いて光を照射する
第1の露光工程と、前記露光マスクと半導体ウェハの相
互位置をチップ・サイズの整数倍だけ移動して光を照射
する第2の露光工程とを含むことを特徴とする半導体装
置の製造方法。a step of applying a resist film to a semiconductor wafer; a first exposure step of irradiating light onto the semiconductor wafer using one exposure mask; and adjusting the mutual position of the exposure mask and the semiconductor wafer by an integral multiple of the chip size. a second exposure step of irradiating light while moving the semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63084266A JPH01255221A (en) | 1988-04-05 | 1988-04-05 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63084266A JPH01255221A (en) | 1988-04-05 | 1988-04-05 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01255221A true JPH01255221A (en) | 1989-10-12 |
Family
ID=13825649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63084266A Pending JPH01255221A (en) | 1988-04-05 | 1988-04-05 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01255221A (en) |
-
1988
- 1988-04-05 JP JP63084266A patent/JPH01255221A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5485495A (en) | X-ray mask, and exposure apparatus and device production using the mask | |
| US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
| JPH01255221A (en) | Manufacture of semiconductor device | |
| KR100228570B1 (en) | Method of exposure | |
| JP3245556B2 (en) | Mix and match exposure method | |
| JPH01293616A (en) | Manufacture of semiconductor integrated circuit | |
| JPH0387013A (en) | Manufacture of semiconductor device | |
| JPH01191416A (en) | Pattern forming method | |
| JP2003037038A (en) | Projection exposure method | |
| KR100261164B1 (en) | Eguipment for fabricating of semiconductor device | |
| JPH022606A (en) | Manufacture of semiconductor device | |
| JPS63275115A (en) | Pattern forming method for semiconductor device | |
| JPS5931852B2 (en) | Photoresist exposure mask | |
| JP2946637B2 (en) | Projection exposure method | |
| KR0119786Y1 (en) | Pattern aligning device for exposure | |
| JPH02246313A (en) | Target pattern and window pattern for mask alignment of aligner | |
| JP2002072447A (en) | Method for producing semiconductor device | |
| JPH0458166B2 (en) | ||
| KR19990031795A (en) | Exposure apparatus and exposure method using the same | |
| JPS5986221A (en) | Mask alignment employing special reference mark | |
| JPS63128348A (en) | Mask correction method | |
| KR0186077B1 (en) | Ambient Exposure Mask for Semiconductor Wafer and Ambient Exposure Method Using the Same | |
| JPH04177348A (en) | Reticule for reduction projection aligner | |
| JPS58176934A (en) | Wafer alignment method | |
| JPH04214612A (en) | Projection aligner |