JPH01256113A - 化合物半導体層の成長方法 - Google Patents
化合物半導体層の成長方法Info
- Publication number
- JPH01256113A JPH01256113A JP63082892A JP8289288A JPH01256113A JP H01256113 A JPH01256113 A JP H01256113A JP 63082892 A JP63082892 A JP 63082892A JP 8289288 A JP8289288 A JP 8289288A JP H01256113 A JPH01256113 A JP H01256113A
- Authority
- JP
- Japan
- Prior art keywords
- growth
- temperature
- layer
- compound semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、シリコン（Ｓｌ）基板上にこの基板と格子
定数が異なった化合物半導体層、特に■−Ｖ族化合物半
導体層をヘテロエピタキシャル成長させる方法に関する
。
定数が異なった化合物半導体層、特に■−Ｖ族化合物半
導体層をヘテロエピタキシャル成長させる方法に関する
。
（従来の技術）
従来より、８１基板上にＧａＡｓ等の■−Ｖ族化合物半
導体層を成長させで、大型で良質のウェハを製作する技
術の開発が進められ、実用に供されでいる。Ｓｉ基板に
これら化合物半導体層をヘテロエピタキシャル成長させ
ると、はぼ鏡面の成長層が得られるが、この成長層中に
は１０８／ｃｍ２程度の密度の転位が残留しでいた。こ
の転位密度が高いと光学的及び電気的な特性が悪くなる
ため、従来よりこれを低減する技術か開発されてきでい
る。
導体層を成長させで、大型で良質のウェハを製作する技
術の開発が進められ、実用に供されでいる。Ｓｉ基板に
これら化合物半導体層をヘテロエピタキシャル成長させ
ると、はぼ鏡面の成長層が得られるが、この成長層中に
は１０８／ｃｍ２程度の密度の転位が残留しでいた。こ
の転位密度が高いと光学的及び電気的な特性が悪くなる
ため、従来よりこれを低減する技術か開発されてきでい
る。
文献■：Ａｐｐ１．Ｐｈｙｓ、Ｌｅｔｔ、４８（１８）
（１９８６）ｐ、 １２２３−１２２５に開示されてい
る技術は、第３図に示すように、Ｓｉ基板２０上にＧａ
Ａｓ層２２を成長させた復、その上側にＧ ａ Ａ ｓ
／ Ｉ ｎ Ｇ ａ Ａ ｓ等の歪超格子の層２４ヲ
成長させ、さらにその上側にＧａＡｓ層２６を成長させ
る方法を取っている。
（１９８６）ｐ、 １２２３−１２２５に開示されてい
る技術は、第３図に示すように、Ｓｉ基板２０上にＧａ
Ａｓ層２２を成長させた復、その上側にＧ ａ Ａ ｓ
／ Ｉ ｎ Ｇ ａ Ａ ｓ等の歪超格子の層２４ヲ
成長させ、さらにその上側にＧａＡｓ層２６を成長させ
る方法を取っている。
文献■：日本結晶成長学会誌、腺（４Ｘ １９８６）ｐ
、２５３−２５８に開示されでいる技術は、第４図（ハ
）（横軸にｖｒ間及び縦軸に温度（’Ｃ）をプロットし
て示しである。）及び第４図（Ｂ）に示すように、Ｓｉ
基板３０ヲ９００℃程度の温度で熱処理した後、第１段
階では４００°Ｃ程度の低温てＧａＡｓの薄層３２を成
長させ、続いて第２段階では、通常の温度例えば７００
°Ｃ程度の温度でＧａＡｓ層を成長させる２段階成長法
である。この技術では、２段階目の成長を、その成長途
中で成長を一旦停止し、■３００°Ｃ程度まで温度降下
、■続いて通常の成長温度である７００°Ｃ程度までの
温度上昇、■その後のＧａＡｓ層の再成長を１つの周期
とした熱サイクルを複数回繰り返し行う熱サイクル成長
法で行っている。図中熱サイクルで形成した複数のＧａ
Ａｓ層を全体として３４で示し、この熱サイクル層３４
の上側に通常の温度で成長させたＧａＡｓ層を３６で示
しである。
、２５３−２５８に開示されでいる技術は、第４図（ハ
）（横軸にｖｒ間及び縦軸に温度（’Ｃ）をプロットし
て示しである。）及び第４図（Ｂ）に示すように、Ｓｉ
基板３０ヲ９００℃程度の温度で熱処理した後、第１段
階では４００°Ｃ程度の低温てＧａＡｓの薄層３２を成
長させ、続いて第２段階では、通常の温度例えば７００
°Ｃ程度の温度でＧａＡｓ層を成長させる２段階成長法
である。この技術では、２段階目の成長を、その成長途
中で成長を一旦停止し、■３００°Ｃ程度まで温度降下
、■続いて通常の成長温度である７００°Ｃ程度までの
温度上昇、■その後のＧａＡｓ層の再成長を１つの周期
とした熱サイクルを複数回繰り返し行う熱サイクル成長
法で行っている。図中熱サイクルで形成した複数のＧａ
Ａｓ層を全体として３４で示し、この熱サイクル層３４
の上側に通常の温度で成長させたＧａＡｓ層を３６で示
しである。
文献■：Ａｐｐ１．Ｐｈｙｓ、Ｌｅ ｔ ｔ、５０（１
５ＸＩ９８６）ｐ、９９２−９９４に開示されている技
術は、ＧａＡｓ層の成長後高温でアニールする方法であ
る。
５ＸＩ９８６）ｐ、９９２−９９４に開示されている技
術は、ＧａＡｓ層の成長後高温でアニールする方法であ
る。
文献■１こ開示された高温でアニールする方法は短時間
で処理出来ること及び文献■に開示されているような歪
超格子を形成する場合のように、他の物質を必要としな
いため、容易に実施出来ること等といった利点を有して
いる。
で処理出来ること及び文献■に開示されているような歪
超格子を形成する場合のように、他の物質を必要としな
いため、容易に実施出来ること等といった利点を有して
いる。
（発明が解決しようとする問題点）
しかしなから、これらいずれの従来方法によっても、低
減出来る転位は高々１桁程度であり、従って１０７／ｃ
ｒｎ２程度となるにすぎない。この程度の転位密度であ
ると、得られたウェハを発光素子等の少数キャリアを用
いる素子に用いるにはその結晶性か電気的及び光学的に
不充分であった。
減出来る転位は高々１桁程度であり、従って１０７／ｃ
ｒｎ２程度となるにすぎない。この程度の転位密度であ
ると、得られたウェハを発光素子等の少数キャリアを用
いる素子に用いるにはその結晶性か電気的及び光学的に
不充分であった。
また、高温での成長後のアニールは発光素子等を作り込
むウェハ表面近くの層を高温にすることになり、添加す
る不純物の拡散といった不所望な現象が生じてしまうと
いう問題点かあった。
むウェハ表面近くの層を高温にすることになり、添加す
る不純物の拡散といった不所望な現象が生じてしまうと
いう問題点かあった。
この発明の目的は、８１基板上に化合物半導体層をヘテ
ロエピタキシャル成長させたとき、化合物半導体層中に
残留する転位密度を一層低減させて高品質の化合物半導
体成長層を得る方法を提供することにある。
ロエピタキシャル成長させたとき、化合物半導体層中に
残留する転位密度を一層低減させて高品質の化合物半導
体成長層を得る方法を提供することにある。
（問題点を解決するための手段）
この目的の達成を図るため、この発明によれば、
シリコン（Ｓｉ）基板上にこの基板と格子定数の異なっ
た化合物半導体層をヘテロエピタキシャル成長させるに
当り、 化合物半導体層の成長途中で、通常の成長温度での数千
Ａの膜厚の成長と、該成長を停止して該成長温度よりも
１ｏ○〜３００″Ｃ程度高い高温でのアニールとのサイ
クルを１回又は２回以上繰り返して行う ことを特徴とするつ （作用） 上述したこの発明の構成によれば、成長途中で、通常の
成長温度での化合物半導体層の成長と、それより１００
〜３００°Ｃ高温でのアニールとを１サイクルとする成
長を行うので、成長を短時間で行わせることが出来ると
井（こ、成長層の転位密度を低減させることが出来る。
た化合物半導体層をヘテロエピタキシャル成長させるに
当り、 化合物半導体層の成長途中で、通常の成長温度での数千
Ａの膜厚の成長と、該成長を停止して該成長温度よりも
１ｏ○〜３００″Ｃ程度高い高温でのアニールとのサイ
クルを１回又は２回以上繰り返して行う ことを特徴とするつ （作用） 上述したこの発明の構成によれば、成長途中で、通常の
成長温度での化合物半導体層の成長と、それより１００
〜３００°Ｃ高温でのアニールとを１サイクルとする成
長を行うので、成長を短時間で行わせることが出来ると
井（こ、成長層の転位密度を低減させることが出来る。
この発明では、８１基板上に同一の化合物半導体層を繰
り返し成長させて一つの成長層を形成するので、従来の
歪超格子を用いる場合のように他の物質を導入すること
なく、転位密度を効果的に低減させることが出来る。
り返し成長させて一つの成長層を形成するので、従来の
歪超格子を用いる場合のように他の物質を導入すること
なく、転位密度を効果的に低減させることが出来る。
ざらに、この発明の構成によれば、成長途中で上述のサ
イクルによる成長を行い、成長層の最上層は通常の成長
温度で成長させることか出来るので、この最上層に不純
物が拡散する恐れはなく、従って電気的、光学的な特性
の優れた高品質の化合物半導体層を得ることが出来る。
イクルによる成長を行い、成長層の最上層は通常の成長
温度で成長させることか出来るので、この最上層に不純
物が拡散する恐れはなく、従って電気的、光学的な特性
の優れた高品質の化合物半導体層を得ることが出来る。
（実施例）
以下、図面を参照しで、この発明の実施例につき説明す
る。
る。
この実施例では、８１基板上に■−■化合物のうち−例
としてＧａＡｓ層ｕＭＯｃＶＤ法によって成長させ、第
３図（８）に示したような構造のウェハを得る場合につ
き説明する。
としてＧａＡｓ層ｕＭＯｃＶＤ法によって成長させ、第
３図（８）に示したような構造のウェハを得る場合につ
き説明する。
第１図はこの発明の化合物半導体層の成長方法における
成長温度と熱処理温度の説明に供する図であり、第２図
（ハ）〜（Ｂ）は化合物半導体層の成長状態の説明に供
する工程図である。尚、第２図に示す各図は、この発明
を理解出来る程度に主要工程段階でのウェハの状態を概
略的に示す断面図であり、寸法、形状等は図示例にのみ
限定されるものではないことを理解されたい。また、断
面を表わすハツチング等は省略しで示しである。
成長温度と熱処理温度の説明に供する図であり、第２図
（ハ）〜（Ｂ）は化合物半導体層の成長状態の説明に供
する工程図である。尚、第２図に示す各図は、この発明
を理解出来る程度に主要工程段階でのウェハの状態を概
略的に示す断面図であり、寸法、形状等は図示例にのみ
限定されるものではないことを理解されたい。また、断
面を表わすハツチング等は省略しで示しである。
また、以下説明する実施例は、単なる好適例であるにす
ぎないため、数値的条件、その他の条件はこの実施例に
あげた例にのみ限定されるものではないことを理解され
たい。
ぎないため、数値的条件、その他の条件はこの実施例に
あげた例にのみ限定されるものではないことを理解され
たい。
先ず、Ｓｉ基板１０を用意し、これを従来と同様に９０
０℃程度或はそれ以上の好適な温度で加熱処理を行って
その表面の清浄化を行う（第１図に■で示す及び第２図
（Ａ））。
０℃程度或はそれ以上の好適な温度で加熱処理を行って
その表面の清浄化を行う（第１図に■で示す及び第２図
（Ａ））。
次に、この基板１０上に２段回成長法によって、ＧａＡ
ｓ層を成長させる。このため、第１段階では、従来と同
様に、温度！４００〜４５０°Ｃ程度の低温成長温度に
まで降下させ、この低温度でＳｉ基板１０上に１００〜
２０ＯＡ程度の膜厚のＧａＡｓの最下層１２を成長させ
る（第１図にＩＩで示す及び第２図（Ｂ））。
ｓ層を成長させる。このため、第１段階では、従来と同
様に、温度！４００〜４５０°Ｃ程度の低温成長温度に
まで降下させ、この低温度でＳｉ基板１０上に１００〜
２０ＯＡ程度の膜厚のＧａＡｓの最下層１２を成長させ
る（第１図にＩＩで示す及び第２図（Ｂ））。
次に、第２段階では、この低温度から通常の成長温度で
ある６００〜７００″Ｃにまで温度を上昇させて、この
温度でＧａＡｓの層を成長させる。この第２段階でのＧ
ａＡｓの成長の途中であるが、このＧａＡｓ層の単一層
の膜厚が数千Ａ程度となったら、−層成長を停止させ（
第１図に■で示す及び第２図（Ｃ）） 、このＧａＡｓ
層を以下説明するサイクル成長によって得られるＧａＡ
ｓの繰り返し成長層１４の第−層１４ａとする。
ある６００〜７００″Ｃにまで温度を上昇させて、この
温度でＧａＡｓの層を成長させる。この第２段階でのＧ
ａＡｓの成長の途中であるが、このＧａＡｓ層の単一層
の膜厚が数千Ａ程度となったら、−層成長を停止させ（
第１図に■で示す及び第２図（Ｃ）） 、このＧａＡｓ
層を以下説明するサイクル成長によって得られるＧａＡ
ｓの繰り返し成長層１４の第−層１４ａとする。
次に、この通常の成長温度から温度上昇させて、好まし
くは、それよりも１００〜３００℃程度高い例えば８０
０〜９００℃という高温で熱処理従ってアニールを行う
（第１図に■で示す）。
くは、それよりも１００〜３００℃程度高い例えば８０
０〜９００℃という高温で熱処理従ってアニールを行う
（第１図に■で示す）。
このような通常の成長温度におけるＧａＡｓの成長とそ
れより高温での熱処理とのサイクルを１回又は２回以上
繰り返して行って、−層が数千人の膜厚となるように、
ＧａＡｓの第二層１４ｂ、第三層１４ｃ、・・・という
ように複数層成長させＧａＡｓの繰り返し成長層１４を
形成する（第１図に■及び■で示す及び第２図（Ｃ））
。勿論、設計条件によっては、このＧａＡｓ成長層１４
は第−層１４ａだけであっても良い場合もある。
れより高温での熱処理とのサイクルを１回又は２回以上
繰り返して行って、−層が数千人の膜厚となるように、
ＧａＡｓの第二層１４ｂ、第三層１４ｃ、・・・という
ように複数層成長させＧａＡｓの繰り返し成長層１４を
形成する（第１図に■及び■で示す及び第２図（Ｃ））
。勿論、設計条件によっては、このＧａＡｓ成長層１４
は第−層１４ａだけであっても良い場合もある。
このような第２段階の成長を行う間、ＧａＡｓ成長層１
４の各層の分解を抑えるため、アルシン（ＡｓＨ，）＠
流しなから行うのが好適である。
４の各層の分解を抑えるため、アルシン（ＡｓＨ，）＠
流しなから行うのが好適である。
また、上述したアニール時間は数分間で充分である。
最後のサイクルのアニール後、再度ウェハの温度を通常
の成長温度まで降下させて、このＧａＡｓ成長層１４上
に第２段階のＧａＡｓ層の最上層１６、すなわち、発光
素子等を作り込むための目的の層を設計に応した所望の
膜厚て成長させ（第１図にＶで示す及び第２図（Ｄ））
、最終的なウェハを得る。
の成長温度まで降下させて、このＧａＡｓ成長層１４上
に第２段階のＧａＡｓ層の最上層１６、すなわち、発光
素子等を作り込むための目的の層を設計に応した所望の
膜厚て成長させ（第１図にＶで示す及び第２図（Ｄ））
、最終的なウェハを得る。
上述したこの発明の成長方法によれば、第２段階の成長
の途中で、ＧａＡｓの通常の成長温度での成長と、それ
よりも１００〜３００℃高い温度での熱処理（アニール
）とのサイクルを１回又は複数回繰り返し行うことによ
って１層又は複数層のＧａＡｓ層からなるＧａＡｓＲｃ
長層を形成するしている。
の途中で、ＧａＡｓの通常の成長温度での成長と、それ
よりも１００〜３００℃高い温度での熱処理（アニール
）とのサイクルを１回又は複数回繰り返し行うことによ
って１層又は複数層のＧａＡｓ層からなるＧａＡｓＲｃ
長層を形成するしている。
このようにしで得られたウェハをエッチビットパターン
の観察によって転位密度評価したところ、上述したＧ
ａ Ａ、 ｓ成長層１４のサイクル成長を３〜４回繰り
返し行って得たウェハであると、転位密度が２桁程度低
減し１０８／ｃｍ２となっていることが確認出来た。ま
た、この３〜４回の繰り返し成長を行った場合の転位２
度は、従来の文献■に開示されでいる熱サイクル成長の
１Ｑ回行った場合の転位２度と同程度なるため、従って
、基板上に化合物半導体を成長させるに要する全体の成
長時間を著しく短縮することか出来る。
の観察によって転位密度評価したところ、上述したＧ
ａ Ａ、 ｓ成長層１４のサイクル成長を３〜４回繰り
返し行って得たウェハであると、転位密度が２桁程度低
減し１０８／ｃｍ２となっていることが確認出来た。ま
た、この３〜４回の繰り返し成長を行った場合の転位２
度は、従来の文献■に開示されでいる熱サイクル成長の
１Ｑ回行った場合の転位２度と同程度なるため、従って
、基板上に化合物半導体を成長させるに要する全体の成
長時間を著しく短縮することか出来る。
ざらに、このサイクル成長を多数回行うと転位密度をさ
らに低減出来ることがわかった。
らに低減出来ることがわかった。
また、上述したこの発明の成長法により、通常の成長温
度での成長とそれより高温でのアニールとを行う場合、
それぞれのＧａＡｓ層の成長量を１０００人程度以下と
すると、転位密度の低減か小ざくなり、一方、成長量を
数千へ程度以上とすると転位密度の低減が大きく有効と
なることも確認出来た。特に、第−層１４ａのＧａＡｓ
層は数千Ａ程度以上の膜厚とするのか好適であることか
確認出来た。
度での成長とそれより高温でのアニールとを行う場合、
それぞれのＧａＡｓ層の成長量を１０００人程度以下と
すると、転位密度の低減か小ざくなり、一方、成長量を
数千へ程度以上とすると転位密度の低減が大きく有効と
なることも確認出来た。特に、第−層１４ａのＧａＡｓ
層は数千Ａ程度以上の膜厚とするのか好適であることか
確認出来た。
また、ある程度の膜厚まで成長させた後、成長を停止さ
せ、続いてアニールと単なる冷却とを繰り返し行っても
、−回のアニールを行う以上の効果を期待出来なかった
。従って、上述したこの発明の成長方法のような成長と
アニールとのサイクルを少なくとも１回或は２回以上繰
り返して行うことか転位密度の低減及び成長時間の短縮
に重要である。
せ、続いてアニールと単なる冷却とを繰り返し行っても
、−回のアニールを行う以上の効果を期待出来なかった
。従って、上述したこの発明の成長方法のような成長と
アニールとのサイクルを少なくとも１回或は２回以上繰
り返して行うことか転位密度の低減及び成長時間の短縮
に重要である。
尚、上述した実施例で、特に言及しなかった種々の条件
等は設計に応じて任意好適な条件を設定すれば良い。
等は設計に応じて任意好適な条件を設定すれば良い。
この発明は上述した実施例にのみ限定されるものではな
く、多くの変形又は変更をなし得ること明らかである。
く、多くの変形又は変更をなし得ること明らかである。
例えば、ＧａＡｓ以外の■−Ｖ族化合物半導体材料例え
ばＩｎＰ、ＧａＰ、これらの混晶、その他の材料を用い
てもこの発明を適用することか出来る。
ばＩｎＰ、ＧａＰ、これらの混晶、その他の材料を用い
てもこの発明を適用することか出来る。
また、この化合物半導体層の成長ｔＭＯｃＶＤ法以外の
方法で成長させる場合にも、この発明の成長方法を適用
して好適である。
方法で成長させる場合にも、この発明の成長方法を適用
して好適である。
（発明の効果）
上述した説明からも明らかなように、この発明の化合物
半導体層の成長方法によれば、従来よりも短時間の成長
時間で成長層の転位密度を容易に低減させることか出来
る。
半導体層の成長方法によれば、従来よりも短時間の成長
時間で成長層の転位密度を容易に低減させることか出来
る。
しかも、成長の段階で歪超格子を用いる場合のような他
の物質を導入する必要が無いので、転位密度を１０６／
Ｃｍ２という程度にまで効果的に低減を図ることか出来
る。
の物質を導入する必要が無いので、転位密度を１０６／
Ｃｍ２という程度にまで効果的に低減を図ることか出来
る。
さらに、成長層の最上層は通常の成長温度で成長させる
ことが出来るので、成長段階で不純物の拡散等といった
不所望な現象が起ることか無い。
ことが出来るので、成長段階で不純物の拡散等といった
不所望な現象が起ることか無い。
第１図はこの発明の化合物半導体層の成長方法の説明に
供する、成長温度と熱処理温度とを示す図、 第２図（Ａ）〜（Ｄ）はこの発明の化合物半導体層の成
長方法の説明に供する工程図、第３図は従来の化合物半
導体層の成長方法の説明図、 篤４図（Ａ）は従来の化合物半導体層の成長方法の説明
に供する、成長温度と熱処理温度とを示す図、 第４図（Ｂ）は従来の化合物半導体層の成長方法の説明
に供する断面図である。 １０・・・Ｓｉ半導体基板、 １２・・・ＧａＡｓの最
下層１４・・・ＧａＡｓの繰り返し成長層 １４ａ・・・（ｙｌつ返し成長層の）第−層＋４ｂ・・
・（繰り返し成長層の）第二層１４ｃ・・・（繰り返し
成長層の）第三層１６・・・ＧａＡｓの最上層。 特許出願人 工業技術院長 飯塚 幸三成長温度
（°Ｃ） 第２図 ６３一 基板熱処理 時間 従来の成長温度と熱処理湯度の図 従来の説明に供する断面図 第４図
供する、成長温度と熱処理温度とを示す図、 第２図（Ａ）〜（Ｄ）はこの発明の化合物半導体層の成
長方法の説明に供する工程図、第３図は従来の化合物半
導体層の成長方法の説明図、 篤４図（Ａ）は従来の化合物半導体層の成長方法の説明
に供する、成長温度と熱処理温度とを示す図、 第４図（Ｂ）は従来の化合物半導体層の成長方法の説明
に供する断面図である。 １０・・・Ｓｉ半導体基板、 １２・・・ＧａＡｓの最
下層１４・・・ＧａＡｓの繰り返し成長層 １４ａ・・・（ｙｌつ返し成長層の）第−層＋４ｂ・・
・（繰り返し成長層の）第二層１４ｃ・・・（繰り返し
成長層の）第三層１６・・・ＧａＡｓの最上層。 特許出願人 工業技術院長 飯塚 幸三成長温度
（°Ｃ） 第２図 ６３一 基板熱処理 時間 従来の成長温度と熱処理湯度の図 従来の説明に供する断面図 第４図
Claims (1)
- （１）シリコン（Ｓｉ）基板上に当該基板と格子定数の
異なった化合物半導体層をヘテロエピタキシャル成長さ
せるに当り、 化合物半導体層の成長途中で、通常の成長温度での数千
Åの膜厚の成長と、該成長を停止して該成長温度よりも
１００〜３００℃程度高い高温でのアニールとのサイク
ルを１回又は２回以上繰り返して行う ことを特徴とする化合物半導体層の成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63082892A JPH0732125B2 (ja) | 1988-04-06 | 1988-04-06 | 化合物半導体層の成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63082892A JPH0732125B2 (ja) | 1988-04-06 | 1988-04-06 | 化合物半導体層の成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01256113A true JPH01256113A (ja) | 1989-10-12 |
| JPH0732125B2 JPH0732125B2 (ja) | 1995-04-10 |
Family
ID=13786926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63082892A Expired - Lifetime JPH0732125B2 (ja) | 1988-04-06 | 1988-04-06 | 化合物半導体層の成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732125B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5159413A (en) * | 1990-04-20 | 1992-10-27 | Eaton Corporation | Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate |
| US5322808A (en) * | 1991-08-21 | 1994-06-21 | Hughes Aircraft Company | Method of fabricating inverted modulation-doped heterostructure |
| CN114678264A (zh) * | 2022-03-08 | 2022-06-28 | 北京邮电大学 | 一种硅基iii-v族半导体材料的制备方法 |
-
1988
- 1988-04-06 JP JP63082892A patent/JPH0732125B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5159413A (en) * | 1990-04-20 | 1992-10-27 | Eaton Corporation | Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate |
| US5164359A (en) * | 1990-04-20 | 1992-11-17 | Eaton Corporation | Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate |
| US5356831A (en) * | 1990-04-20 | 1994-10-18 | Eaton Corporation | Method of making a monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate |
| US5322808A (en) * | 1991-08-21 | 1994-06-21 | Hughes Aircraft Company | Method of fabricating inverted modulation-doped heterostructure |
| CN114678264A (zh) * | 2022-03-08 | 2022-06-28 | 北京邮电大学 | 一种硅基iii-v族半导体材料的制备方法 |
| CN114678264B (zh) * | 2022-03-08 | 2025-05-30 | 北京邮电大学 | 一种硅基iii-v族半导体材料的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0732125B2 (ja) | 1995-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010023135A1 (en) | Rapid thermal etch and rapid thermal oxidation | |
| JPS58132975A (ja) | 半導体装置およびその製法 | |
| JPH0484418A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH04186824A (ja) | 半導体基板およびその製造方法 | |
| US5252173A (en) | Process for growing semiconductor layer on substrate | |
| JPH0236059B2 (ja) | ||
| CN114300556B (zh) | 外延结构、外延生长方法及光电器件 | |
| JPH0732125B2 (ja) | 化合物半導体層の成長方法 | |
| JP2000012467A (ja) | ＧａＡｓ層の形成方法 | |
| JP2687445B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JP4216580B2 (ja) | ＺｎＴｅ系化合物半導体の表面処理方法および半導体装置の製造方法 | |
| JP2522428B2 (ja) | ＧａＡｓ基板上にＩｎＰ層を結晶成長させる方法 | |
| JP2565908B2 (ja) | 化合物半導体装置 | |
| KR100329776B1 (ko) | 실리콘웨이퍼의표면결함제거를위한반도체소자제조방법 | |
| JP2719868B2 (ja) | 半導体基体及びその製造方法 | |
| JP2546531B2 (ja) | 半導体積層構造、半導体装置及びそれらの製造方法 | |
| JPH08264456A (ja) | 化合物半導体の結晶成長方法 | |
| TWI221009B (en) | A method for growing Ge epitaxial layers on Si substrate | |
| JP2790492B2 (ja) | 半導体薄膜の成長方法 | |
| JPH05206026A (ja) | 半導体基板の形成方法 | |
| CN121888762A (zh) | 一种AlGaN模板及其器件的制备方法 | |
| JPH03253021A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH02158126A (ja) | 半導体装置の製造方法 | |
| JPS63276218A (ja) | 半導体薄膜結晶の成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |