JPH01256803A

JPH01256803A - 発振回路

Info

Publication number: JPH01256803A
Application number: JP8566588A
Authority: JP
Inventors: Yoshiaki Suenaga; 末永　良明; Hiroaki Masumoto; 桝本　浩明
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1988-04-07
Filing date: 1988-04-07
Publication date: 1989-10-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、発振回路に関し、詳しくは、高調波歪みの
少ないクロック信号を得ることができるようなインバー
タ回路を用いたクロック発振回路に関する。

［従来の技術］従来、リモートコントロール装置とか、各種の小型のマ
イクロコンピュータシステムでは、その消費電力を低減
するため、待機時にクロック信号の発生を停止するよう
な処理が行われている。

マイクロコンピュータシステムでのこのようなり口１り
信号を発生させる発振回路は、その発振動作を随時停止
されるために、一般に、ＮＯＲ回路とか、ＮＡＮＤ回路
等の単純なゲート回路が用いられる。

ゲート回路は、その入力と出力との間に共振素子或いは
共振回路等が接続されて、特定の周波数で、インバータ
増幅動作をしてコルピッツ或いはＣＲ等の発振をする。

また、発振を停止させたいときには、そのゲート動作を
利用し、ゲートを閉じることで発振が停止される。

［解決しようとする課題］このような単純なゲート回路構成の発振回路では、ゲー
トを閉じる発振停止の動作時点で電源から接地に向かっ
て流れる貫通電流が比較的大きい。

この貫通電流は、発生クロック信号の速さ、言い換えれ
ば、その発振周波数の高さに比例する。そのため、発振
回路の動作速度を速くすればそれたけ大きな電流が流れ
て動作時の消費電流が増加してしまう欠点がある。

また、ＮＯＲ回路とか、ＮＡＮＤ回路等のゲート回路は
、一般に、接続形態の相違するＰチャネルトランジスタ
複数とＮチャネルトランジスタ複数とを接続して構成さ
れているため、Ｐチャネル側とＮチャネル側の動作特性
の相違とか、ドライブ能力の相違、動作点の相違等によ
り、これらの動作点近傍での増幅特性が均一とならず、
高調波歪みを発生し易い。

この発明は、このような従来技術の問題点を解決するも
のであって、クロック信号の発振時における貫通電流を
低減でき、高調波歪みの少ないクロック信号等を発生さ
せることができる発振回路を提供することを目的とする
。

［課題を解決するための手段］このような目的を達成するためのこの発明の発振回路に
おける手段は、第１及び第２のＰ形トランジスタを直列
接続した第１の直列回路と第１及び第２のＮ形トランジ
スタを直列接続した第２の直列回路とを直列接続して、
第１の直列回路と第２の直列回路との接続側から出力を
取出すインバータ回路と、第１のＰ形トランジスタ及び
出力に対して第１のＰ形トランジスタと対称位置に配置
される第１又は第２の一方のＮ形トランジスタの入力側
に出力の信号を帰還する帰還回路とを備えていて、第２
のＰ形トランジスタ及び出力に対して第２のＰ形トラン
ジスタと対称位置に配置される第１又は第２の他方のＮ
形トランジスタが発振を停止する信号を受けるものであ
る。

［作用コこのように、発振回路の出力ラインに対称に複数のＰ形
トランジスタと複数のＮ形トランジスタを直列接続して
、ストップ信号と帰還信号とを対称関係にあるそれぞれ
のＰ形トランジスタ及びＮ形トランジスタに入力するよ
うにすることで、その接続形態がバランス状態に保て、
反転増幅するＰ及びＮ形の各トランジスタのバイアス形
態を同一にでき、高調波歪みが発生し難い回路とするこ
とができる。また、複数のＰ又はＮ形トランジスタを直
列接続して構成するので、発振停止状態で、停止信号を
受けるＰ及びＮ形トランジスタがともに“ＯＦＦ”され
、発振が確実に停止する。また、これらのトランジスタ
が直列状態で複数段挿入されることから発振状態におい
てもトランジスタの抵抗成分によって貫通電流が非常に
小さくなる。

その結果、発振時における消費電力が少なく、高調波歪
みの少ない、クロック信号等の発振回路が実現できる。

［実施例コ以下、この発明の一実施例について図面を参照して詳細
に説明する。

第１図は、この発明の発振回路を適用した一実施例のク
ロック発振回路のブロック図である。

図において、１は、出力端子であり、この出力端子１と
電源ＶＤＤとの間には、ＰチャネルトＭＯＳランジスタ
Ｔｒｐｌ＋　Ｔｒｐ２（以下ＰチャネルトランジスタＴ
ｒｐｚ　、　Ｔｒｐ２）の直列回路が設けられ、出力端
子１と接地との間には、Ｎチャネル間Ｏ８）ランジスタ
Ｔｒｎ７　＋　Ｔｒｎ２　　（以下Ｎチャネルトランジ
スタＴｒｎ７１　Ｔｒｎ２　）の直列回路が設けられて
いる。これらＰチャネルとＮチャネルのトランジスタの
直列回路は、出力端子ｌに対して対称関係に配置されて
いて、対称位置にあるＰチャネルトランジスタＴｒｐ！
＊　ＮチャネルトランジスタＴｒｎ７とがそれぞれセラ
ミックス振動子（Ｘ’ｔａλ）２を介して出力端子１か
ら帰還される信号を入力端子６を経てそのそれぞれのゲ
ートに受ける。また、外部から入力される発振停止を意
味するストップ信号（ＳＴＯＰ）は、対称位置にあるＰ
チャネルトランジスタＴ　ｒｐ２のゲートにインバータ
５を介して入力されるとともに、Ｎチャネルトランジス
タ’ｌ’ｒｎ２のゲートに直接人力される。

なお、この実施例に示す発振回路は、いわゆるコルピッ
ツ発振回路であって、セラミ・ソクス振動子２の出力端
子１側の端子には、コンデンサ３がこれと接地との間に
挿入され、その入力端子６側には、コンデンサ４がこれ
と接地との間に挿入されている。そして、電源ＶＤＤと
出力端子１との間には、発振停止状態で出力端子１が浮
かないように、ストップ信号を受けて“ＯＮ”　（オン
）し、出力端子３をＨＩＧＨレベル（以下“Ｈ”）に維
持するＰチャネルＭＯ８）ランジスタＴ　ｒｐ３が設け
られている。

次にその発振動作を説明すると、発振状態では、外部か
らストップ信号が加えられていないので、Ｐチャネルト
ランジスタＴ　ｒｐ２とＮチャネルトランジスタＴｒｎ
２とが“ＯＮ”状態となっている。

ここで、まず、入力側のＰチャネルトランジスタＴｒｐ
７及びＮチャネルトランジスタ’ｌ’ｒｎ７のゲートに
帰還された電圧が、入力信号に対して設定されている基
準レベル付近にあるとすると、Ｐチャネルトランジスタ
Ｔｒｐ７　（！：Ｎチャネルトランジスタ７ｒｎ７とが
ともに“ＯＮ”状態となっていて出力端子１の電圧は、
電源ＶＤＤの電圧の１／２付近となる。この状態で帰還
されて来る電流によりコンデンサ４が充電されてその電
圧が上昇して行くと、Ｐチャネルトランジ、スタＴｒｐ
７が“ＯＦＦ”する方向へと移行し、Ｎチャネルトラン
ジスタＴｒｎ／がさらに“ＯＮ”する方向へと移行する
。その結果、出力端子ｌの電圧が低下して行き、コンデ
ンサ３の電荷が放電して行く。

このコンデンサ３の放電に伴う電圧の低下は、コンデン
サ３からセラミックス振動子２を経てコンデンサ４に遅
延して伝達され、やがてコンデンサ４も充電状態から放
電状態へと変化する。その結果、所定の電圧まで上昇し
た入力側の電圧が今度は低下を始める。

ＰチャネルトランジスタＴｒｐ７及びＮチャネルトラン
ジスタ’ｌ’ｒｎ７のゲートの電圧が−Ｌ昇した電圧か
ら前記の基準電圧まで付近まで戻ると、出力端子１は、
低下した電圧状態から最初の電圧である電源ＶＤＤの電
圧の１／２付近となるが、入力側の電圧がさらに降下を
続けるため、ＰチャネルトランジスタＴｒｐ７及びＮチ
ャネルトランジスタＴｒｎｌのゲートの電圧がさらに低
下して今度はＰチャネルトランジスタＴｒｐ７がさらに
“ＯＮ”する方向へと移行し、Ｎチャネルトランジスタ
Ｔｒｎ７が“ＯＦＦ”する方向へと移行する。その結果
、出力端子１の電圧が上昇してコンデンサ３が充電され
て行く。

このコンデンサ３の充電に伴う電圧の上昇は、前記と同
様にコンデンサ３からセラミックス振動子２を経てコン
デンサ４に伝達され、コンデンサ４も充電されて入力側
に帰還される。その結果、所定の電圧まで低下した入力
側のゲート電圧が今度は上昇を始める。

このようにして発振動作がセラミックス振動子２の共振
周波数或いはその近傍において行われる。

なお、以上の各トランジスタの動作は、入力側の振幅を
大きくして各トランジスタが完全に“ＯＦＦ”又は°“
ＯＮ”するまで振らせてもよい。

ここで発振を停止させるストップ信号が外部から入力さ
れているＰチャネルトランジスタＴｒｐ２とＮチャネル
トランジスタ’ｌ’ｒｎ２とのトランジスタの抵抗成分
により、電源ＶＤＤからの貫通電流は、これら２つのト
ランジスタに阻止されて少なくなる。

発振を停止させるストップ信号が入力されると、発振は
、停止し、ＰチャネルトランジスタＴ　ｒｐ２とＮチャ
ネルトランジスタＴｒｎ２による“ＯＦＦ”抵抗が電源
ＶＤＤとＧＮＤ　（接地）間に入った状態となり、貫通
電流は流れない。

なお、このときの出力端子１は、トランジスタＴ　ｒｐ
３が“ＯＮ”して電源ＶＤＤの電圧に近い“Ｈ”となっ
ている。

ここで、発振状態におけるＰチャネルトランジスタＴｒ
ｐ７とＮチャネルトランジスタＴｒｎ７との動作を考え
てみると、発振状態では、ＰチャネルトランジスタＴ　
ｒｐ２とＮチャネルトランジスタＴｒｎ２のバイアス構
成が同一となっているので、これらの増幅特性を均一に
することができる。したがって、Ｐチャネル及びＮチャ
ネルのトランジスタが増幅動作をしているときの条件が
ほぼ同一・となり、」ニド方向の発振電圧波形に歪みが
少なく、高調波歪が発生し難い。

以上説明してきたが、実施例では、Ｐチャネルトランジ
スタとＮチャネルトランジスタとは２段となっているが
、これは２段以上に重ねられてもよい。また、ストップ
信号と帰還した入力信号とを受けるトランジスタとイン
バート動作をするトランジスタとを入れ替えてもよい。

［発明の効果］以−Ｌの説明から理解できるように、この発明にあって
は、発振回路の出力ラインに対称に複数のＰ形トランジ
スタと複数のＮ形トランジスタを直列接続して、ストッ
プ信号と帰還信号とを対称関係にあるそれぞれのＰ形ト
ランジスタ及びＮ形トランジスタに入力するようにする
ことで、その接続形態がバランス状態に保て、反転増幅
するＰ及びＮ形の各トランジスタのバイアス形態を同一
・にでき、高調波歪みが発生し難い回路とすることがで
きる。また、複数のＰ又はＮ形トランジスタを直列接続
して構成するので、発振停止ト状態で、停止信号を受け
るＰ及びＮ形トランジスタがともに“ＯＦＦ”され、発
振が確実に停止する。また、これらのトランジスタが直
列状態で複数段挿入されることから発振状態においても
トランジスタの抵抗成分によって貫通電流が非常に小さ
くなる。

【図面の簡単な説明】

第１図は、この発明の発振回路を適用した一実施例のク
ロック発振回路のブロック図である。１・・・出力端子、２・・・セラミックス振動子、３．
４・・・コンデンサ、５・・・インバータ、６・・・入
力端子、■ＤＤ・・・電源、Ｔｒｐｚ　＋　Ｔｒｐ、＞
　、　Ｔｒｐ３−Ｐチャネルトランジスタ、Ｔｒｎ７　
＋　Ｔｒｎ２・・・Ｎチャネルトランジスタ。

Claims

【特許請求の範囲】

（１）第１及び第２のＰ形トランジスタを直列接続した
第１の直列回路と第１及び第２のＮ形トランジスタを直
列接続した第２の直列回路とを直列接続して、第１の直
列回路と第２の直列回路との接続側から出力を取出すイ
ンバータ回路と、第１のＰ形トランジスタ及び前記出力
に対して第１のＰ形トランジスタと対称位置に配置され
る第１又は第２の一方のＮ形トランジスタの入力側に前
記出力の信号を帰還する帰還回路とを備え、第２のＰ形
トランジスタ及び前記出力に対して第２のＰ形トランジ
スタと対称位置に配置される第１又は第２の他方のＮ形
トランジスタが発振を停止する信号を受けることを特徴
とする発振回路。