JPH01257067A - サーマルヘッドの蓄熱補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、サーマルヘッドを用いて被記録材上に情報の
熱的な記録を行う感熱記録装置に関し、特に記録特性を
向上させるためのサーマルヘッドの蓄熱補正回路に関す
る。

（従来の技術） 従来のサーマルヘッドの蓄熱補正回路としては、各発熱
素子毎に前列、或はｍ１列及び前々列の記録の有無に応
じて、現在記録を行なう発熱素子に対する記録パルス幅
（通電時間）や印加電圧等を可変制御するもの、また特
開昭５９−２２９３６４号公報等に記載されているよう
に、発熱素子に相隣接する発熱素子の蓄熱が当該発熱素
子に及ぼす彫りを考慮して、その影響度を演算した結果
に基づいて記録パルス幅（通電時間）や印加電圧を可変
制御するものが一般に知られている。

（発明が解決しようとする課題〕 しかしながら、このような従来例では、現在記録しよう
とする発熱素子に対する相隣接する周囲発熱素子の影響
度を演算することによって求め、その演算結果により記
録時間（通電時間）を可変制御していたので、サーマル
ヘッドが高密度で且つ、記録速度が早くなったときに演
算処理が１列の記録時間内上納まらず、そのため高速記
録が不可能となフていた。そこで、演算処理専用のマイ
クロコンピュータを用意したり、高速演算処理回路等を
用いる方法等も考えられるが、製造コスト的に割高とな
ってしまうし、処理速度の限界があり、又、影響度を演
算するときに用いる周囲発熱素子の数を増やし、より細
かい制御をしようとすると発熱素子数に比例して処理時
間の増加が必要になり、そのため記録ドツト数が増えれ
ば増えるほど高速記録が難しくなるという欠点があった
。

本発明の目的は、上記の欠点を除去し、比較的Ｂ車な構
成で高速記録が行えるサーマルヘッドの蓄熱補正回路を
提供することにある。

〔課題を解決するための手段〕

かかる目的を達成するため、本発明は多数の発熱素子を
有するサーマルヘッドにより記録を行うサーマルプリン
タにおいて、印字ドツトを記ｆ、きする１列以上のレジ
スタから成る印字データ記憶部と、現在印字するドツト
データが記憶されているレジスタの全ドツトを走査し得
る信号を出力するドツトスキャンカウンタと、ドツトス
キャンカウンタからのカウント値をデコードした補正時
の基準となる自ドツト番号を示すスキャン信号を出力す
るデコーダと、ドツトスキャンカウンタから出力するキ
ャリア信号に応じて発熱素子の１列の記録時間を分割制
御する制御信号を出力する時分割カウンタと、時分割カ
ウンタから出力する制御信号に応じて印字データ記憶部
から読み出された印字ドツトに対して、デコーダからの
スキャン信号により熱補正のための参照ドツトを選択出
力する第１の並列／直列変換部と、第１の並列／直列変
換部から出力する参照ドツトデータを読み出しアドレス
として入力し、あらかしめ熱履歴データとして格納して
ある蓄熱補正パターンに変換して出力するパターン変換
部と、パターン変換部からの出力データを時分割カウン
タからの制御信号によって直列出力に変換する第２の並
列／直列変換部とを具備したことを特徴とする。

〔作　用〕

本発明は、上記構成により、印字データ記憶部の１列の
レジスタをスキャンできるドツトスキャンカウンタのデ
コード出力により、複数列の印字データ記憶部から蓄熱
補正に用いる参照ドツトを選択出力し、さらにこの参照
ドツトを蓄熱補正パターンに変換して直列時分割出力す
ることにより、演算することなく、ドツトスキャンカウ
ンタをカウントアツプするだけで蓄熱補正が行い得るよ
うにしたので、高速記録を行うことがてきる。

（実施例〕 以下、図面を参照して、本発明の実施例を詳細に説明す
る。

第１図は本発明の第１の実施例の回路構成を示す。本図
において、１は印字データ記憶部であり、第２図に示す
ように、例えば６４ビツト（Ｂｉｔ）のレジスタ１１０
．Ｉｌｌ、１１２，１１３，１１４，１１５で構成され
ている。

ここで、レジスタ列１１０は、前置レジスタ列であり、
本発明の蓄熱補正回路が動作中に次回の参照時に使用す
る印字データ１８を工時記憶する。

又、レジスタ列１１１は次回に印字すべきドツトデータ
が記憶されている。レジスタ列１１２は現在印字するド
ツトデータが記憶されている。レジスタ列１１３は前回
に印字したドツトデータが記憶されている。レジスタ列
１１４は前々回に印字したドツトデータが記憶されてい
る。レジスタ列１１５は前々々回に印字したドツトデー
タが記憶されている。上記各レジスタ列１１０〜１１５
はそれぞれ１列の記録終了時に時分割カウンタ３のデー
タシフト信号１４によってシフトされる。

ドツトスキャンカウンタ２は印字データ記ｔａ部１のレ
ジスタ列１１１，１１２，１１３，１１４，１１５を列
方向に、１ビツトずつスキャン（走査）するためのカウ
ンタであり、例えば第４図に示すような６４進の同期式
アップカウンタで構成される。

３は、ドツトスキャンカウンタ２のキャリー信号１３を
カウントして１列の印字時間ｔを決定し、かつ１列の印
字時間ｔの時分割数を決定する時分割カウンタであり、
例えば、８分割制御の時は直列転送時間ｔ′を含め、同
期式９進アツプカウンタで構成される。

４はドツトスキャンカウンタ２のカウント出力をデコー
ドするデコーダであり、例えば、第４図に示すような６
（ビット）入力６４（ビット）出力のデコーダで構成さ
れ、スキャン信号１０（Ｓｏ〜５６３）を出力する。５
は印字データ記憶部１から出力する並列レジスタデータ
１δをデコーダ４から出力するスキャン信号１０（ＳＯ
〜５６３）によって直列データに変換する並列／直列変
換部であり、例えば、第５図、第６図および第７図に示
すように、２＾ＮＤ（論理積）入力６４チヤンネルのデ
ータセレクタ１１組で構成され、アドレス信号１１（Ａ
Ｏ〜＾１０）を出力する。

６は印字データ記憶部１からのデータを基に、並列／直
列変換部５で変換出力されたアドレス信号１１（ＡＯ〜
Ａｌ０）を入力して、このアドレス信号１１をサーマル
ヘッド部９に出力する通電パターン信号１２（ＤＯ〜Ｄ
７）に変換するパターン変換部であり、例えば２にＢｙ
ｔｅ　（キロバイト）のＲＯＭ　（、リードオンリメモ
リ）で構成される。この変換部６は、ＲＡＭ　（ランダ
ムアクセスメモリ）であっても勿論よい。ＲＡＭの場合
は、外部から内容の書込み可能な回路構成にしておけば
、ＲＯＭと同等の扱いになる。

８は上記のパターン変換部６から出力される並列の通電
パターン信号１２．例えばＲＯＭ　、の出力のデータＤ
Ｏから０７のうちのいずれか１つを時分割カウンタ３の
出力１５に応じて直列変換し、時分割出力する並列／直
列変換部６であり、例えば、８入力１出力のデータマル
チプレクサで構成される。

９は直列入力のラッチ付ドライバ内蔵型のサーマルヘッ
ド部であり、例えば第１θ図に示すような６４Ｂｉｔの
発熱抵抗素子で構成の直列入力型サーマルヘッドで構成
される。

次に、上述の図面及びタイミングチャート等を用いて、
上記実施例の蓄熱補正動作を詳細に説明する。

本実施例では、現在印字するドツトに対する周囲ドツト
の熱履歴を求めるために、周囲ドツトの有無状態、即ち
“１”か“０”を検索して求める。”１”のときは印字
で、“０”のときはスペースを意味する。

いま、第２図の中で斜線で示されるドツトは、現在印字
すべきドツトＤＩに対する周囲ドツトの配置を示すもの
である。即ち、この配置は現在印字すべきレジスタ列１
１２の＃１行目ＤＩに対する周囲参照ドツトはレジスタ
列１１１，１１２，１１３ｄ１４．１１５の＃１行目　
（Ｄｏ〜Ｄ４）と、レジスタ列１１１，１１２．ＩＩＦ
の＃０行目（Ｄ５〜Ｄ７）　　と、レジスタ列１１１，
１１２．１１３の＃２行目（Ｄ８〜ＤＩＯ）を示してい
る。レジスタ列１１２は６４ビツトのレジスタで構成さ
れているので、現在印字すべきドツトデータの全ビット
に対する周囲ドツトの影響を検索するには、レジスタ列
１１２の各ビットに対する周囲の参照ドツトをすべて検
索する必要がある。

本発明では、レジスタ列１１２の列方向にスキャンでき
るドツトスキャンカウンタ２、デコーダ４および並列／
直列変換部５によりこの検索を実現している。

例えば、第８図のタイミングチャートに示すように、ド
ツトスキャンカウンタ２が０”のときにデコーダ４のス
キャン信号１０はＳＯのみ出力し、以下同様にしてドツ
トスキャンカウンタ２が１″のときは５１のみ出力し、
ドツトスキャンカウンタ２が“６３”のときはＳ６３の
み出力する。このデコーダ４から出力するスキャン信号
１０　（Ｓｏ〜５６３）は、第５図、第６図および第７
図で示す並列／直列変換部５の複数のデータセレクタの
２ＡＮＤ入力ゲートの一方の入力端子に入力され、他方
の入力端子に入力されている印字データ記憶部１の各レ
ジスタ列１１ｔ、１１２．１１３，１１４．１１５から
の並列レジスタデータ１６のセレクト信号となる。

いま、第２図に示すように、参照ドツトが１１Ｂｉｔで
あるので、上記の並列／直列変換部５のデータセレクタ
は１１組となるが、例えば参照ドツト数が５Ｂｉｔであ
ればデータセレクタは５組でよいことになる。いま、こ
の１１組のデータセレクタはドツトスキャンカウンタ２
のカウントアツプに応じて、順次、スキャン信号１０　
（ＳＯ〜５６３）によって、レジスタ列１１１，１１２
，１１３，１１４，１１５を列方向に検索していくこと
になる。

即ち、第３図の（Ａ）　　に示すように、ドツトスキャ
ンカウンタ２が“０”のときは＃０行目、同図の（Ｂ）
に示すようにドツトスキャンカウンタ２が“ｌ“のとき
は＃１行目、同図の（Ｄ）、に示すようにドツトスキャ
ンカウンタ２が°“６３”のときは＃６３行目を検索す
ることになる。しかし、これは参照ドツトがＤＯ〜Ｄ４
の場合であって、Ｄ５〜０１０の場合は、検索すべき行
番号が異なる。このため、第６図および第７図に示すよ
うに、参照ドツトがＤ５〜０１０の場合は、６４ケの２
入力ＡＮＤ（論理積回路）のレジスタ列からの並列レジ
スタデータ１６の入力を、スキャン信号ｌＯに対してＩ
Ｂｉｔシフトして接続することによって実現している。

即ち、参照ドツトがＤ５〜Ｄ７の場合は、第６図に示す
ように、スキャン信号ｌＯがＳｔのときに、各レジスタ
列１１１，１１２，１１３の＃０行目のドツトレジスタ
を接続し、以下同様にスキャン信号ｌＯが５２のときに
＃１行目のドツトレジスタを接続し、スキャン信号ＩＯ
が５６３のときに＃６２行目のドツトレジスタを接続し
ている。又、参照ドツトがＤ８〜ＤＩＯの場合は、第７
図に示すように、スキャン（Ｘ号ｌＯがＳＯのときに、
各レジスタ列１１１，１１２，１１３の＃１行目のドツ
トレジスタを接続し、以下同様にスキャン信号ｌＯが５
１のときに＃２行目のドツトレジスタを接続し、スキャ
ン信号ｌＯが５６２のときに＃６３行目のドツトレジス
タを接続している。

以上の様にして、同時に検索された結果は、上記の１１
組のデータセレクタからパターン変換部６のＲＯＭアド
レス信号１１（へ〇〜へ１０）として出力される。即ち
、第２図の参照ドツト００〜ＤＩＯの検索結果が、それ
ぞれアドレス信号１１（八〇〜Ａ１０）として、パター
ン変換部６へ出力されることになる。

一方、パターン変換部であるＲＯＭ６では、ドツトスキ
ャンカウンタ２のカウントアツプに従って、参照ドツト
の検索結果が、アドレス信号１１（ＡＯ〜Ａｌ０）とし
て入力される度に、第８図のタイミングチャートに示す
ように、例えば８Ｂｉｔの並列データを出力する。この
８Ｂｉｔの並列データ（Ｄｏ〜Ｄ７）が、１列の記録時
間における各１ドツトの時分割通電パターン１２を示す
データである。

第１表は、このパターン変換部６のＲＯＭの内容の一例
を示す。

参照ドツトの出力状１９；　　　　　　　　　　　サー
マルヘッドの通電パターン第１表　パターン変換部６の
ＲＯＭの内容の一例を示す表 このように、１ＩＢｉｔの参照ドツトの有無、即ち“！
”か０”かの組合せをアドレス信号１１としたとき、参
照ドツトの組合せにより時分割通電パターン１２をデー
タ（００〜Ｄ７）　　として上記ＲＯＭ６にあらかじめ
格納しておくことにより、従来のような演算によって熱
履歴を求めるのを省いている。

従って、１組の組合せに対して、即ち、１アドレスに対
して１組の時分割通電パターン１２が上記ＲＯＭ６に格
納でき、データが８Ｂｉｔあれば２５６通りの時分割通
電パターン１２がＲＯＭ６に設定できる。

以上の様にして、レジスタ列１１１，１１２，１１３，
１１４゜１１５を＃Ｏ行目から＃６３行まで検索する間
に、パターン変換部（ＲＯＭ）　６から時分割通電パタ
ーン１２のデータ（００〜［１７）が６４組、並列／直
列変換部８に出力される。この出力された通電パターン
１２は現在印字するレジスタ列が１１２とするとそのレ
ジスタ列１１２の＃０行から＃６３行までの周囲ドツト
の及ぼす影響を補正した通電制御パターンである。

ところで、上述のパターン変換部６から得られる６４組
の８Ｂｉｔ並列データ　（ＤＯ〜Ｄ７）はサーマルヘッ
ド９の全ドツト、例えば６４ヘツドの１列の記録時間に
おける時分割通電パターン１２であり、一方サーマルヘ
ッド部９は第１Ｏ図に示すように直列入力並列出力型の
ヘッドであるので、さらに並列／直列変換部８によって
その時分割通電パターン１２を直列にかつ時分割カウン
タ３により時分割してサーマルヘッド部９へ出力する必
要がある。

そこで、第９図のタイミングチャートに示すように、時
分割カウンタ３が０”のときには、上述の６４組の８Ｂ
ｉｔデータＤＯ〜Ｄ７の中でＤｏのみが並列／直列変換
部８から補正直列データ１７として６４個直列出力され
ることになる。このことは第９図の通電時間ｔｏの通電
パターンが出力されたことを意味する。従って、同様の
動作を８回繰り返すことにより、上記のデータＤ７まで
の時分割通電パターン１２が同様にして出力される。こ
れらの出力が１列の記録時間ｔにおける通電パターンと
なる。

また、第１Ｏ図に示すように、サーマルヘッド部９は直
列入力並列出力の６４Ｂｉｔシフトレジスタ７０１と、
６４Ｂｉｔラツチ（回路）　７０２　、およびドライバ
（回路）７０３とで構成され、クロック発生器（ＣＬＫ
）１７Ａのクロック信号により補正直列データ１７をサ
ンプリングするので、補正直列データ１７を６４Ｂｉｔ
転送する毎に、図示していない制御部からの転送データ
ラッチ信号７０４を６４Ｂｉｔラツチ７０２へ、また通
電許可信号７０５をＡＮＤゲート７０３へ入力してやれ
ば、上記の並列／直列変換部８から出力された６４個の
直列通電パターンデータ１７が６４Ｂｉｔ並列通電パタ
ーンに変換され、サーマルヘッド部９の各発熱抵抗素子
の通電制御をすることになる。

この６４Ｂｉｔ並列通電パターンが例えば“１”のとき
に通電、“０”のときに遮断（通電を断）とすれば、サ
ーマルヘッド部９へ順次転送される補正直列データ１７
　（ＤＯ〜Ｄ７）　　に従って、通電時間が第９図に示
すようにｔｏ、ｔｌ、〜Ｌ７と変化する。従って、第９
図に示すようにｔＯ，ｔｌ、〜ｔ７の通電時間の組合せ
、すなわちパターン変換部６のＲＯＭのデータによって
サーマルヘッド部９への印加エネルギーを可変制御する
ことになる。

以上説明したように、１列の記録に要する時間ｔは時分
割数（ｆｆｌ）と１列のドツト数（ｎ）　　とクロック
周波数（ｆ）のみによって決まり、 ｔ−（ｍ＋１）　　ｘ　ｎ　　ｘ　１／ｆとなる。この
ｔには熱履歴の処理時間を含む。

従って、本実施例の場合、ｎ＝６４．ｍ−８，ｆ−２，
５Ｍ１ｌｚとすると、 し−２３０，４μ　ｓ となり、約２３０μｓ毎に、熱履歴を含めて１列の記録
が可能となり、なおかつ、この間を８分割制御してより
細かな通電制御が可能となる。

次に、本発明の他の実施例を説明する。

第１図のパターン変換部６を第１１図に示す構成の回路
に置き換えることにより、同一の印字ドツトデータに対
して、更に種々の時分割通電パターンを得ることができ
る。即ち、温度検出素子、例えばサーミスタ２１によっ
て、サーマルヘッド９の周囲温度の変化を検出し、例え
ば＾／Ｄコンバータ１１でこの検出値をデジタル値に変
換したデジタル温度データを制御部、例えばマイクロプ
ロセッサ２０で読みとり、この温度データに応じた信号
をマイクロプロセッサ２０からパターン変換部６である
ＲＯＭのアドレス信号１１として新たに出力し、これに
よりパターン変換部６の時分割通電パターン１２を温度
変化に応じて切換えて変更できるようにすることができ
る。このようにして蓄熱補正に加えて周囲の温度の変化
にも適切に対応した最適のサーマルヘッド９の通電制御
が行なえる。

又、湿度の変化によって記録用紙の紙質（印字特性）も
変化し、またインクの転写特性も変化するので、第１１
図のサーミスタ２１を、例えばセラミック湿度センサー
に変更することにより、湿度変化に対しても最適のサー
マルヘッド９の通電制御を行うことが可能となる。すな
わち、湿度変化に対するセンサの抵抗値変化を電圧変化
に変換し、この電圧をへ／Ｄコンバータ１９でＡ／Ｄ変
換して制御部２０で現在の湿度を検知し、この検知湿度
に対応の制御部２０のアドレス信号１１でパターン変換
部６の出力データを切換えることにより、最適の通電制
御が行える。

又、本発明の他の実施例として、多色リボン（インクリ
ボン）、例えば２色リボンの時には、リボンの色に応じ
てその印字電気エネルギーを切換ることによってリボン
に応じた最適な印字を行なうことができる。例えば、第
１２図および第１３図に示すように、サーマルヘッド９
を搭載したキャリッジ部に赤外線反射センサ２２を設け
、キャリッジ部に装着するリボンカセット２４上に反射
部材、例えば銀シール２３を貼り、この銀シール２３を
赤外線反射センサ２２によって検知することにより、制
御部２０がリボンカセット２４の種類を判別してパター
ン変換部６を切換えることにより、サーマルヘッド電圧
１７を制御して、リボンカセット２４の神類に対する最
適の通電制御を行なうこともできる。

また、第１４図に示すように、並列／直列変換部８から
出力される補正直列データ１７の全ての°１”、すなわ
ちサーマルヘッド部９への通電パターン数を、例えば１
列印字毎にカウンタ３４でカウントし、このカウント値
を制御部２０が読み取ることにより、印字データ記憶部
１の印字ドツトデータから求められる累積された蓄熱情
報より、さらに細かな累積蓄熱情報を得ることか容易に
できる。すなわち、１ドツトの印字において、実際には
数Ｂｉｔ　、例えば８Ｂｉｔに時分割されて通電される
ので、サーマルヘッド部９に累積される蓄熱状態は、時
分割通電パターン１２の通電“１”か、非通電“０゛°
かをカウントした方が、より詳しい情報となるからであ
る。その情報の結果により、例えばサーマルヘッド部９
の印加電圧３５を可変制御する方がより細かな制御が行
える。

又、サーマルヘッドプリンタにおいて、第１５図に示す
ように、円型プラテン２５を用いた場合には、特にサー
マルヘッド部９のドツト数が増えたときに、平面状のサ
ーマルヘッド部９を円型プラテン２５へ押圧して印字を
行なうときに、サーマルヘッド部９の中央発熱素子２７
とその両端発熱素子２６との間で、リボン（インクリボ
ン）への熱伝導に差が生じ、印字品位が低下することが
ある。この場合、木発明を用いれば第１６図に示すよう
に、印字データ記憶部ｌのレジスタ列１１１，１１２，
１１３゜１１４．１１５をドツトスキャンカウンタ２と
そのデコーダ４のスキャン信号ＩＯでスキャンして検索
する時のスキャン信号ｌＯを、例えば、ゲート回路２８
で選択出力してパターン変換部６を切換制御すると、サ
ーマルヘッド部９の端部と中央部とで電圧パターンを任
意に変更することができる。

その他、−度記録用紙上に転写したインクを消去リボン
等で消去する時にパターン変換部６を制御部２０によっ
て切換え、転写時の印加電気エネルギーよりも高い電気
エネルギーをパターン変換部６から発生させ、消去のむ
らを少なくすることも可能である。

また、本実施例では、１列の記録時間ｔは時分割数ｍ、
およびドツト数ｎか一定の場合には、クロック周波数ｆ
によって一義的に決定され、１列の記録時間ｔを可変と
するには、クロック周波数ｆを可変とする方法しかない
が、第１図の時分割カウンタ３を第１７図に示すような
回路構成の回路とすることにより、クロック周波数ｆを
変えることなく、１列の記録時間ｔを変えることかてぎ
る。

すなわち、第１図のドツトスキャンカウンタ２と時分割
カウンタ３との間に、第１７図に示すようにタイマーカ
ウンタ３０を設けることにより、１列の記録時間ｔを延
ばすことができる。

また、タイマーカウンタ３０の代りにクロックの分周回
路を設けることによっても、同様の効果が得られる。

例えは、第１７図において、タイマーカウンタ３０を２
進のアップカウンタとすると、１列の記録時間ｔは本実
施例の２倍の時間となる。この場合、時分割通電時間ｔ
Ｏ，ｔｌ、・・・ｔ７のすべてが、２倍されることにな
るが、第１８図に示すように、さらに制御部（例えば、
マイクロプロセッサ）２０が書込み可能なラッチ（回路
）　３１．３２にラッチデータをプリセットできるよう
にすれは、１列の記録時間ｔは、任意に設定できるよう
になる。またこれにより、時分割カウンタ３のカウント
数も任意に設定できるようになり、種々の通電パターン
の出力が可能となり、細かい制御が可能となる。また、
第１８図においてタイマーカウンタ３０のラッチ３１を
１列の記録毎に変えることにより１列の記録時間ｔも１
列毎に可変とすることもできる。

また、第１１図の実施例の変形例として、記録用紙の紙
質を検出する検出センサ、たとえば、赤外線反射センサ
により紙からの反射光の散乱状態、すなわちセンサ受光
部の受光レベルを制御部２０で読み取ることにより、制
御部２０により紙質を判別し、この制御結果に応じてパ
ターン変換部６の出力内容を切換えて、紙質に対する最
適の通電制御を行うことも可能である。

〔発明の効果〕

以上説明したように、本発明によれば、印字ドツトに対
する周囲ドツトの蓄熱のｆｉｌｌ！度を補正した出力値
を求めるに際して、熱履歴をデータとしてメモリにあら
かじめ記憶し、このデータを印字データに従ってハード
的に参照出力するようにしたので、現在記録するドツト
に対する周囲ドツトの熱履歴をその都度演算して求める
処理時間が省けるので高価な高速演算処理回路を必要と
せず、また必要となる処理時間もクロック周波数とドツ
ト数に関係し、ドツト数を一定とすればクロック周波数
を変えるだけであるので、高速に記録することが可能と
なる。

また、本発明において、１列の記録時間をさらに時分割
し、１列の記録時間を変えることなく、その時分割され
た通電パターンを変えるようにすることにより、電気エ
ネルギーを可変制御するための高速記録が可能となる。

また、木発明において、種々の外部条件に対してパター
ン変換部の内容を選択するだけで、最適の電圧制御が簡
単に且つ庶価に得ることができる利益も得られる。

【図面の簡単な説明】

第１図は本発明実施例の蓄熱補正回路の全体の回路構成
を示すブロック図、 第２図は第１図の印字データ記憶部の構成および参照ド
ツトの配置を示す説明図、 第３図（Ａ）〜（ＤＪは第１図の印字データ記憶部の参
照画素の遷移を示す説明図、 第４図は第１図のドツトスキャンカウンタおよびデコー
ダの構成を示すブロック図、 第５図は第１図の並列／直列変換部のデータセレクタ（
ｎ＝０〜４）の構成を示す回路図、第６図は第１図の並
列／直列変換部のデータセレクタ（ｎ＝５〜７）の構成
を示す回路図、第７図は第１図の並列／直列変換部のデ
ータセレクタ（ｎ＝８〜１０）の構成を示す回路図、第
８図は第１図の回路における出力信号のタイミングを示
すタイミングチャート、 第９図は第８図の詳細を示すタイミングチャート、 第１Ｏ図は第１図のサーマルヘッド部の構成例を示す回
路図、 第１１図は第１図のパターン変換部の他の構成例を示す
ブロック図、 第１２図は第１図のサーマルヘッド部を搭載したキャリ
ッジ部の構成例を示す斜視図、 第１３図はリボンカセットの種類による最適電圧制御を
実行する本発明の他の実施例の構成を示す回路図、 第１４図は通電パターンの累積による＠速制御を実行す
る本発明の他の実施例の構成を示すブロック図、 第１５図は本発明における円型プラテンとサーマルヘッ
ド部の状態を示す断面図、 第１６図は第１４画の円型プラテンを有するサーマルプ
リンタにおける最適電圧制御を実行する本発明の他の実
施例の構成を示すブロック図、第１７図および第１８図
はそれぞれ通電時間ｔｏ−ｔ７の可変制御を実行する回
路構成を示すブロック図である。 １・・・印字データ記憶部、 ２・・・ドツトスキャンカウンタ、 ３・・・時分割カウンタ、 ４・・・デコーダ、 ５・・・並列／直列変換部、 ６・・・パターン変換部（ＲＯＭ）、 ８・・・並列／直列変換部、 ９・・・サーマルヘッド部、 １９・・・＾／Ｄコンバータ、 ２０・・・制御部、 ２１・・・サーミスター、 ２２・・・赤外線反射センサ、 ２３・・・銀シール、 ２４・・・リボンカセット、 ３０・・・タイマーカウンタ、 ３１．３２・・・ラッチ、 ３４・・・カウンタ。 １０ス六ヤ′／づ名号 第４図 梢　　へ１　　＋ ゛・ｌ− ハ゛ターン史羽ト浩ｐのイ亡の講べびり五示↑図赤外奎
字Ｕプ身守亡シ”す′−２２ 第１２図 第１５図 １１アドレスイ百”３ｔＡｏ−ｔ＋＋ｏノ円♂４プラテ
ン１ｚム・１γろ最」９き電蚤ＩＩイ卸回足トの遇広乞
ホ丁Σ第１６図 −ｌ

Claims (1)

1. 【特許請求の範囲】 １）多数の発熱素子を有するサーマルヘッドにより記録
   を行うサーマルプリンタにおいて、 印字ドットを記憶する１列以上のレジスタから成る印字
   データ記憶部と、 現在印字するドットデータが記憶されている前記レジス
   タの全ドットを走査し得る信号を出力するドットスキャ
   ンカウンタと、 該ドットスキャンカウンタからのカウント値をデコード
   した補正時の基準となる自ドット番号を示すスキャン信
   号を出力するデコーダと、 前記ドットスキャンカウンタから出力するキャリア信号
   に応じて発熱素子の１列の記録時間を分割制御する制御
   信号を出力する時分割カウンタと、 該時分割カウンタから出力する前記制御信号に応じて前
   記印字データ記憶部から読み出された印字ドットに対し
   て、前記デコーダからの前記スキャン信号により熱補正
   のための参照ドットを選択出力する第１の並列／直列変
   換部と、 該第１の並列／直列変換部から出力する前記参照ドット
   データを読み出しアドレスとして入力し、あらかじめ熱
   履歴データとして格納してある蓄熱補正パターンに変換
   して出力するパターン変換部と、 該パターン変換部からの出力データを前記時分割カウン
   タからの前記制御信号によって直列出力に変換する第２
   の並列／直列変換部とを具備したことを特徴とするサー
   マルヘッドの蓄熱補正回路。