JPH01258140A - プログラムデバグ方式 - Google Patents
プログラムデバグ方式Info
- Publication number
- JPH01258140A JPH01258140A JP63086533A JP8653388A JPH01258140A JP H01258140 A JPH01258140 A JP H01258140A JP 63086533 A JP63086533 A JP 63086533A JP 8653388 A JP8653388 A JP 8653388A JP H01258140 A JPH01258140 A JP H01258140A
- Authority
- JP
- Japan
- Prior art keywords
- program
- exception
- module
- pect
- output module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は、プログラム開発工程の一つであるデバグの方
式に関する。
式に関する。
従来、この種のプログラムのデバグ方式では、単にＰＥ
ＣＴ（Ｐｒｏｃｅｓｓ Ｅｘｃｅｐｔｉｏｎ Ｃｏ、ｎ
ｔｒｏｌ Ｔａｂｌｅ）を用意して、例外発生時には、
あるきまった例外処理モジュールを実行し、バグ解析の
ための必要なデータを出力することにより、特別なオペ
レーションを必要とせずに自動的にデータを得ることが
できた。
ＣＴ（Ｐｒｏｃｅｓｓ Ｅｘｃｅｐｔｉｏｎ Ｃｏ、ｎ
ｔｒｏｌ Ｔａｂｌｅ）を用意して、例外発生時には、
あるきまった例外処理モジュールを実行し、バグ解析の
ための必要なデータを出力することにより、特別なオペ
レーションを必要とせずに自動的にデータを得ることが
できた。
（発明が解決しようとする課題）
上述した従来のプログラムのデバグ方式は、例外発生時
に実行する例外処理モジュール内に、バグが全く無い時
には、データを正しく採取できる。ところが、例外処理
モジュールの改造を伴なった時には、当然、例外処理モ
ジュール内にバグ、があることは考えられる。このよう
なケースで例外が発生すると、例外処理モジュールを再
度実行することになる。その結果、同じ例外処理モジュ
ールを何回も無意味に実行することになり、しかも、デ
バグのために必要なデータを採取できるとは限らないの
で、別の手段を用いて、人手でコマンド人力して、デー
タを採取する必要がある。
に実行する例外処理モジュール内に、バグが全く無い時
には、データを正しく採取できる。ところが、例外処理
モジュールの改造を伴なった時には、当然、例外処理モ
ジュール内にバグ、があることは考えられる。このよう
なケースで例外が発生すると、例外処理モジュールを再
度実行することになる。その結果、同じ例外処理モジュ
ールを何回も無意味に実行することになり、しかも、デ
バグのために必要なデータを採取できるとは限らないの
で、別の手段を用いて、人手でコマンド人力して、デー
タを採取する必要がある。
（課題を解決するための手段）
本発明のプログラムデバグ方式は、プログラム実行中に
例外が発生した時、例外を通知する方法として、例外発
生時にコールするモジュールを例外種別毎に指定できる
テーブルであるＰ ＥＣＴを各プログラム毎に持つこと
ができる計算機において、メインプログラムを実行中、
ハードウェアがプログラムの例外を検出した時にコール
するモジュールを指定した第１のＰＥＣＴと、第１のＰ
ＥＣＴを通してコールされる第１の例外処理モジュール
と、第１の例外処理モジュールを実行中、ハードウェア
がプログラムの例外を検出した時にコールするモジュー
ルを指定した第２のＰＥＣＴと、第２のＰＥＣＴを通し
てコールされる第２の例外処理モジュールとを有する。
例外が発生した時、例外を通知する方法として、例外発
生時にコールするモジュールを例外種別毎に指定できる
テーブルであるＰ ＥＣＴを各プログラム毎に持つこと
ができる計算機において、メインプログラムを実行中、
ハードウェアがプログラムの例外を検出した時にコール
するモジュールを指定した第１のＰＥＣＴと、第１のＰ
ＥＣＴを通してコールされる第１の例外処理モジュール
と、第１の例外処理モジュールを実行中、ハードウェア
がプログラムの例外を検出した時にコールするモジュー
ルを指定した第２のＰＥＣＴと、第２のＰＥＣＴを通し
てコールされる第２の例外処理モジュールとを有する。
ＰＥＣＴおよび例外処理モジュールを２つ作ることによ
り、特別なオペレーションを必要としないで、例外処理
モジュール内のバグによる例外発生時でも、データを採
取することができる。
り、特別なオペレーションを必要としないで、例外処理
モジュール内のバグによる例外発生時でも、データを採
取することができる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のプログラムデバグ方式の一実施例を適
用したプログラムの構成図、第２図は計算機のシステム
構成の一例を示す図である。
用したプログラムの構成図、第２図は計算機のシステム
構成の一例を示す図である。
木デバグ方式が通用されたプログラム１は、第２図で示
される、中央処理装置２１、主記憶装置２２、デイスプ
レィ２３、キーボード２４、ＬＰ装置２５、ＭＴ装置２
６とからなる計算機の主記憶装置２２内に置かれる。
される、中央処理装置２１、主記憶装置２２、デイスプ
レィ２３、キーボード２４、ＬＰ装置２５、ＭＴ装置２
６とからなる計算機の主記憶装置２２内に置かれる。
プログラム１は、通常の処理モジュールであるメインプ
ログラム１１と、このメインプログラムＩＩを実行中に
例外が発生した時にコールするモジュールを指定した第
１のＰＥＣＴ１２と、第１（７）ＰＥＣＴ１２を通して
実行される第１の例外処理モジュールであるＬＰ出カモ
ジュール１３と、ＬＰ出カモジュール１３を実行中に例
外が発生した時にコールするモジュールを指定した第２
のＰＥＣＴ１４と、第２のＰＥＣＴ１４を通して実行さ
れる第２の例外処理モジュールであるＭＴ出カモジュー
ル１５とからなる。
ログラム１１と、このメインプログラムＩＩを実行中に
例外が発生した時にコールするモジュールを指定した第
１のＰＥＣＴ１２と、第１（７）ＰＥＣＴ１２を通して
実行される第１の例外処理モジュールであるＬＰ出カモ
ジュール１３と、ＬＰ出カモジュール１３を実行中に例
外が発生した時にコールするモジュールを指定した第２
のＰＥＣＴ１４と、第２のＰＥＣＴ１４を通して実行さ
れる第２の例外処理モジュールであるＭＴ出カモジュー
ル１５とからなる。
本実施例では、メインプログラム１１を実行中にどのよ
うな種別の例外が発生しても、１．Ｐ出力モジュール１
３をコールするように指定している。このＬＰ出カモジ
ュール１３は、ＬＰ装置２５に主記憶装置２２の内容を
ダンプ出力する。また、本実施例では、ＬＰ出カモジュ
ール１３を実行中にどのような種別の例外が発生しても
、ＭＴ出カモジュール１５をコールするように指定して
いる。このＭＴ出カモジュール１５は、ＭＴ装置２６に
主記憶装置２２の内容を出力する。
うな種別の例外が発生しても、１．Ｐ出力モジュール１
３をコールするように指定している。このＬＰ出カモジ
ュール１３は、ＬＰ装置２５に主記憶装置２２の内容を
ダンプ出力する。また、本実施例では、ＬＰ出カモジュ
ール１３を実行中にどのような種別の例外が発生しても
、ＭＴ出カモジュール１５をコールするように指定して
いる。このＭＴ出カモジュール１５は、ＭＴ装置２６に
主記憶装置２２の内容を出力する。
次に、このように構成された本実施例のプログラムのデ
バグ方式の動作について説明する。
バグ方式の動作について説明する。
まず、メインプログラム１１を実行中にプログラムのバ
グ等により例外が発生すると、第１のＰＥＣＴ ｒＩ
２に従い、ＬＰ出カモジュール１３が実行される。ＬＰ
出カモジュールＩ３では、まず、自プログラムが使用す
るＰ ＥＣＴをメインプログラム１１を実行中に使用し
ていた第１のＰＥＣＴ１２から第２のＰＥＣＴｌ４に変
更する。その後、ＬＰ装置２５に主記憶装置２２の内容
およびレジスタ値等、必要なデータをダンプする。この
ダンプの最中に例外が発生すると、第２のＰＥＣＴ１４
に従うので、ＭＴ出カモジュール１５が実行される。Ｍ
Ｔ出カモジュール１５ではＬＰ装置２５の代わりに、Ｍ
Ｔ装置２６に主記憶装置２２、レジスタ等の内容を出力
する。
グ等により例外が発生すると、第１のＰＥＣＴ ｒＩ
２に従い、ＬＰ出カモジュール１３が実行される。ＬＰ
出カモジュールＩ３では、まず、自プログラムが使用す
るＰ ＥＣＴをメインプログラム１１を実行中に使用し
ていた第１のＰＥＣＴ１２から第２のＰＥＣＴｌ４に変
更する。その後、ＬＰ装置２５に主記憶装置２２の内容
およびレジスタ値等、必要なデータをダンプする。この
ダンプの最中に例外が発生すると、第２のＰＥＣＴ１４
に従うので、ＭＴ出カモジュール１５が実行される。Ｍ
Ｔ出カモジュール１５ではＬＰ装置２５の代わりに、Ｍ
Ｔ装置２６に主記憶装置２２、レジスタ等の内容を出力
する。
（発明の効果）
以上説明したように本発明は、ＰＥＣＴおよび例外処理
モジュールを２つ作ることにより、特別なオペレーショ
ンを必要としないので、例外処理モジュール内のバグに
よる例外発生時でも、データを採取することができ、例
外処理モジュールのデバグのためのマシン使用時間を減
らすことができ、デバグの効率が上がる効果がある。
モジュールを２つ作ることにより、特別なオペレーショ
ンを必要としないので、例外処理モジュール内のバグに
よる例外発生時でも、データを採取することができ、例
外処理モジュールのデバグのためのマシン使用時間を減
らすことができ、デバグの効率が上がる効果がある。
第１図はプログラムデバグ方式の一実施例の構成を示す
図、第２図は計算機のシステム構成の一例の概略図であ
る。 １・・・プログラム、 １１−・・メインプログラム、 １２・・・第１のＰＥＣＴ、 １４・・・第２のＰＥｔｌ：Ｔ、 ２１−・・中央処理装置、 ２２−・・主記憶装置、
２３−・・デイスプレィ、 ２４−・・キーボード、
２５・・・ＬＰ装置、 ２６−ＭＴ装置。
図、第２図は計算機のシステム構成の一例の概略図であ
る。 １・・・プログラム、 １１−・・メインプログラム、 １２・・・第１のＰＥＣＴ、 １４・・・第２のＰＥｔｌ：Ｔ、 ２１−・・中央処理装置、 ２２−・・主記憶装置、
２３−・・デイスプレィ、 ２４−・・キーボード、
２５・・・ＬＰ装置、 ２６−ＭＴ装置。
Claims (1)
- 【特許請求の範囲】 １、プログラム実行中に例外が発生した時、例外を通知
する方法として、例外発生時にコールするモジュールを
例外種別毎に指定できるテーブルであるＰＥＣＴを各プ
ログラム毎に持つことができる計算機において、 メインプログラムを実行中、ハードウェアがプログラム
の例外を検出した時にコールするモジュールを指定した
第１のＰＥＣＴと、 第１のＰＥＣＴを通してコールされる第１の例外処理モ
ジュールと、 第１の例外処理モジュールを実行中、ハードウェアがプ
ログラムの例外を検出した時にコールするモジュールを
指定した第２のＰＥＣＴと、第２のＰＥＣＴを通してコ
ールされる第２の例外処理モジュールとを有するプログ
ラムデバグ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63086533A JPH01258140A (ja) | 1988-04-08 | 1988-04-08 | プログラムデバグ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63086533A JPH01258140A (ja) | 1988-04-08 | 1988-04-08 | プログラムデバグ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01258140A true JPH01258140A (ja) | 1989-10-16 |
Family
ID=13889637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63086533A Pending JPH01258140A (ja) | 1988-04-08 | 1988-04-08 | プログラムデバグ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01258140A (ja) |
-
1988
- 1988-04-08 JP JP63086533A patent/JPH01258140A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01258140A (ja) | プログラムデバグ方式 | |
| JP2732768B2 (ja) | データ処理装置 | |
| JPH02118733A (ja) | タスクの実行制御方式 | |
| JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
| JP2659366B2 (ja) | デバッグ方法及びその装置 | |
| JP2726998B2 (ja) | 電子計算機のテスト方法 | |
| JPS60179847A (ja) | 実配列および仮配列間の整合性チエツク方式 | |
| JPS59214949A (ja) | プログラム開発用端末装置 | |
| JPS62254236A (ja) | 例外事象検出装置 | |
| JPS6349249B2 (ja) | ||
| JPH03242736A (ja) | 異常処理方式 | |
| JPS6276756A (ja) | 自己検査回路を備えた半導体装置 | |
| JPH03290739A (ja) | プログラムの動的解析方式 | |
| JPS5922147A (ja) | 再試行処理のチエツク方式 | |
| JPS63205740A (ja) | プログラム実行トレ−ス処理方式 | |
| JPS6365542A (ja) | デバツグ方式 | |
| JPH01205348A (ja) | プログラムデバッグ方式 | |
| JPH01121950A (ja) | トレース機能付マイクロプロセッサ | |
| JPH0750445B2 (ja) | プログラムのデバツグ方式 | |
| JPS638949A (ja) | プログラムの検査装置 | |
| JPS61161556A (ja) | 情報処理装置 | |
| JPS6277656A (ja) | プログラムデバッグ方式 | |
| JPH01309144A (ja) | コンソール入力可能型デバグ方式 | |
| JPS60239843A (ja) | デバツグ装置 | |
| JPH01188956A (ja) | プログラム例外処理方式 |