JPH01258162A - 情報伝送装置 - Google Patents

情報伝送装置

Info

Publication number
JPH01258162A
JPH01258162A JP8536888A JP8536888A JPH01258162A JP H01258162 A JPH01258162 A JP H01258162A JP 8536888 A JP8536888 A JP 8536888A JP 8536888 A JP8536888 A JP 8536888A JP H01258162 A JPH01258162 A JP H01258162A
Authority
JP
Japan
Prior art keywords
channel
interrupt
information transmission
time
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8536888A
Other languages
English (en)
Inventor
Hiroki Sakata
坂田 弘樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8536888A priority Critical patent/JPH01258162A/ja
Publication of JPH01258162A publication Critical patent/JPH01258162A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、1つの制御処理部にて複数のチャネルの情
報伝送を制御する情報伝送装置に関するものである。
〔従来の技術〕
第4図はこの種の従来の情報伝送装置を示す構成図であ
シ、図において、1はそれぞれ複数のチャネルの各々に
対応して設けられ、各チャネルの回線上に伝送されるデ
ータの取シ込み等を行う送/受信データ処理回路、2は
それぞれ前記送/受信データ処理回路1の各々に接続さ
れて、対応する送/受信データ処理回路1よ多発生した
割込要因を取シ込む割込処理部、3は所定の周期で割込
を発生するタイマ制御回路、4はこのタイマ制御回路3
よ多発生する割込を処理するタイマ割込処理部、5はこ
れら各割込処理部2およびタイマ割込処理部4が接続さ
れて、非同期に発生する割込要因を一時保留するインタ
ー7エイスキエー、6は回線状態を制御し、このインタ
ーフエイスキ為−5よシ順次入力される割込要因に基づ
いて、次の動作を判断してその起動を行う制御処理部、
7はこの制御処理部6の起動によりて実際に伝送される
データを作成する送信処理部である。
次に動作について説明する。いづれかのチャネルの回線
上にデータ等が伝送されると、そのチャネルに対応付け
られ先送/受信データ処理回路1よシデータ受信の割込
が発生し、それに接続された割込処理部2が起動される
。起動された割込処理部2は、送/受信データ処理回路
1よシ受信データ等の割込要因を取シ出してインターフ
エイスキニー5へ送)、インターフエイスキ:L−5は
それを一時保留する。状態制御処理部6は、インター7
エイスキーー5よシ非同期にキューイングされた割込要
因をデキユーし、現在の回線状態にしたがって次の動作
を判断する。たとえば、次のデータの送信の場合は、送
信処理部Tを起動し、実際に回線上にデータを送シ込む
〔発明が解決しようとする課題〕
従来の情報伝送装置は以上のように構成されているので
、いづれかのチャネルが障害状態となシ送/受信データ
処理回路1からの割込が多発した場合、制御処理部6で
は、当該障害チャネルの処理負荷が大きくなυ、他の正
常チャネルの処理に影響を与え各チャネルへの均等サー
ビスができなくなるという問題点がありた。
この発明は上記のような問題点を解消するためになされ
たもので、いずれかのチャネルが障害状態となった場合
に、その障害が他の正常なチャネルの処理に与える影響
を少なくして、各チャネルへの均等サービスが可能な情
報伝送装置を得ることを目的とする。
〔課題を解決するための手段〕
この発明に係る情報伝送装置は、一定時間内に発生する
割込回数を検出し、その回数にょシチャネルの異常状態
を判断するとともに、異常状態と判定されたチャネルは
、一定時間割込の処理を停止させるものである。
〔作用〕
この発明における情報伝送装置は、一定時間内に発生す
る割込回数によってチャネルの異常状態を検知し、異常
チャネルの割込処理を一定時間停止させる事によ)制御
処理部の負荷を軽減し、各チャネルの均等サービスを可
能にする。
〔実施例〕
以下、この発明の一実施例を図について説明する。第1
図において、1は送/受信データ処理回路、2は割込処
理部、3はタイマ制御回路、4はタイマ割込処理部、5
はインターフエイスキニー、6は制御処理部、1は送信
処理部であシ、第4図に同一符号を付した従来のそれら
と同一、あるいは相当部分であるため詳細な説明は省略
する。また、8は前記各送/受信データ処理回路1と各
割込処理部2との間に接続され、一定時間内の割込発生
回数に基づいて回線の異常状態を検知する回線異常監視
処理部、9は前記タイマ制御回路3とタイマ割込処理部
4との間に接続され、前記回線異常監視処理部8が回線
異常を検出するための時間の測定処理を行う回線異常時
間測定処理部である0 次に動作についてa明する。ζζで、第2図は前記回線
異常監視処理部8の動作手順を示すフローチャート、第
3図は前記回線異常時間測定処理部9の動作手順を示す
フローチャートである。
いずれかのチャネルの回線上にデータ等が伝送されると
、そのチャネルに対応付けられた送/受信データ処理回
路1はデータ受信の割込を発生させる。この割込によっ
て対応する回線異常監視処理部8が起動され、起動され
た回線異常監視処理部8は対応する割込回数チエツクカ
ウンタの計数値をカウントアツプする(ステップ5TI
)。ここで、前記回数チエツクカウンタの計数値は、後
に説明するように回線異常時間測定処理部9の処理によ
って一定時間毎にクリアされている。
次に、回線異常監視処理部8はその割込回数チエツクカ
ウンタの計数値を読み込んで、あらかじめ定められた異
常割込回数との比較を行う(ステップ5T2)。その結
果、計数値が異常割込回数以下であれば、当該回線異常
監視処理部8はそのチャネルが正常状態にあるものと判
断して処理を終了し、対応する割込処理部2は送/受信
データ処理回路1よ)受信データ等の割込要因を取シ出
してインター7エイスキ&−5にエンキューする。
また、比較の結果、計数値が異常割込回数を越えていれ
ば、当該回線異常監視処理部8はそのチャネルの回線状
態に異常が発生したものと判定し、対応する送/受信デ
ータ処理回路1を停止させて(ステップST3 )処理
を終了する。これによって、当該異常状態のチャネルの
回線からの割込は、その後、あらかじめ設定された一定
の時間だけ処理されなくなる。
また、回線異常時間測定処理部9は、定められた所定の
周期で割込を発生しているタイマ制御回路3によって起
動され、まず、全ての割込回数チエツクカウンタの計数
値をクリアする(ステップST4 )。従りて、割込回
数チエツクカウンタはタイマ制御回路3の割込周期でク
リアされ、前記各回線異常監視処理部8は、この割込同
期内に割込回数チエツクカウンタの計数値が、あらかじ
め定められた異常割込回数を越えた場合に、そのチャネ
ルの異常状態と判定する。
次に、回線異常時間測定処理部9は各チャネル毎に、送
/受信データ処理回路1が停止しているか否かを判定し
くステップST5 )、停止している場合にはその停止
時間があらかじめ定められた設定時間を経過したか否か
を判定する(ステップST6 )。判定の結果、停止時
間が設定時間を過ぎていればその送/受信データ処理回
路1の停止解除を行う(ステップ5T7)。これにより
て、−度対応するチャネルが異常と判定されて停止状態
となった送/受信データ処理回路1が、回線状態が正常
に復帰した後も永久に停止状態になっていることを防止
している。このステップST5〜ステップST7の処理
は、ステップST8で全チャネルの確認が済んだことを
検出するまで繰シ返される。ステップST8にて全チャ
ネルの確認が終了したことを検出すると、尚該処理を終
了し、次の割込がタイマ制御回路3よシ発生するまで待
機する。
なお、上記実施例では、タイマ制御回路からの割込によ
シ各監視時間を検知したが、タイマ制御回路を利用せず
にプログラム実効時間を利用してプログラムによる監視
時間の検知を行ってもよく、上記実施例と同様の効果を
奏する。
〔発明の妨果〕
以上のように、この発明によれば、一定時間内に発生す
る割込回数によル異常チャネルを検知し、当該異常チャ
ネルの割込処理を一定時間停止させるように構成したの
で、制御処理部の負荷を軽減し、異常状態のチャネルが
発生してもその異常状態が他のチャネルに与える影響を
少くして、各チャネルへの均等サービスが可能な情報伝
送装置が得られる効果がある。
【図面の簡単な説明】
第1図は、この発明の一実施例による情報伝送装置を示
す構成図、第2図はよび第3図はその動作手順を示すフ
ローチャート、第4図は従来の情報伝送装置を示す構成
図である。 1は送/受信データ処理回路、2は割込処理部、3はタ
イマ制御回路、4はタイマ割込処理部、6は制御処理部
、8は回線異常監視処理部、9は回線異常時間測定処理
部。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 1つの制御処理部にて複数のチャネルの情報伝送の制御
    を行う情報伝送装置において、前記各チャネル毎に一定
    時間内に発生する割込回数を検出し、検出された前記割
    込回数が所定値を越えた場合、当該チャネルを異常状態
    と判定するとともに、異常状態と判定された前記チャネ
    ルからの割込の処理を一定時間停止することを特徴とす
    る情報伝送装置。
JP8536888A 1988-04-08 1988-04-08 情報伝送装置 Pending JPH01258162A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8536888A JPH01258162A (ja) 1988-04-08 1988-04-08 情報伝送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8536888A JPH01258162A (ja) 1988-04-08 1988-04-08 情報伝送装置

Publications (1)

Publication Number Publication Date
JPH01258162A true JPH01258162A (ja) 1989-10-16

Family

ID=13856774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8536888A Pending JPH01258162A (ja) 1988-04-08 1988-04-08 情報伝送装置

Country Status (1)

Country Link
JP (1) JPH01258162A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2256628A1 (en) 2009-05-22 2010-12-01 Renesas Electronics Corporation Interrupt processing apparatus and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2256628A1 (en) 2009-05-22 2010-12-01 Renesas Electronics Corporation Interrupt processing apparatus and method

Similar Documents

Publication Publication Date Title
US6604006B2 (en) Control device in a system and method for monitoring a controller
EP0580938A2 (en) Duplex communication control device
JPH01258162A (ja) 情報伝送装置
JP2680473B2 (ja) ウォッチドック機構
JPS61290836A (ja) デ−タ伝送制御方式
KR100250888B1 (ko) 분산 제어 시스템의 네트워크 점검 장치
JP3424916B2 (ja) 汎用インタフェース制御装置及び汎用インタフェース制御方法
JPH02311099A (ja) 誤動作防止制御方式
JPH0239143B2 (ja)
JP2731677B2 (ja) パス切替制御方式
JPH02252034A (ja) ウォッチドッグタイマ設定方式
JPH03208138A (ja) システム監視方式
JPS58104535A (ja) 優先伝送方式
JPH02131648A (ja) マルチポイント接続回線の監視装置
JPS63299597A (ja) 監視情報伝送装置
JPH01219934A (ja) 記憶装置
JPH0456540A (ja) 監視制御装置
JPH01103046A (ja) 通信制御方式
JPS58106624A (ja) 入出力装置制御方式
JPH03113511A (ja) Fa通信方式
JPH04362835A (ja) データ転送方法
JPH06315043A (ja) シーケンサ・リモートi/o伝送装置のポーリングタイムアウト検出方法
JPH04349800A (ja) 伝送データ受信方式
JPS62200432A (ja) 複数のコンピユ−タを有するコンピユ−タ装置
JPS63296422A (ja) 異常送信検出方式