JPH01259610A - 音量調整装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ産業上の利用分野 Ｂ発明の概要 Ｃ従来の技術（第９図〜第１１図） Ｄ発明が解決しようとする問題点（第９図〜第１１図） Ｅ問題点を解決するための手段（第１図〜第３図）Ｆ作
用（第１図〜第３図） Ｇ実施例 （Ｇ１）第１の実施例（第１図〜第７図）（Ｇ２）他の
実施例（第８図） Ｈ発明の効果 Ａ産業上の利用分野 本発明は音量調整装置に関し、特にディジタル音量調整
回路に適用するものである。

Ｂ発明の概要 本発明は、音量調整装置において、ゲイン冊演算処理を
シーケンス処理しながら、乗算回路から割込み指令が生
じたとき、当該乗算回路へのゲイン量データの読出し処
理を実行するようにしたことにより、複数チャンネルの
オーディオ信号の音量を節易な構成によって確実に調整
することができる。

Ｃ従来の技術 ディジタル音量調整回路ｌは一般に第９図に示すように
、オーディオ入力データＤＩＮを乗算回路２においてゲ
イン量データＤ　Ｇ　Ａ　Ｉ　Ｎと乗算してオーディオ
出力データＤ。Ｕ、を得るもので、音ｆｆｉ　１１整子
３が例えばマニュアルで調整操作されたとき出力される
音１ｔＨｊｌ信号号Ｓ、。８アに対応する値のゲイン量
データＤＧＡＩＮをゲインコントローラ４において発生
するようになされている。

従来ゲインコントローラ４として、第１０図に示すよう
に、アップダウンカウンタ構成のものが用いられている
。

すなわちゲインコントローラ４はアップダウンカウンタ
１１を有し、そのプリセット入力端ＰＲに対して終値設
定データＤＦｌＨ又は初期値設定データＤＩＮアがプリ
セットデータＤＡＴＡとして供給され、ロード端子ＬＤ
にロード信号ＬＯＡＤが与えられた時プリセツトデータ
ＤＡＴＡを読み込むと共に、その後アップダウン指令入
力端ｕ　／　Ｄに与えられる音量調整信号Ｓ、。８．の
内容に応じて、クロック入力端ＣＫに与えられるクロッ
ク信号ＣＬＯＣＫに同期してアップカウント動作又はダ
ウンカウント動作するようになされている。

アップダウンカウンタ１１のカウント内容は、ゲイン量
データＤＧＡＩＮとしてゲインコントローラ４から乗算
回路２（第９図）に送出される。

第１０図の構成において、音量調整子３　（第９図）か
ら音量を増大させる（又は減少させる）ことを内容とす
る音ｆｆ１ｆｉｌｌ整信号Ｓ　ＣＱＩＩが与えられると
、　アップダウンカウンタ１１はカウント内容が終値設
定データＤＦＩＮ　　（又は初期値設定データＤＩＮ？
）と一致するまで、プリセットデータＤＡＴＡの値から
アップカウント（又はダウンカウント）動作する。

ここで音ｆｉｍ整信号５ｃｏｓアは切換回路１２に対し
て切換制御信号として与えられ、音量ｙ４整信号Ｓ　ｃ
ａＮｔがアップカウント（又はダウンカウント）を指定
しているとき、入力端ａｌ（又はＧ２）に与えられてい
る終値設定データＤＦＩＮ　　（又は初期値設定データ
ＤＩＮ？）を出力端ｃｌからアップダウンカウンタ１１
にプリセットデータＤＡＴＡとして送出する。これと同
時に切換回路１２は切換入力端ａ２（又はＧ３）に与え
られている初期値設定データＤｕ、４ｔ　　（又は終値
設定データＤＦＩＮ）をコンパレータ１３の基準値デー
タ入力端Ｂに供給する。

コンパレータ１３はこの基準値データ入力端Ｂに与えら
れたデータを、比較値データ入力端Ａに供給されるゲイ
ン量データＤ。ＡＩＭと比較し、アップダウンカウンタ
１１のアップカウント動作（又はダウンカウント動作）
の終了時点を判断する。

すなわちコンパレータ１３は音量調整信号Ｓ、。１を受
けてアップカウント（又はダウンカウント）が指定され
たとき、基準値データ入力端Ｂに供給されている終値設
定データＤ　ＦＩＮより比較値データＡが大きくなった
とき（又は小さくなったとき）比較値検出信号５ｃｏｕ
＋（又はＳ、。、）を切換回路１４の切換入力端ａｌｌ
　（又はＧ１２）、切換出力端ｃｌｌを通じ、さらにイ
ンバータ１５を通じてアップダウンカウンタ１１のロー
ド入力端ＬＯにロード信号ＬＯＡＤとして与えるように
なされている。

かくしてコンパレータ１３は、アップカラン１〜（又は
ダウンカウント）が指定されたとき、アップダウンカウ
ンタ１１のカウント内容が終値設定データＤＦ＋、４（
又は初′Ｍ（ｌｆｆｆｆ設定ダーク０１Ｎ？超えたとき
、アップダウンカウンタ１１をロード動作させることに
より、初期値設定データＤＩＮア（又は終値設定データ
ＤＦ１−　）をプリセットしてその後のカウント動作を
続けることができるようになされている。

このようにして第１０図の構成によれば、オペレータが
音量調整子３を用いて音量を増大（又は減少）させよう
としているとき、アップダウンカウンタ１１はクロック
信号ＣＬＯＣＫの周期で１ステツプずつカウント内容を
増大（又は減少）するように歩進動作して行くので、結
局ゲイン量データＤＧＡＩＮは第１１図に示すように、
音量調整信号Ｓ、。ＮＹが音量の増大を指令している区
間Ｔｔ＋Ｐの間、初期（ｌ！！Ｄ１ＮＴから傾斜部Ｇ１
を通って終値ＤＰＩＮに変化し、またこれとは逆に音量
の減少を指令している区間Ｔ９゜□の間終値Ｄ□８から
傾斜部Ｇ２を通って初期値ＤＩＮ□に変化させるように
制御し得る。

Ｄ発明が解決しようとする問題点 ところが第１０図のゲインコントローラ４によれば、第
１に、コントロールできるチャンネル数は１チヤンネル
に限られるので、オーディオ入力データＤい（第９図）
のチャンネル数に対応する分だけ第１０図の構成のゲイ
ンコントローラ４を別個に用意しなければならないので
、チャンネル数が多くなればなる程音ｆｆｉ調整回路１
の構成が全体として大型になることを避は得ない問題が
ある。

また第２に、第１０図のゲインコントローラ４によって
得ることができるゲイン量データＤＧＡＩＮ（第１１図
）の傾斜部Ｇ１及びＧ２の傾斜は、クロック信号ＣＬＯ
ＣＫの繰返し周期によって一義的に決まるので、オーデ
ィオ出力データＤ。ＬＩＴを必要に応じて任意な変化率
で変化させることができない問題がある。

因に（頃斜部Ｇ１及びＧ２の傾斜を必要に応じて変化さ
せるためには、クロック信号ＣＬＯＣＫの繰返し周期を
必要に応じて変更できるようにすればよいと考えられる
が、実際上クロック信号ＣＬＯＣＫの繰返し周期はオー
ディオ信号のサンプリング周波数ＦＳ（例えば４８　（
ｋｌｌｚ）　）に選定されており、その繰返し周期は任
意には変更できない。

本発明は以上の点を考慮してなされたもので、複数チャ
ンネルのオーディオ信号の音量を変更制御するにつき、
全体としての構成を複雑にしないようにし得ると共に、
ゲイン量データの変化率を必要に応じて簡易に変更し得
るようにした音量調整回路を提案しようとするものであ
る。

Ｅ問題点を解決するための手段 かかる問題点を解決するため第１の発明においては、複
数チャンネルのオーディオ信号５ＡＮＩＮＩ〜ｓ　ＡＮ
＋ｓａ　　、　５ＤＩＧＩＮＩ　〜　５ＯＩＧＩＮ４、
　Ｓ　ＡＮＯＵ丁、〜Ｓ　ＡＮＯＵＴ４％　Ｓ　ｏ＋ｃ
ｏｕｔ＋　〜Ｓ　ＤＩＧＯＵＴ４に対するゲイン量デー
タＤＧＡ、、４を予め決められた一連のシーケンス処理
ステップ（Ｓ　Ｐ　Ｉ　Ｎ）　Ｎ−１〜、２〜（ＳＰ５
Ｎ）Ｎ−１〜＋２を時分割的に処理することにより作成
してゲインデータメモリ部４１に蓄積し、乗算手段２５
からゲイン量読出し要求（Ｄｓ　、５１４ＰＹ　）が発
生したときシーケンス処理ステップ（ＳＰＩＮ）　Ｈａ
ｌ−１２〜（Ｓ　Ｐ　５　Ｎ）　Ｎ−１〜、２の処理を
中断してゲイン量読出し要求（Ｄｓ　、５ｓｐｖ　）に
相当するチャンネルのゲイン量データ（ＤＡＴＡ）Ｍを
乗算手段２５に送出するゲインコントロール手段２６を
設けるようにする。

また第２の発明においては、ｉｔの発明に加えて、乗算
手段２５から発生したゲイン量読出し要求（Ｄｓ　、５
ｓｐｖ　）に対応する読出し処理（ＳＰＭ）Ｍ−１〜３
．を最優先の順序でシーケンス処理ステップ（Ｓ　Ｐ　
Ｉ　Ｎ）　Ｎ−１〜１！〜（Ｓ　Ｐ　５　Ｎ）　＋１＋
ｌ〜ｌ□に割り込ませるようにする。

また第３の発明においては、　第１の発明に加えて、一
連のシーケンス処理ステップ（ＳＰＩＮ）Ｎ、１〜Ｉ□
〜（Ｓ　Ｐ　５　Ｎ）　Ｎ−１−１□に音量変更処理ス
テップ（ＳＰ４Ｎ）Ｎ１．〜１：を含み、音量データ入
力手段（２９，３０）から音量変更要求（Ｄ、、ＳＣＰ
υ）が発生したとき、当該音量変更データ（ＤＡＴＡ）
ｒを一連のシーケンス処理ステップ（Ｓ　Ｐ　Ｉ　Ｎ）
　Ｎ−１−＋ｔ〜（Ｓ　Ｐ　５　Ｎ）　Ｎ−１〜、２の
処理に用いるデータとしてゲインデータメモリ部４１に
書き込むようにする。

Ｆ作用 第１の発明において、　複数のチャンネルのオーディオ
信号Ｓ　ＡＮＩＮＩ　””　Ｓ　ＡＮＩＮ４、　Ｓ　Ｉ
ＩＩＧＩＮＩ〜Ｓ　ＤＩＧＩＮ４％　　　　Ｓ　ＡＮｏ
ｕｔ＋〜Ｓ　ＡＮＯｕＴ４ｓ　　　　Ｓ　ＤＩＧＯＬＩ
ＴＩ〜５ＤＩＧＯＬＩＴ４に対するゲイン量データ（Ｄ
ＡＴＡ）□の作成を、予め決められた一連のシーケンス
処理ステップ（Ｓ　Ｐ　Ｉ　Ｎ）　Ｎ−１〜１□〜（Ｓ
　Ｐ　５　Ｎ）　Ｈ−ｒ〜、！によって時分割的に処理
するようにしたことにより、処理すべきチャンネル数が
多くなったとしても、音量調整装置の構成を全体として
複雑かつ大規模にしなくとも各チャンネルごとに変化率
を任意に指定し得る音量調整装置を実現できる。

かくするにつき、各チャンネルのゲイン量データ（ＤＡ
ＴＡ）Ｈの乗算手段２５への読出し処理を、　ゲイン量
データ（ＤＡＴＡ）、４を作成するための一連のシーケ
ンス処理ステップ（ＳＰＩＮ）８８１〜１□〜（Ｓ　Ｐ
　５　Ｎ）　Ｎ−１〜１□に割り込ませようにしたこと
により、全てのチャンネルについての音量の調整を必要
に応じて確実になし得る。

また第２の発明において、ゲイン１ｌｆｌ出し要求（Ｄ
３、Ｓ□Ｖ）に対応する読出し処理を最優先の順序で割
り込ませるようにしたことにより、ゲイン量データ（Ｄ
ＡＴＡ）　、１の作成処理と、ゲイン量データ（ＤＡＴ
Ａ）Ｈの乗算手段２５への読出し処理とを非同期なタイ
ミングで実行できるようにし得、　かくしてゲイン量デ
ータ（ＤＡＴＡ）、４の作成処理及び読出し処理を時間
管理をするために、大規模な手段を必要としないように
できる。

また第３の発明において、　音量変更データ（ＤＡＴＡ
）Ｐの書込み処理を、　一連のシーケンス処理ステップ
（Ｓ　Ｐ　Ｉ　Ｎ）　Ｎ−１〜、〜（Ｓ　Ｐ　５　Ｎ）
Ｎ、、〜１□に含ませるようにしたことにより、音量変
更データ（ＤＡＴＡ）Ｐの入力手段（２９，３０）及び
ゲインコントロール手段２６間の時間管理をしなくとも
、必要に応じて確実に音量変更データ（ＤＡＴＡ）ｒを
ゲインデータメモリ部４１に書き込むことができる。

Ｇ実施例 以下図面について、本発明の一実施例を詳述する。

（Ｇ１）第１の実施例 第１図において、２１は全体としてディジタル音ＭＵｆ
４整回路を示し、４チャンネル分のアナログオーディオ
入力信号Ｓ□ＩＮ１〜８□１８４をアナログディジタル
変換回路２２を介してバス２３に取込むと共に、　　４
チャンネル分のディジタルオーディオ入力信号Ｓ　ＤＩ
ＧＩＮ＋　””　３１１１０１８４をバス２３に取込む
ようになされ、　さらに４チャンネル分のディジタルオ
ーディオ出力信号Ｓ　ＤＩＯ８ＬＩＴ＋Ｓ　ＤＩＧ。ｕ
ｒｎをバス２３から外部へ送出すると共に、４チャンネ
ル分のアナログオーディオ出力信号Ｓ　ＡＮＯＵ□〜Ｓ
　ＡＮＯＬＩＴ４をディジタルアナログ変換回路２８を
介してバス２３から外部へ送出するようになされている
。

この実施例の場合、バス２３はメインコントローラ２４
と共に、データのサンプリング周波数ＦＳ　（＝４８　
（ｋＨｚ）　）に対して、１２９ＸＦＳのシステムクロ
ックＣＬ　ｓｒＨに同期して第１〜第１６チヤンネルの
オーディオ信号を順次時分割的に処理するようになされ
、メインコントローラ２４は、このシステムクロックＣ
Ｌｓｔｓのタイミングで１２チャンネル分のデータを順
次所定のシーケンスに従って処理するためのメインコン
トロール信号ＳＭＡＩＮと乗算回路２５、ゲインコント
ローラ２６、補助メモリ２７に与える。

この実施例の場合ゲインコントローラ２６は、バス２３
に順次時分割的に入力されて来る８チャンネル分の入力
オーディオ信号と、　順次時分割的に送出されて行く４
チャンネル分のオーディオ信号とに対して、　乗算すべ
き被乗数を表すゲイン量データ（ＤＡＴＡ）Ｍを各チャ
ンネルごとに第１〜第５のシーケンス処理ステップ（Ｓ
ＰＩＮ）Ｎ、、〜１□〜（Ｓ　Ｐ　５　Ｎ）　Ｎ−１−
１□（第６図）に従って定期的に演算することにより作
成して行く。

因に、ディジタル音量調整回路２１は、入力オーディオ
信号、すなわち４チャンネル分のアナログオーディオ入
力信号Ｓ　ＡＮＩＮＩ　”’　Ｓ　ＡＮＩ８４及び４チ
ャンネル分のディジタルオーディオ入力信号Ｓ　１１１
ＧＩＮＩ〜５ｌｌＩＣＩＮ４それぞれについて、入力伝
送系のケーブル長の影響を受けて信号レベルが互いに変
化して入力されるのを、必要に応じて基準レベルに調整
することにより、各チャンネルの入力オーディオ信号が
所定のダイナミックレンジに入るような調整を実行する
。

これに対してアナログオーディオ出力信号Ｓ　ＡＮＯＵ
Ｔ、〜Ｓ　ＡＮＯｔｌＴ４及びディジタルオーディオ出
力信号Ｓ　ＩＩＩＧＯＬＩＴＩ　”　Ｓ　ｏｌＧｏＵｔ
ａについては、出力伝送系の長さの影響がアナログオー
ディオ信号として送出する場合とディジタルオーディオ
信号として送出する場合とで差異がないことに基づいて
、４チャンネル分のゲインコントロールを実行する。

かくして音Ｉｌｌ整対象となる１２チャンネル分のオー
ディオ信号を、第１〜第１２チヤンネルのオーディオ信
号と呼ぶ。

これに対して乗算回路２５は、時分割的に第１〜第８チ
ヤンネルのオーディオデータがバス２３に外部から入力
されたときこれに応動して当該オーディオデータを取込
むと共に、ゲインコントローラ２６に対して割込み指令
を発生して当該チャンネルのゲイン量データ（ＤＡＴＡ
）　Ｍをゲインコントローラ２６から読み取って乗算処
理を実行した後バス２３を介して補助メモリ２７の当該
チャンネルに格納する。

またゲインコントローラ２６は補助メモリ２７に格納さ
れたオーディオデータがバス２３に読み出されたとき、
これを第９〜第１２チヤンネルのオーディオデータとし
て取り込むと共に、ゲインコントローラ２６に対して割
込み指令を発生して当該チャンネルのゲイン量データ（
ＤＡＴＡ）。

をゲインコントローラ２６から読み堰って乗算処理した
後バス２３を介して外部へ送出する。

このようにしてディジタル音Ｎ調整回路２１は、８チャ
ンネル分のオーディオ入力信号及び４チャンネル分のオ
ーディオ出力信号について、第３図に示すように、第１
、第２・・・・・・第１２チヤンネルのゲイン処理期間
ＴＩ、Ｔ２・・・・・・Ｔ１２の間に対応するチャンネ
ルのゲイン処理を実行する。

ゲインコントローラ２６には、ゲインを制御すヘキコン
トロールチャンネルＮ（＝１〜１２）ごとに、第４図に
示すように、処理チャンネルを表すチャンネルデータＣ
ＨＮ　Ｏと、当該チャンネルにおける初期値データ（Ｉ
ＮＩＴ）Ｎと、ゲインの変化方向（正のとき増加方向、
または負のとき減少方向）及び変化率を表すステップデ
ータ（ＳＴＥＰ）ｓと、終値データ（ＦＩＮＡＬ）Ｎと
が設定パネル３０によって入力されたとき、ＣＰＵ２９
がコントロール信号Ｓ　ＣＰＬＩをゲインコントローラ
２６に与えることにより、ゲインコントローラ２６のゲ
インデータメモリ部４１　（第２図）の当該チャンネル
に割当てられたメモリエリアに書込むことができるよう
になされている。

ここでステップデータ５ＴＥＰとして正の値が選定され
たときには、第５図（Ａ）に示すように、低い値の初期
値データＩＮＩＴから高い値の終値データＦＩＮＡＬに
ｌ　５ＴＥＰ　ｌの変化率で変化するようなゲイン量デ
ータＤＧＡ１Ｎが指定されたことを意味し、これに対し
てステップデータ５ＴＥＰとして負の値を設定した場合
には、第５図（Ｂ）に示すように高い値の初期値データ
ＩＮＩＴから低い値の終値データＦＩＮＡＬにｌ　５Ｔ
ＥＰ　１の変化率で変化するようなゲイン量データＤ。

ＡＩＤが指定されたことを意味している。

ゲインデータメモリ部４１に格納されたデータは、状態
制御部４３において発生される状態制御信号ＳＡＩ、Ｉ
、によって内部アドレス発生部４４から送出されたアド
レスデータＤ１に基づいて、アドレスセレクタ４５から
ゲインデータメモリ部４１に送出されるアドレスデータ
Ｄｔによって第６図に示すシーケンスに従って第１の処
理モードで処理される。

すなわ状態制御部４３は、第１の処理モードにあるとき
、第３図（Ｃ）に示すように、第１チヤンネル（すなわ
ちＮ＝１）のゲイン処理期間Ｔ１において、第１のシス
テムクロックＣＬＳＴＭ　　（第３図（Ｂ））によって
第１のシーゲンス処理ステツ７”　（Ｓ　Ｐ　Ｉ　Ｎ）
　Ｎ１．を実行させることにより第１チヤンネルの初期
値データ（ＩＮＩＴ）Ｉをゲインデータメモリ部４１か
ら演算部４２に読み出させ、続いて第２のシステムクロ
ックＣＬＳＴＩＩによって第２のシーケンス処理ステッ
プ（Ｓ　Ｐ　２　Ｎ）Ｎ、１を実行させることによりス
テップデータ（ＳＴＥＰ）、をゲインデータメモリ部４
１から演算部４２に読み出させ、３売く第３のシステム
クロックＣＬ３ＴＨによってシーケンス処理ステップ（
ＳＰ３Ｎ）Ｎ、Ｉを実行させることによって終値データ
（ＦＩＮＡＬ）、をゲインデータメモリ部４１から演算
部４２に読み出させる。

かくして演算部４２には、ゲイン量を演算させるために
必要なデータが揃うことになる。

続いて状態制御部４３は、第４のシステムクロックＣＬ
ＳＴＨのタイミングでＣＰＵインターフェース４６から
送出されているアドレスデータＤ３をアドレスセレクタ
４４において選択をさせてアドレスデータＤｉとしてゲ
インデータメモリ部４１に入力させ、かくしてＣＰＵイ
ンターフェース４６にラッチされている第Ｐチャンネル
の初期値データ（ＩＮＩＴ）、、ステップデータ（ＳＴ
ＥＰ）２、終値データ（ＦＩＮＡＬ）Ｐを書込みデータ
（ＤＡＴＡ）Ｐとしてゲインデータメモリ部４１の第Ｐ
チャンネルのメモリエリアに書き込ませる。

続いて状態制御部４３は、第５のシステムクロックＣＬ
、ア、によって第５のシーケンス処理ステップ（Ｓ　Ｐ
　５　Ｎ）　Ｈ−＋　を実行させることによって、ゲイ
ン量データ（ＤＧＡＩＮ）　＋を演算部４２からゲイン
データメモリ部４１の第１チヤンネルの初期値データ（
ＩＮＩＴ）、に対応したメモリエリアに書き込ませる。

ここで状態制御部４３が、ＣＰＵインターフェース４６
から書込みデータ（ＤＡＴＡ）Ｆをゲインデータメモリ
部４１に書き込んでいる間に、演算部４２はゲイン量デ
ータ（ＤＧＡＩＮ）　１　として、次式 ％式％（１） のように（第１チヤンネルのタイミングではＮ−１）、
初Ｍ　４ｉＭデーク（ＩＮｒＴ）＋及びステップデータ
（ＳＴＥＰ）、の和の値を初期値データ（ＩＮＩＴ）、
として求めてこれをゲインデータメモリ部４１の第１チ
ヤンネルの初期値データメモリエリアに書き込む。

このようにすることにより、ステップデータ（ＳＴＥＰ
）　、が （ＳＴＥＰ）Ｎ＞　０　　　　　　　　　　・・・・・
・（２）のように正の値であるとき、初期値データ（Ｉ
ＮＩＴ）＋１は次式 ％式％（３） のように終値データ（Ｆ　Ｉ　ＮＡ　Ｌ）　Ｎより大き
くなるまでの間、ゲイン量データ（ＤＧＡＩＮ）　Ｎを
表す初期値データ（ＩＮＩＴ）、はステップデータ（Ｓ
ＴＥＰ）Ｈの変化率で増大して行く。やがて（３）弐を
満足する状態になると、終値データ（ＦＩＮＡＬ）ｓに
到達したとして以後は（ＩＮＩＴ）　Ｎ＝　（ＦＩＮＡ
Ｌ）　ｓ　　　　　　　・・・・・・（４）のように初
期値データ（ＩＮＩＴ）Ｎを終値データ（ＦＩＮＡＬ）
＋＋　と等しく置くような演算を実行する。

これとは逆に次式 ％式％（５） のようにステップデータ（ＳＴＥＰ）Ｎが負の（直であ
るときには、 （ＩＮＩＴ）Ｎ　＜（ＦＩＮＡＬ）Ｎ　　　　　　　・
・・・・・（６）の条件になるまでの間、ゲイン量デー
タ（ＤＧＡＩＭ）Ｈを表す初期値データ（ＩＮＩＴ）Ｎ
はステップデータ（ＳＴＥＰ）Ｈの変化率で減少して行
く。

やがて（６）式を満足する状態になると、以後（ＩＮＩ
Ｔ）Ｎ　＝（ＦＩＮＡＬ）Ｎ　　　　　　　・・・・・
・（７）のように、終値データ（ＦＩＮＡＬ）イを維持
するような演算を実行する。

このようにして状態制御部４３は、第１チヤンネル（す
なわちＮ＝１チャンネル）についてのゲイン量演算処理
が終了すると、以下同様にして第２、第３・・・・・・
第１２チヤンネル（すなわちＮ　＝　２．３・・・・・
・１２チヤンネル）について、第６図のシーケンス処理
ステップ（Ｓ　Ｐ　Ｉ　Ｎ）　ｓ−ｔ〜、２、（ＳＰ２
Ｎ）Ｎ−２〜ｌ□・・・・・・（Ｓ　Ｐ　５　Ｎ）　Ｎ
−ｚ〜１□の処理を第１の処理モードとして実行する。

この実施例の場合ＣＰＵインターフェース４６は、アド
レスデータＤ４及び書込み／続出し制御信号Ｓ。２．が
ＣＰＵ２９から与えられたとき、システムクロックＣＬ
ｓｔイとが非同期の所定の周波数（例えば１　（ＭＨｚ
）　）でＣＰＵ２９からのデータ（Ｄ　Ａ　Ｔ　Ａ　）
　ｐ　ｘをラウチするように動作し、かくしてラッチさ
れたデータを上述のようにシステムクロックＣＬ　ｓｔ
、のタイミングでＰチャンネル（Ｐ−１〜１２）の書込
みデータ（ＤＡＴＡ）Ｐとしてゲインデータメモリ部４
１に書き込むよ・）になされている。

上述の第１の処理モードに加えて、状態制御部４３は乗
算回路インターフェース５１が割込み指令信号Ｓ　ＣＯ
Ｍを発生したとき、第１の処理モードから第２の処理モ
ードに切り代わって優先的にデータ（Ｄ　Ａ　Ｔ　Ａ）
　ｓを乗算回路インターフェース５１に送出させる。

すなわち乗算回路インターフェース５１は、乗算回路２
５からシステムクロックＣＬｓｔｑと非同期のタイミン
グでアドレスデータＤ、及び書込み／続出し制御信号Ｓ
　ＨＰＶを受けたとき、状態制御部４３に割込み指令信
号Ｓ、。。を発生すると共に、アドレスデータＤ５に基
づくアドレスデータＤ。

をアドレスセレクタ４５に送出する。

このとき内部アドレス発生部４４は状態制御部４３の状
態制御信号Ｓ　ＡＤＤに応動してシステムクロックＣＩ
、ｓＴｓのタイミングでアドレスセレクタ４５において
アドレスデータＤ、を選択させてゲインデータメモリ部
４１に対するアドレスデータＤ２として送出する。

このときゲインデータメモリ部４１は、第１チヤンネル
のゲイン量データ（ＭＰＹ）Ｍを読み出して読出しデー
タ（ＤＡＴＡ）ｓとして乗算回路インターフェース５１
に送出し、ゲイン量データ（１）ＡＴＡ）□としてバス
２３を介して乗算回路２５に取り込まセる。

このようにして状態側？ｉｆ１部４３は、第６図につい
て上述した第１の処理モードで処理動作を実行している
間に乗算回路インターフェース５１から割込み指令信号
Ｓ、。、が発生すると、これに優先的に応動して第７図
に示すように、　現在処理しているシーケンス処理ステ
ップに続くシーケンス処理ステップの実行を待たせて割
込み処理ステップ（ＳＰＭ）Ｍ−１〜１□を実行するこ
とによりゲイン量データ（ＭＰＹ）Ｍを読出しデータ（
ＤＡＴＡ）、４としてゲインデータメモリ部４１から乗
算回路インターフェース５１に読み出す。

この割込み処理ステップ（Ｓ　Ｐ　Ｍ）　、４−＋−１
が終了すると、状態制御部４３は、待たせている次のシ
ーケンス処理ステップの実行を開始させる。

以上の構成において、ゲインコントローラ２６は、乗算
回路２５から割込み指令信号Ｓ。ＯＮ　　（第２図）が
到来しない限り、第３図（Ｃ）のゲイン処理期間Ｔ’ｌ
、Ｔ２・・・・・・で示すように、第１　　（Ｎ＝１）
チャンネル、第２　（Ｎ＝２）チャンネル・・・・・・
について第６図について上述したシーケンス処理ステッ
プ（Ｓ　Ｐ　Ｉ　Ｎ）　Ｎ−１〜（Ｓ　Ｐ　５　Ｎ）　
Ｎ−１、（Ｓ　Ｐ　Ｉ　Ｎ）　、４−ｚ〜（ｓ　ｐ　５
　Ｎ）　Ｎ＋！・・・・・・を繰り返すような第１の処
理モードをシステムクロックＣＬ３丁Ｈに同期して実行
する。

ここで第４番目のシーケンス処理ステップ（ＳＰ　４　
Ｎ）　Ｎ−１〜Ｉ□をＣＰＵ２９からの入力データ（Ｃ
ＰｔＪ）Ｆの書込み期間として割り当てたことにより、
例えば第３図（Ａ）に示すようにＣＰＵ：９から書込み
指令信号ｓ　ｃｐｕが到来したとき、データ（ＣＰ　Ｕ
）　Ｆを第４のシーケンス処理ステップ（Ｓ　Ｐ　４　
Ｎ）　、ｌ−Ｉ〜１□を利用してゲインデータメモリ部
４１に書き込むことができる。

かくするにつき、ＣＰＵインターフェース４５に対する
データのラッチが、システムクロックＣＬ　５Ｔ１４と
同期していなくともＣＰＵインターフェース４５にＣＰ
Ｕ２９からのデータ（ＣＰＵ）ｐを表すデータ（ＤＡＴ
Ａ）ＰＸがラッチされると、このデータ（ＣＰＵ）Ｐが
ラッチ直後のシーケンス処理ステップ（Ｓ　Ｐ　４　Ｎ
）　Ｈ−＋−１ｔにおいて、システムクロックＣＬｓア
、に同期してＣＰＵインターフェース４６からの書込み
データ （ＤＡＴＡ）ｐとしてゲインデータメモリ部４１に書き
込むことができる。

例えば第３図（Ａ）に示すように、第１　（Ｎ＝１）チ
ャンネルのゲイン処理期間ＴＩの間の時点ｔ、〜ｔ２に
おいてＣＰＵインターフェース４６に書込み／続出し制
御信号ｓ　ｃｔｕが発生してデータ（ＤＡＴＡ）□がＣ
ＰＵインターフェース４６にラッチされたとき、このデ
ータに基づく書込みデータ（ＤＡＴＡ）Ｐは次のゲイン
処理期間、すなわち第２　　（Ｎ＝２）チャンネルのゲ
イン処理期間Ｔ２に含まれるシーケンス処理ステップ（
ＳＰ４Ｎ）Ｎ−２（第３図（Ｅ））の実行時にゲインデ
ータメモリ部４１を書込み動作させることにより（第３
図（Ｆ））　、当該ゲインデータメモリ部４１に書き込
むことができる。

このようにしてゲインコントローラ２６は、第１の処理
モードでシステムクロックＣＬＳｆＨに同期して第１、
第２・・・・・・第１２（Ｎ＝１．２・・・・・パ１２
）チャンネルのゲイン量の変更操作にともなうＣＰＵ２
９からのデータの書直し演算を実行する。

このような第１の処理モードでの処理を実行している間
に乗算回路２５から書込み／続出し制御信号Ｓ　ＨＰ”
ｌが発生すると（第２図）、ゲインコントローラ２６は
第３図のゲイン処理期間Ｔ３の時点り、〜ｔ４について
示すように、第７図について上述した第２の処理モード
に移ってゲインデータメモリ部４１からゲイン量データ
（ＭＰＹ）Ｍを読み出す割込み処理ステップ（Ｓ　Ｐ　
Ｍ）　、４−１−１２（第３図（Ｄ））を実行する。

そのとき乗算回路２５はそれぞれのチャンネルＭ＝１〜
１２のうち、　書込み／続出し制御信号５ＨＰＶが発生
したチャンネルのゲイン量データ（ＭＰＹ）Ｍをゲイン
データメモリ部４１から読み出すことができる。

この結果ゲインデータメモリ部４１は第３図（Ｆ）に示
すように、　第１チヤンネルのゲイン処理期間Ｔ１のシ
ーケンス処理ステップ（Ｓ　Ｐ　５　Ｎ）Ｎ−１、第２
チヤンネルのゲイン処理期間Ｔ２のシーケンス処理ステ
ップ（ＳＰ４Ｎ）Ｍ、□、（ＳＰ　５　Ｎ）　Ｈ−ｔ　
、第３チヤンネルのゲイン処理期間Ｔ３のシーケンス処
理ステップ（Ｓ　Ｐ　５　Ｎ）　Ｎ−３・・・・・・に
おいて、順次ゲイン量データ（ＤＧＡＩＮ）　３、ＣＰ
ＬＩのデータ（ＣＰＵ）Ｐ　、ゲイン量データ（ＤＧＡ
、、）　、、（ＤＧＡＩＮ）　＊を順次格納する。

上述の構成によれば、ゲインコントローラ２６が乗算回
路２５の乗算動作とは非同期の関係を維持しながらシス
テムクロックＣＬｓｔ１４に同期して全てのチャンネル
についてゲイン量の演算を実行すると共に、乗算回路２
５から割込み指令が到来したとき優先的に当該乗算回路
２５のデータ読出し処理を実行するようにしたことによ
り、数多くのチャンネルについての音量調整処理を極く
簡易な構成によって実現し得る。

因に全てのチャンネルのゲイン量の演算はシーケンス処
理ステップ（Ｓ　Ｐ　Ｉ　Ｎ）　ｓ−＋〜ｒｔ、　　（
ＳＰ２Ｎ）ｓ−＋〜１７、（Ｓ　Ｐ　３　Ｎ）　Ｎ−１
〜、ア、（Ｓ　Ｐ　５　Ｎ））Ｉ。、〜、２として１サ
ンプル期間の間に時分割的に実行できるので、当該演算
処理手段を全てのチャンネルについて並列的に設ける必
要性をな（し得る。

また、ＣＰＵ２９からゲイン量の変更データが入力され
たとき、これを処理するための期間をシーケンス処理ス
テップの１つ（Ｓ　Ｐ　４　Ｎ）　Ｎ−１〜１２として
実行するようにしたことにより、ＣＰＵ２９からのデー
タの書込み処理のタイミングと、ゲインコントローラ２
６におけるゲイン量演算処理のタイミングとの間の時間
管理を簡易な構成で実現出来る。

これに加えて、かかるシーケンス処理ステップに対する
割込みをかけることにより乗算回路２５に対するゲイン
量データの読出し処理を実行するようにしたことにより
、乗算回路２５の演算処理のタイミングと、ゲインコン
トローラ２６におけるゲイン量演算処理のタイミングと
の間の時間管理をごく簡易な構成で実現できる。

（Ｇ２）他の実施例 （１）上述の実施例においては、ＣＰＵ２９からのデー
タ（ＣＰＵ）Ｐの書込み処理をシーケンス処理ステップ
のうち第４番目のシーケンス処理ステップ（Ｓ　Ｐ　４
　Ｎ）　Ｎ−１〜１□に設定するようにしたが、シーケ
ンス処理ステップの順序はこれに限らず種々変更し得る
。

（２）上述の実施例においては、シーケンス処理ステッ
プとして５つの処理をするように構成した場合について
述べたが、その他の処理を含めて５ステップ以上にする
ようにしても上述の場合と同様の効果を得ることができ
る。

（３）上述の実施例においては、（１）弐〜（７）式に
ついて上述したように、初期値データ（ＩＮＩＴ）Ｎと
ステップデータ（ＳＴＥＰ）ｓとの演算結果を初期値デ
ータ（ＩＮＩＴ）Ｎとしてゲインデータメモリ部４１に
書き込むようにしたが、これに代え、計算によって得る
ことができたゲイン量データを、初期値データ（ＩＮＩ
Ｔ）、とは置かずに他のデータ（ＤＧＡＩＨ）　ｓとし
て初期値データ（ＩＮＩＴ）、とは別個にゲインデータ
メモリ部４１に格納し、当該ゲイン量データ（ＤＧＡＩ
Ｎ）Ｎを乗算回路２５に読み出させるようにしても、上
述の場合と同様の効果を得ることができる。

（４）上述の実施例においては、第２図において図示し
たように、乗算回路２５として、ゲインコントローラ２
６のゲインデータメモリ部４１からゲイン量データを読
み出す機能だけをもつような構成のものを用いた場合に
ついて述べたが、これに代え、乗算回路２５からゲイン
コントローラ２６のゲインデータメモリ部４１に必要に
応じてデータを書き込むことができるようにしても、上
述の場合と同様の効果を得ることができる。

この場合第３図との対応部分に同一符号を付して第８図
に示すように、例えばＣＰＵデータを書き込むためのシ
ーケンス処理ステップ（Ｓ　Ｐ　４　Ｎ）Ｎ、３のタイ
ミングで乗算回路２５からゲインコントローラ２６に書
込み指令が発生した場合には、ゲインコントローラ２６
は、第８図（Ｆ）に示すように、時点ｔ５〜ｔ、におい
て発生した割込み処理ステップ（ＳＰＭ）Ｍ−１〜、に
基づいてゲインデータメモリ部４１にデータ（ＤＷＩＩ
Ｉ？！　）　Ｍを書込み動作させるようにすれば良い。

（５）上述の実施例においては、音量調整対象のチャン
ネルとして、　出力５ＡＮＯＩＩＴＩ〜Ｓ　ＡＮＯＵＴ
４及びＳ　（ＩＩＧＯＵＴ＋　””　Ｓ　ＤＩＧＯＬ１
丁、について４チャンネル分（すなわち第９〜第１２チ
ヤンネル）を割り当てるようにしたが、これに代え、オ
ーディオ出力信号全てについて８チャンネル分（すなわ
ち第９〜第１６チヤンネル）を割り当てるようにしても
上述の場合と同様の効果を得ることができる。

（６）上述の実施例においては、１サンプリング周期（
＝１／ＦＳ）の間に１９２のシーケンス処理ステップを
実行し得るように構成した場合について述べたが、この
シーケンス処理のトータルステップ数はこれに限らず必
要に応じて増減してもよい。

Ｈ発明の効果 上述のように本発明によれば、複数チャンネルのゲイン
量の演算を一連のシーケンス処理ステップに応じて時分
割的に処理して行くことにより必要に応じて任意の変化
率を呈するような音量調整をすると共に、これと非同期
な演算動作をする乗算回路から当該シーケンス処理ステ
ップに割込みをかけてゲイン量データを読み出すように
したことにより、チャンネル数が多くなっても全体とし
ての構成を複雑かつ大規模にするおそれがない音量調整
装置を実現し得る。

かくするにつき、音−ＩＵＮ整データをゲインコントロ
ーラに取り込む際に、当該音量変更データの処理をシー
ケンス処理ステップに含まれる１つのステップとして処
理するようにしたことにより、当該変更データの書込み
動作がゲイン量演算動作と非同期に発生するように構成
しても、これを確実に取り込むことができ、従ってこの
分時間管理の構成部分を一段と簡易化し得る。

【図面の簡単な説明】

第１図は本発明による音量調整装置の一実施例を示すブ
ロック図、第２図はそのゲインコントローラの詳細構成
を示すブロック図、第３図は第２図の動作の説明に供す
る信号波形図、第４図は第１図のＣＰＵから入力される
設定データの説明に供する図表、第５図はゲイン量デー
タの変化を示す信号波形図、第６図及び第７図はゲイン
コントローラのシーケンス処理モードの説明に供する図
表、第８図は本発明の他の実施例の説明に供する信号波
形図、第９図は従来の音量調整回路を示すブロック図、
第１０図はそのゲインコントローラの構成を示すブロッ
ク図、第１１図は第１０図のゲイン量データの変化の説
明に供する信号波形図である。 ２１・・・・・・ディジタル音量調整回路、２４・・・
・・・メインコントローラ、２５・・・・・・乗算回路
、２６・・・・・・ゲインコントローラ、２９・・・・
・・ＣＰＵ、３０・・・・・・設定パネル、４１・・・
・・・ゲインデータメモリ部、４２・・・・・・演算部
、４３・・・・・・状態制御部、４４・・・・・・内部
アドレス発生部、４５・・・・・・アドレスセレクタ、
４６・・・・・・ＣＰＵインターフェース、５１・・・
・・・乗算回路インターフェース。

Claims (3)

【特許請求の範囲】
1. （１）複数のチャンネルのオーディオ信号に対するゲイ
   ン量データを予め決められた一連のシーケンス処理ステ
   ップを時分割的に処理することにより作成してゲインデ
   ータメモリ部に蓄積し、乗算手段からゲイン量読出し要
   求が発生した時上記シーケンス処理ステップの処理を中
   断して上記ゲイン量読出し要求に相当するチャンネルの
   上記ゲイン量データを上記乗算手段に送出するゲインコ
   ントロール手段 を具えることを特徴とする音量調整装置。
2. （２）上記ゲインコントロール手段は、上記乗算手段か
   ら発生したゲイン量読出し要求に対応する読出し処理を
   最優先の順序で上記シーケンス処理ステップに割り込ま
   せる ことを特徴とする特許請求の範囲第１項に記載の音量調
   整装置。
3. （３）上記ゲインコントロール手段は、上記一連のシー
   ケンス処理ステップに音量調整処理ステップを含み、音
   量データ入力手段から音量変更要求が発生したとき、上
   記音量変更データを上記一連のシーケンス処理ステップ
   の処理に用いるデータとして上記ゲインデータメモリ部
   に書き込む ことを特徴とする特許請求の範囲第１項に記載の音量調
   整装置。