JPH01260488A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ドツトマトリクス状に画面形成された液晶表
示素子（以下、ＬＣＤという）等の表示体に画１象を表
示する液晶表示装置に関し、特に、中間調を含む階調表
示を行わせるためのｌｖ調表示回路に関するものである
。

〔従来の技術〕

従来より、この種の液晶表示装置としては、特開昭５８
−１７９０７２号公報に開示されたものがある。

第２図は斯かる従来例の階調表示回路のブロック図であ
り、１６段階の階調制御を可能とした場合を示している
。また、第３図はこの回路の階調制御を説明するための
波形図である。

第２図において、１１はＬＣＤの信号電極駆動回路、１
２はＬＣＤの走査電極駆動回路、１３はドツトマトリク
ス状に画面形成されたＬＣＤである。ところで、１６階
調の表示を行うためには、画素１ドツトにつき４ビツト
（１６＝２’）のデータが必要である。このため、ＬＣ
Ｄ１２の信号駆動回路１１には４ビツトの階調データＤ
３〜Ｄ０が供給さている。従って、信号電極駆動回路１
１に備えられるシフトレジスタ（図示せず）、及びシフ
トレジスタからの信号をラッチするバッファ（図示せず
）は（４Ｘｍ）ビットのものが使用され、さらに階調信
号作成回路（図示せず）及びＬＣＤ１３の駆動信号を生
成するマルチプレクサ（図示せず）が装備されている。

上記構成の信号電極駆動回路１１は、−水平表示分の階
調データをシフトレジスタにストアして、階調信号作成
回路によりこの階調データに応じたパルス幅に変調した
後、マルチプレクサによりＬＣＤ１３のｍ本の纒ライン
を駆動させるように動作する。

一方、走査電極駆動回路１２はｎビットのシフトレジス
タを有しており、入力された走査入力信号Ｓを順次シフ
トして、ＬＣＤ１３の１本の走査電極（横ライン）のう
ち、１本だけを選択して、順次走査させるよう動イヤす
る。

第３図の波形は、信号電極駆動回路１１に転送されてス
）・アされた４ビツトのｐ＝調データＤ３〜Ｄ　の値と
、この階調データＤ３〜Ｄｏの値に応じて変化する、Ｌ
ＣＤ１３のオンの時間を示している。ここで、−水平表
示時間のうちハイレベル（以下、Ｈレベルと記す）の間
は、ＬＣＤ１３の表示がオンとなり、ローレベル（以下
、Ｌレベルと記ず）の間は、表示がオフすることを示し
ている。従って、−水平表示時間のうちＨレベルの時間
が長いほど、即ち、デユーティレシオが高いほどＬＣＤ
１３は明るく表示される。

〔発明が解決しようとする課題〕

しかしながら、上記した従来例においては、信号電極駆
動回路１１に０１ｌｉえられるシフトレジスタ、　　、
及び信号をラッチするバッファとしては（４Ｘｍ）ビッ
トの構成のものが必要となり、これらビット数の大きい
構成を有するため信号電極駆動回路１１の構成が複雑に
なって、回路規模が太くなり、コスト的にも不利である
という問題がある。

さらに、上記したように、１６階調の表示を行うとすれ
ば、最小の階調差が一水平走査時間の１７１６のパルス
幅によって制御されることとなり、ＬＣＤ１３を駆動さ
せるパルス幅が小さくなる。

この場合に、例えば画素数６４０ｘ４００のＬＣＤを駆
動させるとすると、パルス幅は２μｓ程度となる。これ
に対し、ＬＣＤの静電容量は各ラインにつき数１００ｐ
Ｆと大きく、また、ラインインピーダンスも大きいので
、数μｓ程度のパルス幅では、充分フルスイングせず、
結果的に、ある段階の階調と次の段階の階調との明るさ
の差が十分明確に得られないという問題がある。

そこで、本発明は従来技術の上記したような課題を解決
するためになされたもので、その目的とするところは、
階調表示回路の構成を簡素化すると共に、最小のオンパ
ルス幅を大きくして良好な階調表示を得ることのできる
液晶表示装置を提供することにある。

〔課題を解決するための手段〕

本発明は、ドツトマトリクス状に形成された液晶表示素
子と、入力される階調データに基づいて、上記液晶表示
素子に所定の段階数のＦＪ調表示を行う液晶駆動回路と
を有する液晶表示装置において、１画面の表示周期に等
しい周期の基準タロツク信号をカウントするカウンタと
、複数ビットの階調データと上記カウンタのカウンタ値
とを受け、上記複数ビットの階調データを、より少ない
ビット数の２次階調データに変換し、上記液晶駆動回路
に供給するデータ変換回路とを有することを特長として
いる。

〔作　用〕

本発明においては、カウンタは１画面の表示周期に等し
い周期の基準クロック信号をカウントし、例えば１から
４までを繰返しカウントし、そのカウント値をデータ変
換回路に供給する。データ変換回路はこのカウント値の
他に、複数ビットの階調データを受信し、例えば予め記
憶領域に格納されているデータに基づいて、この階調デ
ータを上記カウント値に応じたビット数であって、上記
複数と・ｙトより少ないビット数の２次階調データに変
換して、液晶駆動回路に供給する。液晶駆動回路は２次
階調データを複数フレームにわたり平均する等して得ら
れた信号により、液晶表示素子に多段階の階調表示を実
行させる。

〔実施例〕

以下に本発明を図示の実施例に基づいて説明する。

第１図は本発明に係る液晶表示装置の一実施例における
階調表示部を示すブロック図であり、同図において、１
はデータ変換回路、２はカウンタ、３は信号電極駆動回
路、４は走査電極駆動回路、５はｍｘｎ画素のドツトマ
トリクス状に形成されたＬＣＤである。ここで、信号電
極駆動回路３と走査電極駆動回路４の双方により液晶駆
動回路を構成している。

また、第４図は本実施例のデータ変換回路１の構成を示
す構成図、第５図は第４図の構成を説明するための図表
である。

上記構成の内、先ずカウンタ２について説明すると、カ
ウンタ２は４進カウンタであり、−水平走査時間ごとに
フレーム信号Ｆ（基準タロツク信号）が入力される。カ
ウンタ２は入力讐れたフレーム信号Ｆごとに１．２．３
．４と１ずつカウントアツプし、４をカウントした次に
、再び１に戻ってカウントを繰り返し、このときのカウ
ント信号Ｃ（２ビツト）をデータ変換回路１に出力する
。

尚、カウンタ２は、０〜３をカウントする４進カウンタ
を用いてもよく、また、４進以外のカウンタを用いてら
よく、即ちデータ変換口Ｒ１の構成に対応する構成のも
のを採用すればよい。

次に、データ変換回路１について説明すると、データ変
換回路１は、複数ビットの階調データとカウンタ２のカ
ウント値Ｃとを受信し、受信した複数ビットの階調デー
タを、より少ないビット数の２次階調データに変換し出
力する部分である。

本実施例では、４ビツトの階調データＧ３〜Ｇ。

を受信し、これを２ビット信号Ｄ１、Ｄｏにデータ変換
し、信号電極駆動回路３に送出する。

このデータ変換回路１の構成としては、主にＲＯＭ（Ｒ
ｅａｄ　　０ｎｌｙ　　Ｍｅｍｏｒｙ）を用いる構成の
ものと、論理ゲート回路による構成のものとがあるが、
ここでは、ＲＯＭを使用するものの構成について第４図
及び第５図に基づいて述べる。

図に示すように、データ変換回路工は６−６４アドレス
デコーダ１ａと、６４Ｘ２ビツトのＲＯＭ１ｂより構成
されている。尚、広義においてＲＯＭとはアドレスデコ
ーダを含むものと考えられるが、ここでは情報をストア
する部分のみをＲＯＭと称し、アドレスデコーダと別の
構成として示す。ここで、ＲＯＭ１ｂには６ビツトアド
レスを形成し各アドレスに２ビツトの情報をストアして
いる（−例を第５図に示す）、そして、アドレスデコー
ダ１ａには４ビツトのＴ＠調データ０３〜Ｇ０と２ビツ
トのカウンタ出力とが入力されるので、例えば２ビツト
のカウンタ出力を上位側アドレスとし、４ビツトの階調
データを下位側とした６ビツト信号により、この６ビツ
ト信号に対応した番地の２ビツト情報Ｄ１、ＤｏをＲＯ
Ｍ１ｂから呼び出して、出力できる構成としている。

従って、例えばカウンタ出力を １フレーム目　・・・　“００″ ２フレーム目　・・・　０１″ ３フレーム目　・・・　“１０” ４フレーム目　・・・　１１″ とし、２ビツトのカウンタ出力を上位側アドレスとし、
４ビツトの階調データを下位側とすると、１フレーム目
において０３〜Ｇｏ”“ｏｏｏｏ″に相当するアドレス
は“００００００”　＝Ｏ番地となり、 また、ｌフレーム目において０３〜Ｇｏ＝”。

００１”に相当するアドレスは ″０００００１″＝１番地となる。

同様にして、１フレーム目において０３〜Ｇ。

＝“１１００”に相当するアドレスは “ｏｏｉｉｏｏ”＝１２番地となり、 また、４フレーム目において０３〜Ｇｏ＝“１１００”
に相当するアドレスは ”１１１１００″＝６０番地となる。

データ変換回路１はこのようにして呼び出された２ビッ
ト信号を信号な＆駆動図ｉ３に出力する。

また、信号電極駆動回路３は、第２図において示した従
来の信号電極駆動口Ｉｌｌと同様な回路構成を有してい
る。但し、入力ｌｖ調データが２ビツトであるなめ、シ
フトレジスタ及びバッファは（２ｘｍ）ビットのもので
ありで、従来の（４×ｍ）ビットの構成のものより回路
規模が半分でよい。信号電極駆動回路３は２ビツト情報
Ｄ１、Ｄｏを受けて、ｍｘｎ画素のＬＣＤ５の各信号電
極に階調データに応じた所定の電圧の出力信号Ｙ１〜Ｙ
ｎを出力する。

走査電極駆動回路４はｎビットのシフトレジスタを有し
ており、信号Ｓを順次シフトして、ＬＣＤ５の１本の走
査電極のうちの１本だけを選択し、且つ順次走査するよ
う出力信号Ｘ１〜Ｘ２を出力する。

上記構成を有する本実施例は以下のように動作する。即
ち、データ変換回路１にはカウンタ２から２ビツトのカ
ウント信号Ｃと、４ビツトの１９１６データ０３〜Ｇｏ
とが入力され、この２ビツトのカウンタ出力と、４ビツ
トの階調データとからなる６ビツト信号に対応した番地
の２ビツト情報Ｄ１、ＤｏをＲＯＭ１ｂから呼び出して
、信号電極駆動回路３に出力する。信号電極駆動回路３
においては、データ変換回路１から転送されストアされ
た２ビツトの階調データに対応して、各画素ごとの一水
平表示時間に対する表示オン時間を制御する。

第６図は２ビツト階調データと表示オン時間の関ｆ系を
示す波形図、第７図は４ビツト階調データＧ３〜Ｇｏと
カウント値Ｃとに対応して得られる２ビツト階調データ
Ｄ１、Ｄｏと、この階調データＤ１、Ｄｏに対応して信
号電極駆動回路３で得られる平均デユーティレシオの相
関関係を示す図表であり、同図及び第５図に基づき本実
施例の動作を説明すると次のようになる。

第６図に示すように、２ビツト階調データＤ１、Ｄｏが
００”である画素に対しては、−水平時間の間の全ての
時にＬレベル（デユーティレシオ０）にし、２ビツト階
調データＤ１、Ｄｏが“０１”である画素に対しては一
水平時間の１７３の時間だけＨレベル（デユーティレシ
オ１／３）にしてこの間表示をオンさせ、２ビツト階調
データＤ１、Ｄｏが１０”である画素に対しては一水平
時間の２７３の時間だけＨレベル（デユーティレシオ２
／３）にして表示をオンさせ、あるいは、２ビツト階調
データＤ１、Ｄｏが“１１”である画素に対しては一水
平時間の間の全ての時にＨレベル（デユーティレシオ３
／３　＝　１　）にして表示をオンさせるごとく動作す
る。

即ち、第６図に示されるように、デユーティレシオＲと
階調データＤ１、Ｄｏの間には、Ｒ＝　　Ｏのとき　Ｄ
ｌ、Ｄ。＝“００”、Ｒ＝１／３のとき　Ｄｌ、Ｄｏ＝
“０１”、Ｒ＝２／３のとき　Ｄｌ、Ｄ。＝“１０”、
Ｒ＝３／３のとき　Ｄｉ　、Ｄｏ　”“１１″、の対応
関係があり、データ変換回路１に入力される４ビツト階
調データ０３〜Ｇ０が“００００”の時には、カウンタ
２のカウント値がいかなる値であっても、２ビツト階調
データＤ１、Ｄｏを“００”とし、第６図に示した関係
によって対応する画素は、オフし続ける。

４ビツト階調データ０３〜Ｇｏ＝“０００１”の場合に
は、カウンタのカウント値が１の時にのみＤｌ、Ｄｏを
“０１”としカウント値が２〜４であれば、Ｄｌ、Ｄｏ
を“００”とする。すると、４フレームのうち、１フレ
ームの間だけ表示デユーティレシオが１７３で、残り３
フレームでは表示デユーティレシオが０となるから、４
フレーム、すなわち１サイクル平均の表示デユーティレ
シオは１／１２になる。

４ビツト階調データ０３〜Ｇｏ＝“００１０”の場合に
は、４フレームのうち２フレームの間Ｄ１、Ｄ。＝“０
１”とするので４フレームすなわち１サイクル平均の表
示デユーティレシオは２／１２になる。

以下、同様にして４ビツト階調データ０３〜ＧＯ＝“１
１００”の場合には、４フレームのうち３フレームの間
Ｄ１、Ｄ。＝“１１”即ち、表示デユーティレシオ３／
３にするので、４フレームすなわち１サイクル平均の表
示デユーティレシオは１２／１２　＝　１になる。

第６図においては、各０３〜Ｇｏの値に対して平均デユ
ーティレシオを確認しやすいように、Ｄｌ、Ｄｏの値で
はなく、各フレームの選択された一水平時間の中での表
示デユーティレシオ（図に示しである）の値で示しであ
る。

このように、４ビット階調データ０３〜Ｇｏに対応して
１サイクルの平均の表示デユーティレシオが０７１２か
ら１２／１２まで１／１２刻みで制御することが可能と
なり、結局、１３階調の表示が可能になる。

尚、階調表示を１テわせるためのデータ変換の方法は上
記のもの以外にも種々考えられる。例えば、第８図は４
ビット階調データ０３〜ＧｏとカウントｇｉＣとに対応
して得られる２ビット階調データＤ　　、Ｄ　　と、こ
の階調データＤ１、Ｄｏに対応して信号電極駆動回路３
で得られる平均の表示デユーティレシオの相関関係の他
の例を示す図表のであり、１３階調表示の場合を示して
いる。

また、第９図は第７図又は第８図とは異なる場合を例示
している。即ち、上記実施例では、信号電極駆動回路３
の出力するデユーティレシオの段階数Ａに４を採用し、
且つ１サイクルのフレーム数Ｂに６４を採用した場合に
ついて説明したが、本発明はこれには限定されず、一般
に次式で得られる階調数にの表示が可能である。

Ｋ＝　（Ａ−１）　ＸＢ＋１ 第９図ではＡ＝８、即ち信号電極駆動回路で８階調分の
制御を行い、Ｂ＝２、即ち２フレームを１サイクルとし
た場合の４ビツトＰａ調データ０３〜Ｇｏとカウント値
Ｃとに対応して得られる２ビット階調データＤｉ　、Ｄ
ｏと、この２ビット階調データＤ１、Ｄｏに対応する平
均デユーティレシオを示しており、この場合には上式よ
りに＝１５となり、１５階調の表示が可能である。また
、例えば、Ａ＝８、Ｂ＝３とすれば、２２階調の表示が
可能となる。

（発明の効果） 以上、詳細に説明したように、本発明によれば、フレー
ム信号をカウントするカウンタと、データ変換回路を付
加することによって、液晶駆動回路に供給されるデータ
のビット数を減らし配線構造を簡素化できると共に、液
晶駆動回路の構成そのものをも簡素化でき、コスト的に
有利である。また、表示オンのパルス幅の最小値を大き
くすることができるので、明確な階調差が得られるよう
液晶表示素子を駆動させることができるという効果を有
する。

【図面の簡単な説明】

第１図は本発明に係る液晶表示装置の一実施例の階調表
示部のブロック図、 第２図は従来の液晶表示装置の階調表示部のブロック図
、 第３図は第２図の動作を説明するための波形図、第４図
は本実施例のデータ変換回路の構成を示ず構成図、 第５図は第４図のデータ変換回路の動作を説明するため
の図表、 第６図は本実施例の動作を説明するための波形図、 第７図は本実施例の動作を説明するための入出力相関図
表、 第８図は本実施例の他の例の動作を説明するための入出
力相関図表、 第９図は本実施例のさらに他の例の動作を説明するため
の入出力相関図表である。 １・・・データ変換回路、２・・・カウンタ、３・・・
信号電極駆動回路、４・・・走査型ｆｌ！駆動回路、５
・・・ＬＣＤ　（液晶表示素子）、 ０３〜Ｇｏ・・・階調データ（複数ビットの階調データ
）、 Ｄｌ、Ｄ。・・・Ｉｒａ調データ（より少ないビット数
の２次階調データ）。 特許出願人　　沖電気工業株式会社 代理人　弁理士　　前　　１）　　実 ｆ鈴２］７　。重カベ下　ｔ　　＃’ｔ−ａ％　’；　
３　　：度　形　Ｃ］第３図 ４（９ざ〉ｉシ４多・ｊ　つ　デー７・賢Ｊ舌ヤ回ｚ’
ｉ第４図 第５図 り°＜ ′和〕刀の醪−ｔｒｙ丁乞　＃兇ｅｑ　Ｔろため・石ｌ
■〕ロＪ５第７図 ￥　ａ　（３’ｌ　ｑ　（（！　ｒＬ（３’ｌ　’ｚ：
　　Ｍ’ｅＡ　Ｔ３ＰＪｈｑオ４ヨＭｒｆｉｐ第８図 Ａ・８．Ｂ・２の４今のより潮１コア筏−第９図

Claims (1)

1. 【特許請求の範囲】 ドットマトリクス状に形成された液晶表示素子と、 入力される階調データに基づいて、上記液晶表示素子に
   所定の段階数の階調表示を行う液晶駆動回路と を有する液晶表示装置において、 １画面の表示周期に等しい周期の基準クロック信号をカ
   ウントするカウンタと、 複数ビットの階調データと上記カウンタのカウンタ値と
   を受け、上記複数ビットの階調データを、より少ないビ
   ット数の２次階調データに変換し、上記液晶駆動回路に
   供給するデータ変換回路とを有することを特長とする液
   晶表示装置。