JPH01260829A - Semiconductor manufacturing equipment - Google Patents
Semiconductor manufacturing equipmentInfo
- Publication number
- JPH01260829A JPH01260829A JP8821888A JP8821888A JPH01260829A JP H01260829 A JPH01260829 A JP H01260829A JP 8821888 A JP8821888 A JP 8821888A JP 8821888 A JP8821888 A JP 8821888A JP H01260829 A JPH01260829 A JP H01260829A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- etching
- etchants
- nozzle
- rotating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
半導体製造装置、特に半導体装置の製造においてウェッ
トエツチングを行う製造装置に関し、一般にエツチング
レートがパターンの方向によらず、かつ、エツチングレ
ートのウェハ内分布の良いウェットエツチング装置を提
供することを目的とし、
エツチング液を用いて半導体基板、半導体基板上の金属
膜、半導体膜、絶縁膜などをエツチングするウェットエ
ツチング装置にして、エツチングする範囲とほぼ一致す
る範囲においてほぼ一様な方向と強さのエツチング液を
噴霧する噴霧口を有し、前記範囲のいずれの点でもその
線速度が該噴霧口から噴霧されたエツチング液の速度に
比べてより小さくなるように半導体基板を回転させる機
構を有することを特徴とする半導体製造装置を含み構成
する。[Detailed Description of the Invention] [Summary] Regarding semiconductor manufacturing equipment, particularly manufacturing equipment that performs wet etching in the manufacturing of semiconductor devices, wet etching is generally used where the etching rate does not depend on the direction of the pattern and the etching rate has a good distribution within the wafer. The purpose of the present invention is to provide a wet etching apparatus that etches a semiconductor substrate, a metal film on a semiconductor substrate, a semiconductor film, an insulating film, etc. using an etching solution. It has a spray port that sprays the etching solution in a uniform direction and intensity, and is designed so that the linear velocity at any point in the range is smaller than the velocity of the etching solution sprayed from the spray port. The present invention includes a semiconductor manufacturing apparatus characterized by having a mechanism for rotating a substrate.
本発明は、半導体製造装置、特に半導体装置の製造にお
いてウェットエツチングを行う製造装置に関する。The present invention relates to semiconductor manufacturing equipment, and particularly to a manufacturing equipment that performs wet etching in the manufacturing of semiconductor devices.
近年、半導体集積回路の規模は急速に増大しており、築
積度の向上が強く望まれている。そのためトランジスタ
に代表される能動素子のみならず、素子分離領域の微細
化が是非とも必要となっている。従来から用いられてい
る素子分離法は、シリコンLSIの場合、シリコンの選
択酸化によって形成する5iOzを用いる誘電体分離法
である。しかしこの方法では、いわゆるバーズビーク(
bird’5beak)による能動領域幅の減少や、C
MOS構造のウェル分離におけるラッチアップ現象の問
題など、分離領域の幅を小さくすることに限界があった
。In recent years, the scale of semiconductor integrated circuits has been rapidly increasing, and there is a strong desire to improve the degree of construction. Therefore, it is absolutely necessary to miniaturize not only active elements such as transistors but also element isolation regions. In the case of silicon LSIs, the element isolation method conventionally used is a dielectric isolation method using 5iOz formed by selective oxidation of silicon. However, with this method, the so-called bird's beak (
bird'5beak) and the reduction in active area width due to C
There are limits to reducing the width of the isolation region, such as the problem of latch-up in well isolation of a MOS structure.
そこで現在開発されつつあり、また一部実用化されてい
る技術としてトレンチ分離技術がある。Therefore, trench isolation technology is currently being developed and has been put into practical use to some extent.
この方法は、第3図を参照すると、シリコン基板31に
適当な深さの溝32を形成し、この内部に誘電体ないし
誘電体と半導体の積層膜からなる充填材を埋め込んで素
子間を分離するものである。なお同図において、33は
溝の側壁上に形成された5t02膜、34と35は溝の
エツチングのときにマスクとして用いる5i02B’A
と窒化シリコン膜である。かかる溝を形成した後に例え
ばポリシリコン36を例えば化学気相成長(CVD)法
で破線で示す位置まで成長し、次いでポリシリコンを矢
印方向にエツチングして実線で示すところでエツチング
を止め、溝32をポリシリコン36で埋め込む。そして
、このトレンチ内に充填材を埋め込む製造工程で、選択
性の良さ、ダメージが少ないことなどから、ウェア)エ
ッチを用いてエッチバックする方法が有力視されている
。Referring to FIG. 3, in this method, a groove 32 of an appropriate depth is formed in a silicon substrate 31, and a filler made of a dielectric or a laminated film of a dielectric and a semiconductor is buried inside the groove 32 to isolate the elements. It is something to do. In the figure, 33 is a 5t02 film formed on the side wall of the trench, and 34 and 35 are 5i02B'A films used as masks when etching the trench.
and silicon nitride film. After forming such a groove, for example, polysilicon 36 is grown by, for example, chemical vapor deposition (CVD) to the position shown by the broken line, and then the polysilicon is etched in the direction of the arrow, and the etching is stopped at the point shown by the solid line to form the groove 32. Fill it with polysilicon 36. In the manufacturing process of filling the trench with a filler, etching back using wear etching is considered to be a promising method because of its good selectivity and less damage.
従来のウェットエツチング装置のうち、エッチバック工
程において要求されるウェハ内分布が良いこと、ウェハ
間の再現性が良いこと、エンドポイント検出が可能で急
速なエツチングの停止が可能であるなどの条件を満たす
のは、枚葉式のスピンエツチャーである。Among conventional wet etching equipment, the following conditions are met in the etchback process: good distribution within the wafer, good wafer-to-wafer reproducibility, and the ability to detect end points and quickly stop etching. A single-wafer spin etcher satisfies this requirement.
第4図は従来のスピンエフチャーの構成図である。半導
体基板1を、ピン2と腕3および軸4がらな名チャック
で保持し、これを80Orpm程度の速度で回転させな
がら、噴霧口(ノズル)5からエツチング液6をスプレ
ーしてエツチングを行う。FIG. 4 is a block diagram of a conventional spin-effer. A semiconductor substrate 1 is held by a chuck with a pin 2, an arm 3, and a shaft 4, and etching is performed by spraying an etching liquid 6 from a spray nozzle 5 while rotating the semiconductor substrate 1 at a speed of about 80 rpm.
なおこの図で、裏面に付着したポリシリコンを同時にエ
ツチングするためのノズルと、エンドポイント検出用の
光学系は省略した。In this figure, the nozzle for simultaneously etching the polysilicon attached to the back surface and the optical system for detecting the end point are omitted.
この構成のスピンエツチャーでは、ウェハ内のエツチン
グレートの均一性を確保するた゛めに、800rpm程
度の比較的高速の回転を必要とする。A spin etcher with this configuration requires relatively high speed rotation of about 800 rpm in order to ensure uniformity of etching rate within the wafer.
従来の装置によるエツチング中には、ウェハ表面に半径
方向のエツチング液の流れを生じる。このためエッチバ
ックが完了した後、残渣がないよう若干のオーバーエッ
チを行う際、溝の方向が半径方向に対してほぼ平行なパ
ターンにおいて、その溝内のエツチングレートが他の部
分に比べて速く、エッチバックによる埋込み工程完了後
の基板表面の平坦性を損なうという問題があった。During etching with conventional equipment, a radial flow of etching solution is created across the wafer surface. For this reason, when performing a slight overetch to eliminate any residue after etchback is complete, the etching rate within the grooves is faster than in other areas in patterns where the groove direction is approximately parallel to the radial direction. However, there was a problem in that the flatness of the substrate surface was lost after the etch-back filling process was completed.
第5図はウェハのエツチングを示す図で、本発明者は、
ウェハ41にチップ42a 、 42bのレジストパタ
ーンを形成した。チップ42aは図に見てウニへの回転
中心41aの真下に、またチップ42bは回転中心の左
に設けた。パターン43は第3図の溝32と同じ溝パタ
ーンであり、また44は実験のために形成した溝と同じ
深さの円筒状の穴(円形パターン)で、溝と穴にはポリ
シリコン45が埋め込まれている。かかるパターンを用
い、第4図のスピンエツチャーを用い800 rpmの
回転速度でウェハ41上に成長したポリシリコンをエツ
チングをしたところ、ウェハの下方のチップ42aでは
、ウェハの下方の断面図で示されるように溝43内のポ
リシリコン45はオーバーエツチングされ、左のチップ
42bではポリシリコンはウェハの左の断面図に示され
るように溝43の表面がウェハ面と同一平面にあるよう
にエツチングされた。また、双方のチップ42a、 4
2bにおいて、穴44ではポリシリコンがウェハ表面と
ほぼ同じ高さにエツチングされた。この現象から、本発
明者は、ウェハ41が80Orpmの回転速度で回転す
るとき、エツチング液は遠心力によっt図に白抜矢印で
示す方向に飛ばされ、そこで、エツチング液の飛ばされ
る方向と溝パターンの方向とが一致するところくチップ
42a)ではエツチングが早く進み、溝パターン方向が
矢印方向と直交するところ(チップ42b)ではエツチ
ングが遅く進むであろう、と推論した。そして、穴のポ
リシリコンは双方のチップで同じ深さにエツチングされ
たことは、この推論を裏付けるものと思われる。FIG. 5 is a diagram showing etching of a wafer, and the inventor of the present invention
A resist pattern of chips 42a and 42b was formed on a wafer 41. The chip 42a was provided directly below the rotation center 41a for the sea urchin as shown in the figure, and the chip 42b was provided to the left of the rotation center. Pattern 43 is the same groove pattern as groove 32 in FIG. 3, and 44 is a cylindrical hole (circular pattern) with the same depth as the groove formed for the experiment, and polysilicon 45 is formed in the groove and hole. embedded. Using such a pattern, polysilicon grown on the wafer 41 was etched at a rotation speed of 800 rpm using the spin etcher shown in FIG. The polysilicon 45 in the trench 43 is overetched so that the polysilicon 45 in the trench 43 is overetched, and in the left chip 42b, the polysilicon is etched so that the surface of the trench 43 is flush with the wafer surface, as shown in the cross-sectional view on the left side of the wafer. Ta. In addition, both chips 42a, 4
2b, polysilicon was etched in hole 44 to approximately the same height as the wafer surface. From this phenomenon, the inventor discovered that when the wafer 41 rotates at a rotational speed of 80 rpm, the etching solution is blown away by centrifugal force in the direction shown by the white arrow in figure t. It was inferred that etching would proceed quickly in the chip 42a) where the direction of the groove pattern coincided with that of the groove pattern, and that etching would proceed slowly where the direction of the groove pattern was perpendicular to the direction of the arrow (chip 42b). The fact that the polysilicon holes were etched to the same depth on both chips seems to support this reasoning.
そこで本発明は、一般にエツチングレートがパターンの
方向に依らず、かつ、エツチングレートのウェハ内分布
の良いウェットエツチング装置を提供することを目的と
する。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a wet etching apparatus in which the etching rate generally does not depend on the direction of the pattern and the etching rate has good distribution within the wafer.
本発明では、エツチング液のスプレーされたものが、ウ
ェハの全面においてその方向がほぼ平行かつ均一になる
ようなノズルを用いてスプレーし、ウェハの周辺部にお
いてもスプレーされたエツチング液の流れの速さよりも
遅くなるような速度でウェハを回転させてエツチングを
行う構成を採用する。In the present invention, the sprayed etching solution is sprayed using a nozzle so that the direction is approximately parallel and uniform over the entire surface of the wafer, and the flow rate of the sprayed etching solution is also controlled at the periphery of the wafer. A configuration is adopted in which etching is performed by rotating the wafer at a speed that is slower than the current speed.
すなわち、ウェハの半径をrとし、ウェハ回転の角速度
をω、スプレーされたエツチング液の流れの速度を■と
するとき、r・ω〈Vの条件を満たすように回転させる
。That is, when the radius of the wafer is r, the angular velocity of rotation of the wafer is ω, and the velocity of the flow of the sprayed etching liquid is (■), the wafer is rotated so as to satisfy the condition r·ω<V.
本発明の方法によると、次のようにして前記問題点が解
決できる。According to the method of the present invention, the above problems can be solved as follows.
先ず、エツチングレートは、ウェハ各点におけるエツチ
ング液の供給量とその表面上での流れの速さによるが、
本発明の構成では、供給はノズル形状によってウェハ内
で均一性を確保し、表面上での流れの速さは、スプレー
された時点の流れが回転によってあまり乱されないため
、ウェハ内で均一となる。従ってウェハ内のエツチング
レートの均一性が確保できる。First, the etching rate depends on the amount of etching solution supplied at each point on the wafer and the speed of the flow on the surface.
In the configuration of the present invention, the nozzle shape ensures that the supply is uniform within the wafer, and the velocity of the flow on the surface is uniform within the wafer since the flow at the time of spraying is not significantly disturbed by rotation. . Therefore, uniformity of etching rate within the wafer can be ensured.
次に、表面上での流れの方向が各瞬間ごとにはほぼ同一
であり、これに対してウェハが回るから、ウェハ上のど
の点でも、流れ方向の影響は平均化されて現れない。従
って、エッチレートのパターン依存性がない。Second, since the direction of flow on the surface is approximately the same at each instant and the wafer rotates against it, no effect of flow direction is averaged out at any point on the wafer. Therefore, there is no pattern dependence of the etch rate.
本発明の原理を示す第2図を参照すると、チップ42が
形成されるウェハ41は、半径rとしたとき、角速度が
ωであれば、チップの周辺ではr・ωの矢印で示す線速
度が発生する。このウェハ41に向けてVの速度でエツ
チング液がスプレーされたとき、r・ω>Vであれば第
5図を参照して説明した現象が発生するのであるが、r
・ωくvとするときには、ウェハ41が矢印■の方向に
回転しても、エツチング液は常に破線矢印の方向に流れ
、11[1i1のチップについていうと、あるときはエ
ツチング液の流れ方向が溝パターンと平行であり、次の
時点ではエツチング液の流れ方向は溝パターンと直交す
る。すなわち、各チップの溝パターンとエツチング液の
流れ方向とは、すべてのチップについて平均的に変化す
るので、総体的にみると両者は均一化し、すべての溝内
のポリシリコンが平均的にエツチングされることになる
。Referring to FIG. 2 showing the principle of the present invention, when the radius of the wafer 41 on which the chip 42 is formed is r, and the angular velocity is ω, the linear velocity around the chip is indicated by the arrow r and ω. Occur. When the etching solution is sprayed toward this wafer 41 at a speed of V, if r・ω>V, the phenomenon explained with reference to FIG. 5 will occur.
・When ω is set to v, even if the wafer 41 rotates in the direction of the arrow ■, the etching liquid always flows in the direction of the dashed arrow.For the 11 [1i1 chip, there are times when the flow direction of the etching liquid is parallel to the groove pattern, and at the next point in time the flow direction of the etching liquid is perpendicular to the groove pattern. In other words, the groove pattern of each chip and the flow direction of the etching solution change on average for all chips, so overall they become uniform, and the polysilicon in all grooves is etched evenly. That will happen.
以下、本発明を図示の実施例により具体的に説明する。 Hereinafter, the present invention will be specifically explained with reference to illustrated embodiments.
第1図は本発明の一実施例の説明図である。同図[a)
はノズルの正面図であり、楕円形の面内に面密度が一定
であるように孔17を開けたものである。FIG. 1 is an explanatory diagram of an embodiment of the present invention. Same figure [a]
is a front view of a nozzle, in which holes 17 are formed in an elliptical plane so that the surface density is constant.
ここで、楕円の長径aはウェハの直径d以上とし、短径
すはノズルの角度をθとするとき、b=a・sinθを
満たすようにする。また番孔17からの噴出量が一定で
あるように番孔17に至る圧力損がほぼ等しくなるよう
に側面形状を整える。Here, the major axis a of the ellipse is greater than or equal to the diameter d of the wafer, and the minor axis satisfies b=a·sin θ, where θ is the angle of the nozzle. Further, the side surface shape is adjusted so that the pressure loss reaching the guard hole 17 is approximately equal so that the amount of ejection from the guard hole 17 is constant.
同図(′b)は全体の構成図である。ウェハ11をピン
12、腕13、軸14よりなるチャックにより保持、回
転しながら、上記ノズル15よりエツチング液16を噴
霧してエツチングを行う。このとき、エツチング液16
の流れはウェハ上のどの点においてもほぼ一定になり、
回転速度を適当な速度としておくことによりパターン方
向依存性は解消される。Figure ('b) is an overall configuration diagram. While the wafer 11 is held and rotated by a chuck consisting of a pin 12, an arm 13, and a shaft 14, etching is performed by spraying an etching liquid 16 from the nozzle 15. At this time, the etching liquid 16
The flow is almost constant at any point on the wafer,
Pattern direction dependence can be eliminated by setting the rotational speed to an appropriate speed.
なお、エツチング液の流量およびウェハ回転速度は、ノ
ズルの孔の形や数などによって実験的に決める必要があ
る。なおそのとき、ノズルの角度θはエツチング液の流
速Vに影響するから(θ=0とθ=90°のときウェハ
上のエツチング液の速度はVと0となる)、ノズルの角
度も考慮しなければならない。Note that the flow rate of the etching liquid and the wafer rotation speed must be determined experimentally based on the shape and number of holes in the nozzle. At this time, the nozzle angle θ affects the flow rate V of the etching liquid (when θ = 0 and θ = 90°, the velocity of the etching liquid on the wafer is V and 0), so the nozzle angle should also be considered. There must be.
この実施例では楕円形のノズルに一定の密度で同じ大き
さの孔を設けたが、流体力学的に孔の密度や大きさを変
化させて一様性を確保してもよい。In this embodiment, the elliptical nozzle is provided with holes of a constant density and the same size, but the density and size of the holes may be changed hydrodynamically to ensure uniformity.
また、この実施例ではノズルは楕円形であったが、直線
状に並んだ孔を用いてもノズル角度をうまく選べば同様
な結果が得られる。また、この実施例では示さなかった
が、エンドポイントの検出機構や裏面の同時エツチング
を並置してもよい。Further, although the nozzle was oval in this embodiment, similar results can be obtained by using holes arranged in a straight line if the nozzle angle is appropriately selected. Further, although not shown in this embodiment, an end point detection mechanism and simultaneous etching on the back surface may be arranged in parallel.
以上のように本発明によれば、パターンの方向に依存す
ることなくウェハ内で均一なエツチングレートを有する
エツチング装置が得られ、従って、本発明の装置を用い
れば高精度なエツチングが可能となり、半導体の製造歩
留りおよび信頼性が向上する。なお、上記の例ではポリ
シリコンのエツチングについて説明したが、本発明の通
用範囲はその場合に限定されるものでなく、半導体基板
、半導体基板上の金属膜、半導体膜、絶縁膜などをエツ
チングする場合にも及ぶものである。As described above, according to the present invention, it is possible to obtain an etching apparatus that has a uniform etching rate within a wafer regardless of the direction of the pattern, and therefore, by using the apparatus of the present invention, highly accurate etching is possible. Semiconductor manufacturing yield and reliability are improved. Note that although the above example describes etching polysilicon, the scope of the present invention is not limited to that case, and can also be applied to etching semiconductor substrates, metal films on semiconductor substrates, semiconductor films, insulating films, etc. This also applies to cases.
第1図は本発明実施例の説明図で、その(a)はノズル
正面図、(b)は全体の構成図、
第2図は本発明の詳細な説明する図、
第3図は半導体基板に形成された溝の断面図、第4図は
従来のスピンエラチャの構成図、第5図はウェハのエツ
チングを示す図
である。
図中、
11はウェハ、
12はピン、
13は腕、
14は軸、
15はノズル、
16はエツチング液、
17は孔、
を示す。
特許出願人 富士通株式会社
代理人弁理士 久木元 彰
不昶朗ね1列4猥朗加
第1図
不蒋朗^脅理を誂ヨ恥るm
第2図
勺り乎−ズビ〉工・7ケイ/l木匙さ」8第4図
7;バーr、fンγモ示10
第5図FIG. 1 is an explanatory diagram of an embodiment of the present invention, in which (a) is a front view of a nozzle, (b) is an overall configuration diagram, FIG. 2 is a diagram illustrating the present invention in detail, and FIG. 3 is a semiconductor substrate. 4 is a diagram showing the configuration of a conventional spin errature, and FIG. 5 is a diagram showing etching of a wafer. In the figure, 11 is a wafer, 12 is a pin, 13 is an arm, 14 is a shaft, 15 is a nozzle, 16 is an etching liquid, and 17 is a hole. Patent Applicant Fujitsu Ltd. Representative Patent Attorney Moto Kuki Akira Fuyoshirone 1 Row 4 Obscene Figure 1 Fujiang Lang ^ I'm ashamed of the threat Figure 2 I'm ashamed of the threat Figure 2 Figure 5
Claims (1)
属膜、半導体膜、絶縁膜などをエッチングするウェット
エッチング装置にして、 エッチングする範囲とほぼ一致する範囲においてほぼ一
様な方向と強さのエッチング液を噴霧する噴霧口(15
)を有し、前記範囲のいずれの点でもその線速度が該噴
霧口(15)から噴霧されたエッチング液(16)の速
度に比べてより小になるように半導体基板を回転させる
機構を有することを特徴とする半導体製造装置。[Claims] A wet etching apparatus that etches a semiconductor substrate, a metal film on the semiconductor substrate, a semiconductor film, an insulating film, etc. using an etching solution, in a substantially uniform direction in a range that substantially coincides with the range to be etched. A spray nozzle (15
), and has a mechanism for rotating the semiconductor substrate so that the linear velocity at any point within the range is smaller than the velocity of the etching solution (16) sprayed from the spray port (15). A semiconductor manufacturing device characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8821888A JPH01260829A (en) | 1988-04-12 | 1988-04-12 | Semiconductor manufacturing equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8821888A JPH01260829A (en) | 1988-04-12 | 1988-04-12 | Semiconductor manufacturing equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01260829A true JPH01260829A (en) | 1989-10-18 |
Family
ID=13936751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8821888A Pending JPH01260829A (en) | 1988-04-12 | 1988-04-12 | Semiconductor manufacturing equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01260829A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0905754A3 (en) * | 1997-09-30 | 2001-05-16 | SEZ Semiconductor-Equipment Zubehör für die Halbleiterfertigung AG | Planarization process |
-
1988
- 1988-04-12 JP JP8821888A patent/JPH01260829A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0905754A3 (en) * | 1997-09-30 | 2001-05-16 | SEZ Semiconductor-Equipment Zubehör für die Halbleiterfertigung AG | Planarization process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7252778B2 (en) | Etching method and etching device | |
| KR100717445B1 (en) | Edge bead removal/spin rinse dry ebr/srd module | |
| US6123865A (en) | Method for improving etch uniformity during a wet etching process | |
| US5246525A (en) | Apparatus for polishing | |
| US6436809B1 (en) | Method of manufacturing semiconductor devices, etching compositions for manufacturing semiconductor devices, and semiconductor devices made using this method | |
| KR100271769B1 (en) | Method for manufacturing semiconductor device, etchant composition and semiconductor device for manufacturing semiconductor device therefor | |
| JP2003526900A (en) | Wafer edge engineering method and equipment | |
| JP3958106B2 (en) | Substrate etching method and substrate etching apparatus | |
| KR102024122B1 (en) | Method and apparatus for through-silicon vias reveal | |
| US20050191845A1 (en) | Semiconductor device having a guard ring | |
| US6169038B1 (en) | Method for rough-etching a semiconductor surface | |
| JP2000150434A (en) | Manufacturing method of semiconductor integrated circuit | |
| KR930001499B1 (en) | Manufacturing Method of Semiconductor Device | |
| US7541293B2 (en) | Method for manufacturing semiconductor device | |
| JP2708022B2 (en) | Polishing equipment | |
| JPH01260829A (en) | Semiconductor manufacturing equipment | |
| KR100493558B1 (en) | Spin etch apparatus | |
| KR100406563B1 (en) | Planarization method of semiconductor device | |
| CN111106045A (en) | Semiconductor structure and its processing method, etching machine | |
| CN112864013A (en) | Semiconductor device processing method | |
| US7351642B2 (en) | Deglaze route to compensate for film non-uniformities after STI oxide processing | |
| CN114959843B (en) | Post-electrochemical filling module and calibration method for post-electrochemical filling module | |
| JPH0346977B2 (en) | ||
| JPH07161683A (en) | Wet etching endpoint detection method and wet etching apparatus | |
| KR20000007993U (en) | Photosensitive film developing apparatus |