JPH0126094B2 - - Google Patents

Info

Publication number
JPH0126094B2
JPH0126094B2 JP56041806A JP4180681A JPH0126094B2 JP H0126094 B2 JPH0126094 B2 JP H0126094B2 JP 56041806 A JP56041806 A JP 56041806A JP 4180681 A JP4180681 A JP 4180681A JP H0126094 B2 JPH0126094 B2 JP H0126094B2
Authority
JP
Japan
Prior art keywords
word
marking
message
register
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56041806A
Other languages
English (en)
Other versions
JPS56137452A (en
Inventor
Peetaa Toomasu Edosubetsukaa Kaaru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of JPS56137452A publication Critical patent/JPS56137452A/ja
Publication of JPH0126094B2 publication Critical patent/JPH0126094B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3089—Monitoring arrangements determined by the means or processing involved in sensing the monitored data, e.g. interfaces, connectors, sensors, probes, agents
    • G06F11/3093—Configuration details thereof, e.g. installation, enabling, spatial arrangement of the probes
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3041—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is an input/output interface
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Debugging And Monitoring (AREA)
  • Detection And Correction Of Errors (AREA)

Description

【発明の詳細な説明】 本発明は、データ通信において、あるシーケン
スで動作を継続している間の誤り追跡方法にする
ものである。そのシーケンスにおいて、複数個の
電気回路の間で２進のメツセージワードの一連の
転送が行われ、電気回路は受信したメツセージワ
ードから次の回路に送信する新しいワードを形成
する。即ち複数個のプロセツサ間でデータ転送が
行われる。本発明はその方法を実施する装置にも
関する。
上述のようなシーケンス中の誤りを追跡するの
には種々の方法を用いることができる。一つの方
法は検査すべきシーケンスを単独で実行すること
である。この場合装置内の他のシーケンスはこの
期間中停止し、すべての転送された値を記憶し
て、検査すべきシーケンスのすべてのステツプを
書出して検査することによつて誤りを見つける。
しかしこの場合、正規にはその検査されるシーケ
ンスと並列に進行すべきであるすべての他のシー
ケンスがこの検査シーケンス中禁止されるので、
検査結果はその影響を受けざるを得ない。したが
つてもし検査されるシーケンスに含まれる誤りが
それと並列に進行すべき他のシーケンスの動作に
起因するものであるならば、その検査ではその誤
りを発見することができないという不都合が起こ
り得る。
他の方法はすべてのシーケンスを記憶して書出
し、書出したリストを視覚で検査することであ
る。しかしこの方法では非常に時間がかかる。
本発明の目的は前記欠点を除去して、上述のよ
うなシーケンス中の誤りを容易に追跡することが
できる方法および装置を提供することである。本
発明によれば検査期間中にそれと並列に進行する
シーケンスを禁止する必要なしに、検査すべきシ
ーケンスのステツプだけを記憶する。
以下図面を参照しながら詳細に説明する。
図は複数個のプロセツサ１ａ，１ｂ，１ｃを含
むデータ処理装置を示す。各プロセツサは共通バ
ス２、入力３、出力４を介して他のプロセツサと
通じている。各プロセツサはマーキング装置５を
具備している。すべてのプロセツサに同じものが
具備されているが、プロセツサ１ａに付いている
ものだけが詳細に示されている。説明を簡単にす
るために、次のように限定する。
Γ プロセツサは一度に１個のみのタスクを扱
う。
Γ プロセツサと付属のマーキング装置５とはプ
ロセツサが空いているときには入力３を検知す
るのみである。
マーキング装置５は出力線に接続している出力
レジスタ７と入力線に接続している入力レジスタ
６とを含む。両レジスタは伝達されるメツセージ
ワード用のビツト位置の他に、メツセージワード
に加えられる１個又は２個以上の二進文字用のビ
ツト位置を少なくとも１個含む。この点について
は後述する。
本実施例によると、追跡しようとするシーケン
スに付随する各ワードに二進の特徴ビツト即ちマ
ーキングビツトを加えることが望ましい。もし同
時にただ１個のシーケンスのみを追跡するのであ
れば、１個の二進マーキングビツト即ち１を加え
ることで充分である。他方もし同時にいくつかの
シーケンスを追跡することが必要ならば、同時に
複数個のシーケンスのマーキングを可能ならしめ
るために、マーキングビツトの数を多くする。
本実施例によれば、４種の異なるシーケンスを
識別することができる。出力レジスタ７から供給
されるワードの中で２ビツトが検知される。これ
によつて４種類のシーケンスの識別が可能とな
る。この識別は当然拡張することができるので、
プロセツサ間を伝達されるメツセージのうちより
大きい部分、又は全部が多くのシーケンスを識別
するのに用いられる。検知するのに必要なビツ
ト、即ち最初の２ビツトは出力レジスタに送られ
るのと並列に識別器８に送られる。もし接点ａ−
ｄを経由して選択される４個のシーケンスのうち
の１個の間で一致すれば識別器８は出力に二進の
１を送り、一致しなければ出力の二進のゼロを送
る。一致すると論理１がマーキングレジスタ１０
に送られる。即ち、出力レジスタ７におけるこの
値を表わすビツト位置にオアゲート９を経由して
送られる。
読出し装置１２が転送バス２に付いていて、バ
スに接続しているすべての装置間を転送されるす
べてのメツセージワードを受信して、それらのマ
ーキングビツトと共にそれらをレジスタ１３に書
込む。もしメツセージワードがマーキングビツト
を有していれば、アンドゲート１５が開いてその
ワードはメモリ１４に書込まれる。したがつてマ
ーキングビツトを有するすべてのワードはシーケ
ンスが終るときに読出されて、それらが正しいか
否かを調べることができる。
マーキングビツト付きのワードをプロセツサで
受信して、得られたワードを処理して送り出す際
に、送り出すワードに同じマーキングビツトを付
さなければならない。それはマーキングビツトと
して働らく特別のビツト位置が論理１に保たれて
いる入力レジスタ６に、入力ワードを書込むこと
によつて行われる。この位置から信号がオアゲー
ト９を経由して出力レジスタ７に送られて、元の
マーキングと同様にして出力レジスタ７に挿入さ
れたワードに論理１が加えられる。このワードは
今や入力で得られたものとは完全に別なワードに
なつている。連続シーケンスの間、新しいワード
はバスを通るときに読出し装置１２に記憶され
る。すべてのシーケンスが終了すると、連続的に
書込まれたワードが読み出されて、検査したシー
ケンスを照合してどのワードが誤りかを決定する
のは容易である。新しいタスクに備えてプロセツ
サが空くと、全入力レジスタ６が最初にリセツト
される、即ちゼロになり、その後プロセツサは再
びバス上の入力信号を取り込み始める。
【図面の簡単な説明】
図は本発明の方法を実施する装置の一実施例を
示すブロツク図である。 符号の説明、１……プロセツサ、２……バス、
５……マーキング装置、１２……読出し装置。

Claims (1)

  1. 【特許請求の範囲】 １ 複数の電気回路の間で２進のメツセージワー
    ドの一連の転送が行われ、前記電気回路は受信し
    たメツセージワードから新しいメツセージワード
    をつくつて次の電気回路に転送し、即ち複数のプ
    ロセツサ間で情報の転送が行われ、動作が進行中
    にシーケンスにおける誤りを追跡する方法におい
    て、シーケンスの第１のメツセージワードはマー
    キングワードを有しており、前記マーキングワー
    ドは各電気回路で受信されたメツセージワードに
    基づいて形成された新しいメツセージワードに挿
    入され、各メツセージワードは転送されるときに
    検知されてマーキングワードを含むメツセージワ
    ードはメモリに記憶され、所定のマーキングワー
    ドを付されたすべてのメツセージワードはマーキ
    ングワードを付されたシーケンスが正しいか否か
    を決定するためにメモリから読出されることを特
    徴とする、誤り追跡方法。 ２ 複数の電気回路の間で２進のメツセージワー
    ドの一連の転送が行われ、前記電気回路は受信し
    たメツセージワードから新しいメツセージワード
    をつくつて次の電気回路に転送し、即ち複数のプ
    ロセツサ間で情報の転送が行われ、動作が進行中
    にシーケンスにおける誤りを追跡する装置におい
    て、 各プロセツサ１ａ，１ｂ，１ｃ間でメツセージ
    ワードの転送が行われ、各プロセツサはマーキン
    グ装置５を具備しており、前記マーキング装置５
    は出力レジスタ７と識別器８と入力レジスタ６と
    を含み、識別器はレジスタ内の所定のデイジイツ
    ト位置を検知してそのワードが検査すべきシーケ
    ンスに付随するものであることを決定し、識別器
    はマーキングレジスタ１０を作動させて出力レジ
    スタ７に書き込むワードに少なくとも１個のマー
    キングビツトＭを与え、前記入力レジスタ６では
    記憶されたワードにマーキングがあるとマーキン
    グレジスタ１０を作動させて、入力されたワード
    から解読して出力レジスタ７に書込むワードに前
    記少なくとも１つのマーキングビツトを補充し、
    前記プロセツサ間の通信回線に読出し装置１２が
    接続され、読出し装置はマーキングの付されたワ
    ードを識別するための識別手段１３，１５と、次
    の読出しのためにマークされたワードを記憶する
    ためのメモリ手段１４とを有することを特徴とす
    る、誤り追跡装置。
JP4180681A 1980-03-24 1981-03-24 Method and device for tracing error in data communication Granted JPS56137452A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE8002239A SE430733B (sv) 1980-03-24 1980-03-24 Sett och anordning for att under pagaende drift spara fel i ett berekningsforlopp

Publications (2)

Publication Number Publication Date
JPS56137452A JPS56137452A (en) 1981-10-27
JPH0126094B2 true JPH0126094B2 (ja) 1989-05-22

Family

ID=20340583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4180681A Granted JPS56137452A (en) 1980-03-24 1981-03-24 Method and device for tracing error in data communication

Country Status (6)

Country Link
US (1) US4481582A (ja)
EP (1) EP0039665B1 (ja)
JP (1) JPS56137452A (ja)
CA (1) CA1154166A (ja)
DE (1) DE3160762D1 (ja)
SE (1) SE430733B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1983001851A1 (en) * 1981-11-23 1983-05-26 Burroughs Corp Peripheral unit adapted to monitor input/output interface
US4698785A (en) * 1983-12-02 1987-10-06 Desmond John P Method and apparatus for detecting control system data processing errors
JPH0477838A (ja) * 1990-07-13 1992-03-11 Fujitsu Ltd 異常メッセージ検出処理装置
JP2833387B2 (ja) * 1992-11-30 1998-12-09 日本電気株式会社 交換機バスモニタ回路
SE500940C2 (sv) * 1993-02-10 1994-10-03 Ellemtel Utvecklings Ab Sätt och system för att i ett distribuerat operativsystem demontera en kedja av sammanlänkade processer
US8117602B2 (en) * 2008-04-01 2012-02-14 Kaspersky Lab, Zao Method and system for monitoring execution performance of software program product

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3659272A (en) * 1970-05-13 1972-04-25 Burroughs Corp Digital computer with a program-trace facility
US3810119A (en) * 1971-05-04 1974-05-07 Us Navy Processor synchronization scheme
FR2258668A1 (en) * 1974-01-18 1975-08-18 Labo Cent Telecommunicat Data processor tracing unit - permits real time monitoring of system operation especially in telephone exchange systems
US3995258A (en) * 1975-06-30 1976-11-30 Honeywell Information Systems, Inc. Data processing system having a data integrity technique
US4058851A (en) * 1976-10-18 1977-11-15 Sperry Rand Corporation Conditional bypass of error correction for dual memory access time selection
US4166211A (en) * 1978-04-03 1979-08-28 Burroughs Corporation Error control system for named data
US4282572A (en) * 1979-01-15 1981-08-04 Ncr Corporation Multiprocessor memory access system
FR2455838B1 (fr) * 1979-05-04 1986-02-28 Cit Alcatel Systeme d'echange de messages codes entre stations

Also Published As

Publication number Publication date
CA1154166A (en) 1983-09-20
EP0039665A1 (en) 1981-11-11
EP0039665B1 (en) 1983-08-17
SE430733B (sv) 1983-12-05
DE3160762D1 (en) 1983-09-22
JPS56137452A (en) 1981-10-27
US4481582A (en) 1984-11-06
SE8002239L (sv) 1981-09-25

Similar Documents

Publication Publication Date Title
JPS5283044A (en) Device and method of checking control memory
JPH0126094B2 (ja)
US5553238A (en) Powerfail durable NVRAM testing
US3517305A (en) Magnetic tape tester in which,after comparison with a standard,an erroneous signal is stored for later analysis
US3699322A (en) Self-checking combinational logic counter circuit
CA1073104A (en) Method and arrangement for detecting faults in a memory device
KR100316182B1 (ko) 에러검출장치
JPS6152758A (ja) メモリのエラ−検出装置
US3376408A (en) Hole count checker
GB1573329A (en) Method and apparatu for detecting errors in parity encoded data
KR100282776B1 (ko) 메모리에서 에러발생 주소검출방법
JPS60147883A (ja) 図形の境界検出方法
JPH01159742A (ja) 障害解析方式
US3757297A (en) Batch total accumulator for card punch
CA1136282A (en) Out-of-cycle error correction apparatus
CN117667814A (zh) I2c数据的读写方法、装置、设备及计算机可读介质
SU1200347A1 (ru) Устройство дл контрол адресных цепей блоков пам ти
JP3250143B2 (ja) 擬似障害発生回路
JPS6030975B2 (ja) 誤り検出方式
JP3040508B2 (ja) メモリ試験方法
SU744577A1 (ru) Устройство дл тестовой проверки пам ти
CN116701080A (zh) 一种寄存器粘连检查方法、系统、设备及存储介质
JPS6246019B2 (ja)
JPS5983250A (ja) 情報処理装置
JPS6218943B2 (ja)