JPH0126203B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はインダクタンス素子と容量を組合せて
なる集中定数型の遅延線に係り、特に立上り時間
が極めて速くデイジタル回路等に好適な超高速遅
延線に関する。

従来、立上り時間の速い、例えば立上り時間が
1ns以下の遅延線としては、同軸ケーブルを目的
の遅延時間となる長さに切つた構成のものや、メ
アンダーライン等の分布定数回路の一種と考えら
れる構成のものが提案されている。しかし前者は
形状が大きく端末処理が面倒であるし、後者は形
状も大きく高価であるうえ特性が良好でない等の
理由から、いずれの遅延線も実用化されていな
い。

また一方、インダクタンス素子と容量を組合せ
た集中定数型遅延線もある。ところが、この構成
の遅延線は、高い使用周波数帯域（例えば1GHz
以上）ではインダクタンス素子が周波数特性を持
つうえインダクタンス素子のＱも低下し、遅延特
性と振幅特性が共に劣化するので、立上がり時間
が1ns以下の高速遅延線を得ることが困難となつ
ていた。

本発明は以上の欠点を解消するためになされた
もので、超小型、超高速かつ安価な遅延線の提供
を目的とする。

この目的を達成するために本発明は、導体にて
スペースを有するピツチＰの単層ソレノイド状イ
ンダクタンス素子を形成し、このインダクタンス
素子の各ターン毎に前記導体とアース間に容量を
挿入接続するとともに、前記インダクタンス素子
のピツチＰと短径方向の巻径Ｔとが、 0.2＜Ｐ／Ｔ＜1.9なる関係に設定されてなること
を特徴とするものである。

以下本発明の詳細を説明する。

第１図は本発明の遅延線を説明するための概略
図であり、第２図は第１図に示す遅延線の等価回
路図である。第１図において、厚さＴおよび幅Ｗ
の断面方形の棒状非磁性ボビン１上に、導線２が
長手方向にピツチＰで単層ソレノイド状にスペー
ス巻きされインダクタンス素子３が形成されてい
る。なお、厚みおよび幅寸法Ｔ，Ｗは、正確には
ボビン１における厚み、幅方向の対向面上の導線
２の中心間の距離をいう。

インダクタンス素子３の１ターンをインダクタ
ンスＬとし、各ターン毎に導線２とアースの間に
容量Ｃが挿入接続され、１ターン分のインダクタ
ンスＬが遅延線の１区間となつており、各インダ
クタンスＬは第２図に示すように他のインダクタ
ンスＬと相互誘導結合している。なお、第２図で
は最左端のインダクタンスＬだけに関して、その
右側にあるインダクタンスＬとの結合を示してい
るが、当然その左側にもインダクタンスＬがあり
かつそれらとも同様に結合しており、他のインダ
クタンスＬも同様に左右のインダクタンスＬと結
合している。

そして各インダクタンスＬは、隣りのインダク
タンスＬと結合係数a₁で、２番目のインダクタン
スとはa₂で、……ｎ番目のインダクタンスとは結
合係数a_oで結合している。

次に本発明の遅延線を検討する。まず結合係数
a₁，a₂，……，a_oを求める。

第１図のボビン１上面の幅Ｗの任意の１本の導
線を基準とし、ボビン上面における導線間の結合
係数を、第３図に示すように、順次k₂，k₄，…
…，k_2o、ボビン下面における導線間の結合係数
を順次k₁，k₃，……，k_2o-1，k_2o+1とする。

ここで基準となる導線を流れる電流を考える
と、上面の導線においては同方向であるので正の
結合となり、下面の導線に対しては逆方向となる
ので結合が各々負となる。その結合係数の絶対値
は、導線間の距離が長くなる程、小さくなる。

説明を簡単にするため、第１図Ｂに示す幅Ｗお
よび厚みＴの寸法を等しくすると、遅延線の各区
間の間の結合係数a₁，a₂，……，a_oは、 a₁＝2k₂−k₁−k₃／２（１−k₁） (1) a₂＝2k₄−k₃−k₅／２（１−k₁） (2) a_o＝2k_2o−k_2o-1−k_2o+1／２（１−k₁） (3) で示すことができる。

遅延線の遅延特性は、主にこれら結合係数a₁，
a₂，……，a_oにより決定される。特にa₁の影響が
大きく、以下a₂，a₃，……，a_oの順で影響が低下
するので、まず結合係数a₁について検討する。

a₁の符号が正で、a₂以下が存在しないと仮定し
た場合、従来からの理論計算ではa₁＝0.142（誘導
ｍ型のｍ＝1.34に相当）が最適とされている。し
かし実用上は、a₂以下の結合の存在や浮遊容量の
影響を考慮しなければならず、結局a₁＝0.1〜0.2
程度の範囲で検討されていた。

一方、第３図における結合係数k₁とk₂を構成す
る３本の導体が互いに等間隔（正３角形の各頂
点）に位置する場合には、｜k₁｜＝k₂となる。従
つてこのような条件の下において上述の１式は、 a₁＝k₂−k₃／２（１−k₁） (4) となる。そして結合係数k₂とk₃の関係は、第３図
から明らかなようにk₂＞｜k₃｜であるから、この
条件では必ず結合係数a₁はa₁＞０となる。すなわ
ち、同図におけるピツチＰと厚み方向の寸法Ｔの
関係が、Ｔ＝（√３／２）ＰすなわちＰ／Ｔ＝
1.155ではa₁＞０であることが容易に分る。そし
てこの条件よりもＰ／Ｔが増加するとa₁＝０の点
を経てa₁＜０すなわちa₁は負となる。逆に、Ｐ／
Ｔが1.155より減少するとa₁は単調に増加する。
このようにＰ／Ｔを変化させるとa₁が増減する。

次に結合係数a₂について検討する。

a₂は理論的には符号が負で、その絶対値が 0.02〜0.03程度が良いとされている。これに対し
第３図における各導体間の間隔から、結合係数
k₃，k₄，k₅は、｜k₃｜＞k₄＞｜k₅｜の関係となり、
これらの絶対値がかなり接近していることが判
る。その結果、上述の(2)式の分子の値が、かなり
小さくなり、結合係数a₂も非常に小さくなる。ま
た同図に示すピツチＰが減少するとa₂が正に増加
する。

また結合係数a₃，……，a_oは、上述の(3)式およ
び第３図から、 k_2o-1≒k_2o≒k_2o+1 となると考えられ、ほとんど無視できる程度の値
となる。

第４図は、幅Ｗと厚みＴの寸法比Ｗ／Ｔをパラ
メータとし、a₁ではＷ／Ｔが１，10，100の場合
について、またa₂およびa₃にあつてはＷ／Ｔが１
の場合についてＰ／Ｔとの関係を理論式から求め
た特性図であり、更に導線の線径をｄとすると、
第４図Ａは線径ｄと厚みＴの関係がｄ／Ｔ＝0.02
（実用上の範囲で比較的小さい比）の場合で、第
４図Ｂは同じくｄ／Ｔ＝0.9（実用上の範囲で最も
大きくできる比）の場合で示してある。

同図からＷ／Ｔが１、すなわちボビン１の断面
が正方形の場合から、Ｗ／Ｔが100、すなわちボ
ビン１が非常に薄い板状のものにおいて、更に、
ｄ／Ｔが0.02、すなわち導線の線径ｄを比較的細
く選んだ場合から、ｄ／Ｔが0.9、すなわち導線
の線径が非常に太く選んだ場合の実用上の広い範
囲において、遅延線のピツチＰと厚みＴの関係を
適当に選定することにより、結合係数a₁の最適値
を容易に決定できる。その場合、結合係数a₂は遅
延特性に殆んど影響しない程度の小さい正の値に
抑え、結合係数a₃以下を無視できる程度にするこ
とが可能となり、結合係数a₁だけが存在する。誘
導ｍ型遅延線に極めて近い特性を得ることができ
る。

もつとも、実際の遅延線を構成する場合には、
遅延特性がインダクタンス間の分布容量やインダ
クタンスに接続する容量のリードが有するインダ
クタンス等によつて影響を受けるので、平担な遅
延特性を有する遅延線を得るためには、結合係数
a₁＝0.1〜0.2に選定する。さらに遅延線は、平担
な遅延特性に限らず、外部回路の位相補償を行な
う目的から遅延特性に傾斜を持たせる場合もある
ので、結局、結合係数a₁＝0.05〜0.25程度に選定
することが実用的である。

そして第４図からも判るように、Ｗ／Ｔとｄ／
Ｔの値の大きな範囲においても結合係数a₁＝0.05
〜0.25の範囲にするためにＰ／Ｔを0.2（第８図
Ａ，Ｑ点）〜1.9（第８図Ｂ，Ｒ点）の範囲に選定
することにより、目的の結合係数a₁を有するイン
ダクタンス素子が容易に構成可能となる。

これらの関係をまとめると、インダクタンス素
子のピツチＰと厚み方向の寸法Ｔとを 0.2＜Ｐ／Ｔ＜1.9 (5) の関係の範囲内に選定することにより、各種の用
途に適する遅延線が得られることが判つた。

以上の遅延線に係る理論的検討をふまえて以下
に本発明の遅延線の具体的実施例を示す。

第５図において、インダクタンス素子３は、幅
がＷより僅かに短くかつ厚みもＴより僅かに短い
長方形の棒状非磁性ボビン１の外周に、(5)式に基
づいて、銀メツキ裸導線２をピツチＰ、幅Ｗ、厚
みＴで単層ソレノイド状に巻回されて構成されて
いる。インダクタンス素子３の各ターン毎に導線
２とアース間には容量素子７が挿入接続されてい
る。この容量素子７は、ボビン１の下部に長手方
向に延びる誘電体板５と、この誘電体板５の下面
に形成されたアース電極６と、上面にインダクタ
ンス素子３のピツチＰと同ピツチで形成された複
数の容量電極４からなつている。そして、インダ
クタンス素子３の下部短辺側の導線２と、容量電
極４とを半田リフロー法等によつて接続して遅延
線８が構成されている。

このような構成の遅延線８は、インダクタンス
素子３の導線２の大部分がアース電極６から離れ
ているため、過電流によるインダクタンス素子３
の損失が少なく、複数個並列配置が容易であつて
高密度実装に適している。

発明者は、第５図に示す構成の遅延線において
直径0.06mmの銀メツキ裸銅線をピツチP0.4mm、厚
さT0.6mm、幅W2mmで40回巻回し長さ16mmに形成
したインダクタンス素子３と、0.5PFの容量40個
を有する容量素子７を組合せて実施したところ特
性インピーダンス100Ω、遅延時間2ns、立上り時
間150ps，−3dB通過帯域2.3GHzの特性を得た。

このように本発明の遅延線は、超小型で簡単な
構造にもかかわらず、超高速で、大きい値の遅延
時間と立上り時間の比（13.3程度）が得られ、従
来の集中定数型遅延線においては得られなかつた
良好な特性を実現できる。

なお本発明は、第５図のように、インダクタン
ス素子３の各ターン毎に半田付け固定されて自立
可能となつているので、遅延線８から非磁性ボビ
ン１を引抜いて空心自立構造で用いるならば、超
高周波におけるボビン１の誘電体損失を更に低減
することができる。

第６図は本発明の他の実施例を示すものであ
る。

この遅延線８は、断面長方形の非磁性ボビン１
に導体条２′をピツチＰで形成してインダクタン
ス素子３を構成し、このインダクタンス素子３の
厚みＴ側の導体条２′を容量電極４′に兼用すると
ともに、誘電体板５を挾んでアース電極６に対向
させて容量素子７と組合せて成るものである。

この構成においてもピツチＰおよび厚みＴの関
係を0.2＜Ｐ／Ｔ＜1.9の範囲で選定すれば良好な
遅延特性が得られるし、また容量素子７の構成の
簡素化を図ることができる。

さらに本発明は、断面長方形のボビン１を用い
る例に限らず、例えば、第７図に示すような断面
円形や断面楕円形のボビンを用いることが可能で
ある。これらのボビンにおいても円形の直径およ
び楕円形の短径をＴとして、0.2＜Ｐ／Ｔ＜1.9の
関係でインダクタンス素子３を構成すればよい。
なお円形の直径は短径Ｔのみからなると考えれば
よい。

第８図は本発明の更に他の実施例を示すもので
ある。図における遅延線は、非磁性ボビン１′と
して第５図に示す如き棒状ボビン１に代えてトロ
イダル状ボビン（図中２点鎖線で示す）を用い、
このトロイダル状の非磁性ボビン１′に導線２を
単層ソレノイド状にスペース巻きした（図中３タ
ーンを示す）インダクタンス素子３を備えてなる
ものである。この遅延線は、ボビン１′の内周側
ピツチP₁と外周側ピツチP₂が異なり、当然P₁＜
P₂となるが、上述の(5)式におけるピツチＰは、
平均ピツチすなわち、Ｐ＝（P₁＋P₂）／２として
上述の(5)式を適用すればよい。

このような構成の遅延線は、インダクタンス素
子３の形状は、枠形等の環状にも実施できるが、
特にトロイダル状のボビンを用いるならば、円弧
状の固定接点列の形成が可能となり、ボビンの中
心を支点として可動接点がその固定接点列上を極
めて容易に摺動できるので、小型で操作の簡単な
可変遅延線を実現することができる。

以上説明したように本発明の遅延線は、構造簡
単で、形状や導体線径等の設計上の自由度が大き
く、かつ超高速でしかも任意の遅延特性が得られ
るが、本発明はこれにとどまらず、次の大きい特
徴を有する。

遅延線の遅延特性を決定する結合係数がすべて
遅延線を構成する寸法の絶対値ではなく、寸法の
比で決定されるとともに、遅延線を構成する寸法
と諸特性の関係が明快に得られる。すなわち、遅
延線を構成する諸寸法をすべて１／Ｓに比例して
小さくする（但、容量Ｃも１／Ｓの値にする）
と、特性インピーダンスは変らず、遅延時間と立
上り時間は１／Ｓ（−3dB通過帯域はＳ倍）に、
取付面積は１／S²に、体積は１／S³になる。

このことは、本発明の遅延線は微細化すること
により、飛躍的に高速化と高密度化が実現できる
ことを意味する。そして、本発明の遅延線に用い
るインダクタンス素子３は、非常に単純な構造を
有し微細加工に適するものである。例えば導線の
巻回のほか、アルミナ磁器等の非磁性ボビンの表
面にメツキ加工等によつて導体層を形成した後、
ボビン表面を機械的精密研削、フオトエツチング
もしくはレーザービーム加工等、従来知られた手
段によつて単層ソレノイド状のインダクタンス素
子を形成することも可能であり、導線等の導体の
断面形状も任意である。さらに容量素子７もイン
ダクタンス素子３の上に誘電体および電極を高速
スパツタリング等で容易に形成することが可能で
ある。

また、本発明の遅延線は、非磁性ボビン上の導
体条に固定接点列を形成し、この上を可動接点を
摺動させるならば、超高速の可変遅延線が得られ
る。

以上説明したように本発明の遅延線は、立上り
時間1ns付近で限界に達していた遅延特性を飛躍
的に向上させ、遅延特性の高速化および構造の小
型化・高密度化を実現した。

【図面の簡単な説明】

第１図および第２図は本発明の遅延線を説明す
る概略図およびその等価回路図、第３図は第１図
に示すインダクタンス素子における導体間の結合
関係を説明する図、第４図はインダクタンス素子
におけるピツチＰに対する巻径Ｔの比と結合係数
の関係を示す特性図、第５図は本発明の遅延線の
一実施例を示す部分正面図および側面図、第６図
および第８図は本発明の遅延線の他の実施例を示
す部分正面図および側面図、第７図は本発明のイ
ンダクタンス素子に用いるボビンの実施例を示す
図である。 １……ボビン、２，２′……導体（導線、導体
条）、３……インダクタンス素子、７……容量素
子、Ｐ……ピツチ、Ｔ……ボビンの短径方向の巻
径、a₁，……，a_o……結合係数。

Claims (1)

1. 【特許請求の範囲】 １ 導体にてスペースを有するピツチＰの単層ソ
   レノイド状インダクタンス素子を形成し、このイ
   ンダクタンス素子の各ターン毎に前記導体とアー
   ス間に容量を挿入接続するとともに、前記インダ
   クタンス素子のピツチＰと短径方向の巻径Ｔと
   が、 0.2＜Ｐ／Ｔ＜1.9 なる関係に設定されてなる遅延線。 ２ インダクタンス素子の導体が、非磁性ボビン
   に形成されてなることを特徴とする特許請求の範
   囲第１項記載の遅延線。 ３ インダクタンス素子が、空心自立構成されて
   なることを特徴とする特許請求の範囲第１項の遅
   延線。 ４ インダクタンス素子が、環状に形成されてな
   ることを特徴とする特許請求の範囲第１項もしく
   は第２項記載の遅延線。 ５ インダクタンス素子の導体が、トロイダル状
   のボビンに形成されてなることを特徴とする特許
   請求の範囲第４項記載の遅延線。