JPH0126209B2 - - Google Patents

Info

Publication number
JPH0126209B2
JPH0126209B2 JP58165843A JP16584383A JPH0126209B2 JP H0126209 B2 JPH0126209 B2 JP H0126209B2 JP 58165843 A JP58165843 A JP 58165843A JP 16584383 A JP16584383 A JP 16584383A JP H0126209 B2 JPH0126209 B2 JP H0126209B2
Authority
JP
Japan
Prior art keywords
error
errors
code
assemblies
message
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58165843A
Other languages
English (en)
Other versions
JPS59131238A (ja
Inventor
Owazeru Andore
Buurunuaaru Abuderamido
Ru Guroo Doniizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull SAS
Original Assignee
Bull SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bull SAS filed Critical Bull SAS
Publication of JPS59131238A publication Critical patent/JPS59131238A/ja
Publication of JPH0126209B2 publication Critical patent/JPH0126209B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Description

【発明の詳細な説明】
本発明は、誤りを自己訂正するリードソロモン
タイプの組合せ巡回符号を用いたデータの伝送誤
り検出、訂正システムに係る。 本発明は情報処理システムの種々の装置間での
データ伝送において発生し得る誤りの検出と訂正
とに適用され、より特定的には中央処理装置と高
密度磁気デイスクの如き周辺装置との間のデータ
伝送における誤りの検出と訂正とに使用される。 情報処理システムの諸装置間でのデータ伝送に
おいては、誤りの検出及び訂正の必要があること
は周知である。一般に、メツセージデータを一装
置から他装置へ伝送する場合は、データ受信時の
復号により伝送中メツセージ内に生じた誤りが検
出され、場合によつては訂正もされるようデータ
を符号化して送信する。これらの誤りは符号化し
たメツセージを磁気デイスクの如き記録媒体に記
録する時、或いはこの記録された符号化メツセー
ジを読取る時にも発生し得る。データ伝送の誤り
を検出し且つ訂正するためのシステムには種々の
タイプがあり、それぞれ種々の自己訂正符号を使
用している。 以下に誤りの検出と場合によつては訂正をも行
なう主な符号の種類を列挙する。 (1) ブロツク符号 この符号は磁気デイスクなどに記憶しておく
べきデータがｋ個の特定長のシンボルによる複
数のブロツクで構成されている場合に適用す
る。各ブロツクの長さが例えば、１バイトの場
合、値ｋは多くの場合256に等しい。ブロツク
符号は有効な論理ブロツクを長さｎ・ｋ（ｎは
整数）の論理ブロツクに変換する。この論理ブ
ロツクはデイスクに記録されたデータの特定数
の読取り誤りを検出し且つ訂正せしめる冗長情
報を含んでいる。 (2) 組織符号 この符号は長さｋの有効ブロツクと長さｒの
冗長キー（検査語）との連結により構成され
る。全長はｋ＋ｒに等しい。 (3) 代数符号 このような符号では符号化と復号とに通常簡
単な一連の計算を用いるアルゴリズムが使用さ
れる。 (4) 外部符号 この用語は前述の如く定義され且つ比較的長
い情報ブロツクのレベルで行なわれる符号化技
術を意味する。外部符号は制御ユニツト内又は
磁気デイスクに対応したインテリジエント装置
内で通常使用される。 (5) 内部符号 この用語は多量の論理情報をデイスクに書込
むべき適切な信号に変換するのに使用される技
術を意味し、変調符号又は記録符号とも呼ばれ
る。内部符号化は通常１ビツト毎又は比較的少
数のビツト（数ビツト或いは数十ビツト）毎に
行なわれる。換言すれば内部符号の符号語は極
めて短い。従つて外部符号の１符号語は一連の
内部符号語で構成される。 (6) 線形符号 誤りパターンE1がシンドロームS1で表わさ
れ且つ誤りパターンE2がシンドロームS2で表
わされる時、誤りパターンE1＋E2がシンドロ
ームS1＋S2で示されれば符号は線形であると言
う。シンドロームの意味は後に説明する。 (7) 巡回符号 １符号語を構成するシンボルの巡回置換によ
り厳密な意味で別の符号語が得られる場合、符
号は巡回符号であると言う。 (8) ２元符号 符号のアルゴリズムを行なう時の基本となる
基本シンボルが離れたビツトの場合符号は２元
符号であると言う。これら基本シンボルが２個
を超える元をもつアルフアベツトから得られる
文字である場合も生じ得るが、その場合は非２
元符号と言う。非２元符号でも各文字が特定数
のビツトで表わされ得ることに変わりはない。
両者の区別は主として符号の特性を正確に規定
する場合に必要とされる。 (9) 打切り符号 保護されたブロツク（データ＋検査語）の全
有効長が巡回符号の本来の周期か又はインタリ
ーブ周期より小さい場合、符号は打切られてい
ると言う。打切りを行つてもほんの小さな付加
的複雑性が生じるのみである。符号の特性を規
定する場合、通常は、打切り部分が仮想ゼロか
ら成つていると考えればよい。この打切りの唯
一の欠点は、復号用アルゴリズムを行なう時に
打切り部分を探査するために別に時間が必要な
ことにあるが、この問題を解決する方法は多数
存在している。 次に誤り訂正に関する定義を幾つか列挙する。 (1) 誤りシンドローム 符号化したブロツクの復号処理の最初の結果
を誤りシンドローム又は単にシンドロームと称
する。シンドロームの長さは常に検査語（キ
ー）の長さに等しい。 読取り誤りが無い場合、シンドロームはゼロ
であり、従つてブロツクの妥当性が容易に検出
される。 誤りがあると、シンドロームは誤りパターン
の概要を表わすため、或る程度までの誤り検出
及び訂正が可能となる。しかしながら、一般
に、発生した誤りの様相をシンドローム中に直
接認めることはできないため、誤りを識別する
には例えば多少とも複雑な復号等の補足処理が
必要とされる。 (2) 誤訂正 誤りパターンが或る符号語を他の符号語か又
は他の符号語に隣接するブロツクに変換する結
果となつた場合、オペレータに知覚できない誤
訂正が生じる。誤訂正を回避せしめるという能
力は符号の基本的特性の１つである。しかしな
がらこの能力は決して完全ではない。誤訂正発
生の確率は、選択した符号と、その冗長度と、
訂正及び検出の妥協度合とに依存するのみなら
ず、受信メツセージに影響する誤りの自然統計
にも依存する。 (3) 見逃し誤り 見逃し誤りは検出されなかつた誤りの存在又
は誤訂正の結果として生じる。 (4) 誤りの増殖 誤訂正が行なわれると通常は元来の誤りが残
存すると共に新たな誤りがブロツク内部に付加
され、その結果１符号語の全長を変化させ得る
誤り増殖現象が発生する。この現象は符号が外
部符号の場合に生じるが、内部符号の場合にも
発生し得る。この現象が生じると外部符号によ
つて処理されるべき論理誤りが、これら誤りを
発生させた物理的誤りより長くなることがあ
る。 誤り検出に最も多用される符号は巡回符号で
ある。巡回符号の第１の用途は誤り検出であ
り、これは広く行き渡つている。誤り検出に
は、通信システムの送信及び受信時あるいはメ
モリからの読出し時に、メツセージ（組織符
号）に連結された冗長キーあるいは検査語を使
用することが含まれる。誤り検出を行うために
は比較的長いブロツク（数千バイト）に関して
比較的短いキーあるいは検査語（数バイト）を
使用し得る。 このキーあるいは検査語は受信したメツセージ
を次の２カテゴリーに分類し得る。 (1) 符号語と合致するメツセージ；この場合は誤
り無しと見なされよう。 (2) 符号語と正確には合致しない他のメツセー
ジ；この場合は１つ以上の誤りが発生したこと
が確認される。 一般に、巡回符号を使用する場合は誤りの検出
のみに留まり、検査語によつて与えられた情報に
基づき誤りを訂正することはない。従つて単にメ
ツセージの再送信（通信）又は再読出し（磁気的
記録）が依頼される。 巡回符号による誤り検出法は、簡単（ハードウ
エアが少なくてすむ）、効率的（冗長度が低い）、
且つ高性能（少くともランダム誤りしかない場合
には情報を回復させることができる）である。し
かしながらこの方法は次の３つの場合には欠陥を
生じる。 (1) 恒常的エラーが存在する場合。この現象は通
信分野では稀にしか見られないが、高密度記録
システムの分野では媒体の物理的欠陥に起因し
て頻繁に生じる。 (2) 時間的要因でメツセージの再送信が不可能な
場合（宇宙通信等の場合）。 (3) 重大な誤りによつてある符号語が別の符号語
に変換される場合。この誤りは検出されない。 巡回符号は、誤りパターンが妥当な範囲内にあ
れば上述の欠陥を克服することができ、情報ブロ
ツクに十分な長さをもつ検査語を付加すればこの
冗長を誤りの訂正に使用することができる。 ハミング符号は最も広く使用されている巡回符
号中の最も単純な１ビツト訂正符号である。この
ハミング符号の欠点は、誤りが１ビツトより大き
い場合１ビツト誤り（この１ビツトは真の誤りパ
ターンを構成する各ビツトとは通常異なる）とし
てシンドロームの訂正が行なわれることにある。
この欠点は誤訂正を引き起す。 パリテイビツトを付加することにより、訂正さ
れた１ビツト誤りと２ビツト誤り（検出されるが
訂正はされない誤り）とが互に区別され、従つて
前述の状況は改善される。 一般に巡回符号を使用すれば、保護すべき情報
が長い連鎖状の場合（通信及び磁気的記録の場
合、ランダムアクセスメモリの場合は別）に、非
常に簡単な誤り検出及び訂正システムを実現でき
る。 検査語（組織符号）又は長さの比較的短い（冗
長度が小さい）シンドロームを発生させるのに必
要な全てのコード変換計算は従来のシーケンシヤ
ルケーブルシステムを用いて実施可能である。こ
のシーケンシヤルケーブルシステムは、複数の排
他的オアゲートと組合わせられており、検査語を
形成する冗長ビツトと同数のフリツプフロツプを
有する直列式又は直並列式シフトレジスタと、検
査語長よりもはるかに長い周期のサイクリツク現
象を発生せしめる摂動要素（Perturbation
elemcnt）として中間段にループするフイードバ
ツク回路とを備えている。 この極めて簡単なシーケンシヤル構造は単一の
大規模集積回路として非常に容易に実現し得る。 本発明の目的は、誤りを自動訂正するリードソ
ロモンタイプの巡回符号を用いて、別タイプの巡
回符号を使用する公知システムの欠点を除去せし
めた伝送誤り検出、訂正システムを実現すること
にある。公知システムの欠点については既に述べ
たが、その本質は既存のどのようなシステムもバ
ースト誤りの検出と訂正とを同時に行なうことが
できない、又は符号化されたメツセージ中に分散
する多重誤りを検出し且つ訂正することができな
いという事実にある。例えばハミング符号を使用
したシステムでは、単一誤り又は二重誤りを検出
し得ても訂正できるのは単一誤りのみである。 本発明によるシステムの利点は本質的にリード
ソロモン符号の使用によつて得られる。この符号
の特性は次の通りである。 (1) 非２元符号、即ち離れたビツトではなくかつ
シンボルの基本データに作用する符号である。
これらのシンボルは２元アルフアベツトから求
め得る。即ち、ｍビツトに符号化され得る。 (2) この符号は「最適論理距離」を有している。
換言すれば、他の基準に基づく他の符号に比し
て所定の冗長について最大能力（訂正／検出折
衷方式として）を実現する。論理距離の意味は
後で定義する。 (3) この符号の周期は、比較的短くシンボルの長
さｍとの間に極めて厳密な関係を有している。
そのため所定長のブロツクを保護するための可
能な選択の範囲が限定される。 (4) リードソロモン符号はそのパラメータを適確
に選択すれば多重誤りを訂正可能である。この
符号は従来の符号に比べ信号処理関係技術への
適応性が遥かに秀れている。従つてこの符号の
使用は複雑な誤り状態の処理という問題の最も
簡単な解決法である。 (5) この符号は磁気テープ、磁気デイスク、デジ
タル形オプチカルデイスク等の高密度記録装置
における誤り処理の問題に対する最良の解決手
段である。 上述した目的及び利点を達成及び獲得する本発
明の特徴は、インタリーブされたリードソロモン
型巡回符号に従つて処理され、該符号のインタリ
ーブ度数を規定するバイト数を有する少なくとも
１つの有効なサブブロツクで構成されたメツセー
ジの伝送誤り検出、訂正システムであつて；全体
が直並列シフトレジスタを形成するようにそれぞ
れ並列入力を有しかつ互いに直列接続されてお
り、それぞれが前記インタリーブ度数に応じた数
のサブアセンブリを有しており、選択した巡回符
号の生成多項式の次数に依存した個数のアセンブ
リＸ，Ｙ，Ｚ，Ｔ，Ｕと；所定のガロア体の原始
元から得た前記巡回符号の生成多項式の係数を前
記メツセージに乗じるための、前記アセンブリ間
のループ回路と；前記各サブブロツクのシンドロ
ーム全体から成る前記メツセージのシンドローム
の存在を検出するために前記各アセンブリの第１
段のサブアセンブリの出力にそれぞれ接続された
入力を有する検出手段D1，D2，D3，D4，D5と；
該検出手段に接続されており、前記サブブロツク
毎にシンドロームの復号を行う復号手段Ｄであつ
て、前記検出手段に接続され、誤りパターンを記
憶するメモリEC及び該メモリの出力に接続され
データの全ブロツクにおける誤りERの存在とこ
れら誤りのうちの前記各サブブロツクにおける単
一誤りESあるいは多重誤りEMの存在とを指示す
る指示手段Ｉを具備する前記復号手段Ｄとを備え
たことにある。 本発明のシステムは、されに、誤りの生じたバ
イト位置を記憶するために最終アセンブリの最終
サブアセンブリの出力に接続されたメモリTE
と；復号すべきメツセージの各データブロツクを
記憶するバツフアメモリMTとを備え、上記メツ
セージの有効バイトVTは検査シンボルを構成す
る複数のバイトを伴つており、誤りが検出されな
い場合は有効バイトVTが直接利用手段に転送さ
れ、検出した誤りが存在する場合は利用手段への
転送の前に前記メモリTEの内容がバツフアメモ
リMT内で誤りバイトをマスキングすることによ
り訂正を許可するように構成したことをもその特
徴としている。 好ましくは、前記指示手段Ｉは、メツセージ中
の誤りの生じた各バイト位置を参照指示するとと
もに、バイト中の誤りパターンをそれぞれ表わす
バイトを最終アセンブリの最終サブアセンブリか
ら１つずつ取出すように、シフトレジスタを制御
するクロツク源Ｈからのパルスを受け取るカウン
タＣに接続されており、さらに前記指示手段Ｉ
は、各サブブロツク内に存在し得る単一誤りある
いはグループ化二重誤りを記憶することを許可す
る論理手段を備えている。 また、好ましくは、前記検出手段D1，D2，D3，
D4，D5は、各アセンブリの第１段のサブアセン
ブリ毎に、入力が該サブアセンブリの出力に接続
され一つの出力が誤りパターンを記憶する前記メ
モリECの一つの入力に接続されたオアゲートを
備えている。 これらの特徴及び利点は添付図面に基づく以下
の説明からより明白に理解されよう。 本発明のシステムの構成と機能とを詳述する前
に、リードソロモン符号について説明する必要が
あろう。この符号は線形かつ巡回的代数符号であ
り、ｍビツトのｎシンボルから成るブロツクにつ
いて機能する。ｎ＝2m−１であり、ｎは該符号の
長さ即ち周期を表わす（表１参照）。
【表】 ５ 〓〓〓 ５

Claims (1)

  1. 【特許請求の範囲】 １ インタリーブされたリードソロモン型巡回符
    号に従つて処理され、該符号のインタリーブ度数
    を規定するバイト数を有する少なくとも１つの有
    効なサブブロツクで構成されたメツセージの伝送
    誤り検出、訂正システムであつて；全体が直並列
    シフトレジスタを形成するようにそれぞれ並列入
    力を有しかつ互いに直列接続されており、それぞ
    れが前記インタリーブ度数に応じた数のサブアセ
    ンブリを有しており、選択した巡回符号の生成多
    項式の次数に依存した個数のアセンブリＸ，Ｙ，
    Ｚ，Ｔ，Ｕと；所定のガロア体の原始元から得た
    前記巡回符号の生成多項式の係数を前記メツセー
    ジに乗じるための、前記アセンブリ間のループ回
    路と；前記各サブブロツクのシンドローム全体か
    ら成る前記メツセージのシンドロームの存在を検
    出するために前記各アセンブリの第１段のサブア
    センブリの出力にそれぞれ接続された入力を有す
    る検出手段D1，D2，D3，D4，D5と；該検出手段
    に接続されており、前記サブブロツク毎にシンド
    ロームの復号を行う復号手段Ｄであつて、前記検
    出手段に接続され、誤りパターンを記憶するメモ
    リEC及び該メモリの出力に接続されデータの全
    ブロツクにおける誤りERの存在とこれら誤りの
    うちの前記各サブブロツクにおける単一誤りES
    あるいは多重誤りEMの存在とを指示する指示手
    段Ｉを具備する前記復号手段Ｄとを備えたことを
    特徴とする伝送誤り検出、訂正システム。 ２ 前記指示手段Ｉは、メツセージ中の誤りの生
    じた各バイト位置を参照指示するとともに、バイ
    ト中の誤りパターンをそれぞれ表わすバイトを最
    終アセンブリの最終サブアセンブリから１つずつ
    取出すように、シフトレジスタを制御するクロツ
    ク源Ｈからのパルスを受け取るカウンタＣに接続
    されており、さらに前記指示手段Ｉは、各サブブ
    ロツク内に存在し得る単一誤りあるいはグループ
    化二重誤りを記憶することを許可する論理手段を
    備えている特許請求の範囲第１項に記載のシステ
    ム。 ３ 前記検出手段D1，D2，D3，D4，D5は、各ア
    センブリの第１段のサブアセンブリ毎に、入力が
    該サブアセンブリの出力に接続され一つの出力が
    誤りパターンを記憶する前記メモリFCの一つの
    入力に接続されたオアゲートを備えている特許請
    求の範囲第１項又は第２項に記載のシステム。 ４ インタリーブされたリードソロモン型巡回符
    号に従つて処理され、該符号のインタリーブ度数
    を規定するバイト数を有する少なくとも１つの有
    効なサブブロツクで構成されたメツセージの伝送
    誤り検出、訂正システムであつて；全体が直並列
    シフトレジスタを形成するようにそれぞれ並列入
    力を有しかつ互いに直列接続されており、それぞ
    れが前記インタリーブ度数に応じた数のサブアセ
    ンブリを有しており、選択した巡回符号の生成多
    項式の次数に依存した個数のアセンブリＸ，Ｙ，
    Ｚ，Ｔ，Ｕと；所定のガロア体の原始元から得た
    前記巡回符号の生成多項式の係数を前記メツセー
    ジに乗じるための、前記アセンブリ間のループ回
    路と；前記各サブブロツクのシンドローム全体か
    ら成る前記メツセージのシンドロームの存在を検
    出するために前記各アセンブリの第１段のサブア
    センブリの出力にそれぞれ接続された入力を有す
    る検出手段D1，D2，D3，D4，D5と；該検出手段
    に接続されており、前記サブブロツク毎にシンド
    ロームの復号を行う復号手段Ｄであつて、前記検
    出手段に接続され、誤りパターンを記憶するメモ
    リEC及び該メモリの出力に接続されデータの全
    ブロツクにおける誤りERの存在とこれら誤りの
    うちの前記各サブブロツクにおける単一誤りES
    あるいは多重誤りEMの存在とを指示する指示手
    段Ｉを具備する前記復号手段Ｄと；誤りの生じた
    バイト位置を記憶するために最終アセンブリの最
    終サブアセンブリの出力に接続されたメモリTE
    と；復号すべきメツセージの各データブロツクを
    記憶するバツフアメモリMTとを備えており；上
    記メツセージの有効バイトVTは検査シンボルを
    構成する複数のバイトを伴つており、誤りが検出
    されない場合は有効バイトVTが直接利用手段に
    転送され、検出した誤りが存在する場合は利用手
    段への転送の前に前記メモリTEの内容がバツフ
    アメモリMT内で誤りバイトをマスキングするこ
    とにより訂正を許可するように構成したことを特
    徴とする伝送誤り検出、訂正システム。 ５ 前記指示手段Ｉは、メツセージ中の誤りの生
    じた各バイト位置を参照指示するとともに、バイ
    ト中の誤りパターンをそれぞれ表わすバイトを最
    終アセンブリの最終サブアセンブリから１つずつ
    取出すように、シフトレジスタを制御するクロツ
    ク源Ｈからのパルスを受け取るカウンタＣに接続
    されており、さらに前記指示手段Ｉは、各サブブ
    ロツク内に存在し得る単一誤りあるいはグループ
    化二重誤りを記憶することを許可する論理手段を
    備えている特許請求の範囲第４項に記載のシステ
    ム。 ６ 前記検出手段D1，D2，D3，D4，D5は、各ア
    センブリの第１段のサブアセンブリ毎に、入力が
    該サブアセンブリの出力に接続され一つの出力が
    誤りパターンを記憶する前記メモリECの一つの
    入力に接続されたオアゲートを備えている特許請
    求の範囲第４項又は第５項に記載のシステム。
JP58165843A 1982-09-13 1983-09-08 伝送誤り検出，訂正システム Granted JPS59131238A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8215403 1982-09-13
FR8215403A FR2533091A1 (fr) 1982-09-13 1982-09-13 Systeme de detection et de correction d'erreurs de transmission d'un message binaire utilisant un code cyclique detecteur et correcteur d'erreurs de type reed-solomon entrelace

Publications (2)

Publication Number Publication Date
JPS59131238A JPS59131238A (ja) 1984-07-28
JPH0126209B2 true JPH0126209B2 (ja) 1989-05-23

Family

ID=9277380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58165843A Granted JPS59131238A (ja) 1982-09-13 1983-09-08 伝送誤り検出，訂正システム

Country Status (5)

Country Link
US (1) US4566105A (ja)
EP (1) EP0108655B1 (ja)
JP (1) JPS59131238A (ja)
DE (1) DE3368134D1 (ja)
FR (1) FR2533091A1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5007018A (en) * 1983-11-10 1991-04-09 General Signal Corp. Vital processor implemented with non-vital hardware
US4831521A (en) * 1983-11-10 1989-05-16 General Signal Corporation Vital processor implemented with non-vital hardware
FR2565002B1 (fr) * 1984-05-25 1986-08-22 Bull Sa Processeur de detection et de correction d'erreurs selon un code produit reed solomon entrelace
US4649541A (en) * 1984-11-21 1987-03-10 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Reed-Solomon decoder
US4856003A (en) * 1987-05-07 1989-08-08 Digital Equipment Corporation Error correction code encoder
FR2624676A1 (fr) * 1987-12-11 1989-06-16 Trt Telecom Radio Electr Dispositif de codage et de decodage de codes reed-solomon
US4843607A (en) * 1987-12-17 1989-06-27 Cyclotomics, Inc. Multiple error trapping
EP0341851A3 (en) * 1988-05-12 1991-06-12 Digital Equipment Corporation Method and apparatus for interleaved encoding
US4916702A (en) * 1988-06-17 1990-04-10 Cyclotomics, Inc. Elongated burst trapping
US5241546A (en) * 1991-02-01 1993-08-31 Quantum Corporation On-the-fly error correction with embedded digital controller
JP2993715B2 (ja) * 1990-08-17 1999-12-27 株式会社日立製作所 Ａｔｍスイッチおよびその制御方法
US5280488A (en) * 1990-11-08 1994-01-18 Neal Glover Reed-Solomon code system employing k-bit serial techniques for encoding and burst error trapping
US5414719A (en) * 1992-04-24 1995-05-09 Sharp Kabushiki Kaisha Operating circuit for galois field
JPH0787090A (ja) * 1993-06-30 1995-03-31 Toyo Commun Equip Co Ltd 巡回符号検出方法及び装置
EP0700182B1 (en) * 1994-08-31 2001-01-03 Nec Corporation Apparatus for error correcting decoding in digital data communication systems
US5657331A (en) * 1995-03-13 1997-08-12 Samsung Electronics Co., Ltd. Method and apparatus for the generation of simple burst error correcting cyclic codes for use in burst error trapping decoders
US5781133A (en) * 1996-08-05 1998-07-14 Seagate Technology, Inc. Method and apparatus for implementing run length limited codes
US5983383A (en) * 1997-01-17 1999-11-09 Qualcom Incorporated Method and apparatus for transmitting and receiving concatenated code data
JPH11154954A (ja) 1997-11-20 1999-06-08 Hitachi Ltd Ａｔｍスイッチ
US6615387B1 (en) * 1998-09-22 2003-09-02 Seagate Technology Llc Method and apparatus for error detection
FR2785741B1 (fr) * 1998-11-09 2001-01-26 Canon Kk Dispositif et procede de codage et d'entrelacement pour des turbocodes series ou hybrides
JP3485075B2 (ja) * 2000-07-19 2004-01-13 日本電気株式会社 復号回路及びその復号方法
US7028245B2 (en) * 2001-08-21 2006-04-11 Equator Technologies, Inc. Even-load software Reed-Solomon decoder
FR2839222B1 (fr) * 2002-04-26 2004-09-10 St Microelectronics Sa Procede et circuit d'entrelacement de donnnees numeriques pour la reduction d'erreurs de transmission
FR2847368B1 (fr) * 2002-11-18 2004-12-31 France Telecom Controle de code de carte pre-payee virtuelle
EP1460765A1 (en) * 2003-03-19 2004-09-22 STMicroelectronics S.r.l. Method for performing error corrections of digital information codified as a symbol sequence
US7155656B1 (en) * 2003-05-01 2006-12-26 Hellosoft Inc. Method and system for decoding of binary shortened cyclic code
US7320101B1 (en) * 2003-08-19 2008-01-15 Altera Corporation Fast parallel calculation of cyclic redundancy checks
US7613991B1 (en) 2003-08-19 2009-11-03 Altera Corporation Method and apparatus for concurrent calculation of cyclic redundancy checks
US8832523B2 (en) * 2006-03-03 2014-09-09 Ternarylogic Llc Multi-state symbol error correction in matrix based codes
US9203436B2 (en) * 2006-07-12 2015-12-01 Ternarylogic Llc Error correction in multi-valued (p,k) codes
US20080148132A1 (en) * 2006-10-26 2008-06-19 Mavila Rajith K Error detection and correction scheme for multi-level cell NAND flash
US9075111B2 (en) * 2013-10-07 2015-07-07 King Fahd University Of Petroleum And Minerals Generalized modular redundancy fault tolerance method for combinational circuits
DE102018113475A1 (de) * 2018-06-06 2019-12-12 Infineon Technologies Ag Rechenwerk zum rechnen mit maskierten daten
CN114115806B (zh) * 2021-11-29 2025-06-13 天津光电通信技术有限公司 一种数据流字节滑动异或计算的方法
US12212338B1 (en) * 2023-07-26 2025-01-28 Winbond Electronics Corp. Syndrome decoder circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3562711A (en) * 1968-07-16 1971-02-09 Ibm Apparatus for detecting circuit malfunctions
JPS5425106A (en) * 1977-07-27 1979-02-24 Nec Corp Correcting device for double error
DE2759106C2 (de) * 1977-12-30 1979-04-05 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung zum Codieren oder Decodieren von Binarinformationen
JPS54125901A (en) * 1978-03-24 1979-09-29 Sony Corp Error correction system
DE2925966C2 (de) * 1979-06-27 1982-10-28 Siemens AG, 1000 Berlin und 8000 München Verfahren und Anordnung zur automatischen Erzeugung eines Gültigkeitssignals für aus einem Speicher mit wahlfreiem Zugriff gelesene Datenworte
US4410989A (en) * 1980-12-11 1983-10-18 Cyclotomics, Inc. Bit serial encoder
DE3122381A1 (de) * 1981-06-05 1982-12-23 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren und einrichtung zur erzeugung von pruefbits zur sicherung eines datenwortes

Also Published As

Publication number Publication date
DE3368134D1 (en) 1987-01-15
EP0108655B1 (fr) 1986-12-03
JPS59131238A (ja) 1984-07-28
EP0108655A1 (fr) 1984-05-16
FR2533091B1 (ja) 1985-02-01
FR2533091A1 (fr) 1984-03-16
US4566105A (en) 1986-01-21

Similar Documents

Publication Publication Date Title
JPH0126209B2 (ja)
EP0136604B1 (en) Decoding method and system.
CA1204874A (en) Multibyte error correcting system involving a two- level code structure
US5946328A (en) Method and means for efficient error detection and correction in long byte strings using integrated interleaved Reed-Solomon codewords
US4706250A (en) Method and apparatus for correcting multibyte errors having improved two-level code structure
US4389636A (en) Encoding/decoding syncronization technique
US4151510A (en) Method and apparatus for an efficient error detection and correction system
US4833679A (en) Method and apparatus with improved error correction and error information availability
US5856987A (en) Encoder and decoder for an SEC-DED-S4ED rotational code
US20090132894A1 (en) Soft Output Bit Threshold Error Correction
KR20000076757A (ko) 데이터 저장 장치용 순환 중복 검사 정보의 갱신 방법 및장치
KR19990028535A (ko) 디스크 드라이브 버퍼 내의 데이터 보호 방법 및 장치
JPH05244020A (ja) インターリーブ式の誤り訂正符号を復号化するための復号器能力強化方法
JPH04501044A (ja) 延長形バーストトラッピング
JPH0831806B2 (ja) エラー訂正方法
US7392461B2 (en) Decoding for algebraic geometric code associated with a fiber product
US20110083062A1 (en) Method for Encoding and/or Decoding Multimensional and a System Comprising Such Method
JPS628056B2 (ja)
US20050168358A1 (en) Method and apparatus for coded symbol stuffing in recording systems
US5974582A (en) High-speed chien search logic
US5943348A (en) Method to check for burst limiting in error correcting systems
US7120850B2 (en) Low-cost methods and devices for the decoding of product cases
JPH0691471B2 (ja) 誤り訂正回路
RU2297032C2 (ru) Самокорректирующееся запоминающее устройство
JPS6342343B2 (ja)