JPH01264340A - 差動位相変調配電線搬送信号伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、配電線（電力線）を信号伝送媒体として使用
し、負荷制御、開閉器制御などの監視制御システムにお
ける制御信号伝送、並びに自動検針システムなどにおけ
るデータ伝送などに利用可能な差動位相変調配電線搬送
信号伝送方式に関し、とくにその信号伝送方式に用いる
送信装置と受信装置に関する。

（従来の技術） 従来、配電線を利用した情報伝送において、配電線から
信号を取り出す際に商用周波数の高調波が多いので、信
号対雑音比を大きくする必要上。

狭帯域ろ波器を用いて信号を抽出して受信する方法が用
いられていた。しかし、狭帯域ろ波器を通すと信号の立
上り時間が長くなり、しかも波形に歪を生じるので、信
号伝送速度は数ビット／秒程度のはなはだ遅いものとな
っていた。

（発明が解決しようとする課題） 本発明は、上記従来技術の問題点を解決し、信号伝送速
度を飛躍的に高くする配電線搬送信号伝送方式を提供す
ることを目的とするものである。

（課題を解決するための手段） 本発明の配電線搬送信号伝送方式における送信装置は、
配電線で伝送する電力の商用周波数ｆのｎ倍（ｎは正整
数）を送信信号の伝送速度として設定し、商用周波数の
ｍ／２倍（ｍは正の整数）の周波数を搬送波周波数とし
て設定した搬送波を用い、伝送すべきシリアルデータが
第１の２進ビットのときにその２進ビットよりｎビット
前の２進ビットの変調位相とは逆の変調位相に反転し、
伝送すべきシリアルデータが第２の２進ビットのときに
その２進ビットよりｎビット前の２進ビットの変調位相
と同じ変調位相とする位相変調手段と、その位相変調手
段により変調した変調搬送波を配電線に注入する注入手
段とを有する。

また、本発明の配電線搬送信号伝送方式における受信装
置は、変調搬送波を配電線路の線間電圧または配電線路
に流れる電流から抽出する抽出手段と、変調搬送波をｎ
ビット期間遅延させるとともに、遅延させた変調搬送波
と遅延させない変調搬送波との差分を演算して、差動復
調する復調手段とを有する。

具体的には、ｍを偶数に設定する場合においては、前記
第１の２進ビットを「マーク」に対応させ、前記第２の
２進ビットを「スペース」に対応させることができる。

そして、その場合、受信側における遅延させた変調搬送
波と遅延させない変調搬送波との差分の演算を減算回路
によって構成する。

また１ｍを奇数に設定する場合においては、前記第１の
２進ビットを「スペース」に対応させ、前記第２の２進
ビットを「マーク」に対応させることができる。そして
、その場合にも、受信側における遅延させた変調搬送波
と遅延させない変調搬送波との差分の演算を減算回路に
よって構成する。

更に、ｍを奇数に設定する場合において、前記第１の２
進ビットを「マーク」に対応させ、前記第２の２進ビッ
トを「スペース」に対応させることもできる。そして、
その場合は、受信側における遅延させた変調搬送波と遅
延させない変調搬送波との差分の演算を加算回路によっ
て構成する。

（作用） 第１図は本願発明の動作原理を説明するための図である
。

配電線の商用周波数の１周期をｎタイムスロット（図の
場合はｎ＝４）に分割し、各タイムスロットに送信シリ
アルデータの１ビットを対応させる。送信シリアルデー
タの２進ビットがマーク。

スペース、スペース、マーク、マーク・・の順に現れる
場合を例にとると、第１タイムスロツトおよび第４タイ
ムスロツトのマーク（第１の２進ビット）は商用周波の
１周期前の第１タイムスロツトおよび第４タイムスロツ
トと位相が逆になるよう位相を変調し、第２タイムスロ
ツトおよび第３タイムスロツトのマーク（第２の２進ビ
ット）は商用周波の１周期前の第１タイムスロツトおよ
び第４タイムスロツトと位相が同じなるよう位相を変調
し、これを送信する。

このように変調された信号を受信した受信側の装置では
、受信信号に商用周波の１周期に相当する遅延（４タイ
ムスロット分の遅延）を与え、この遅延により得られた
４タイムスロツト前のタイムスロット即ち１周期前の対
応タイムスロットの信号と受信信号との差をとれば、マ
ークのところでは２倍の振幅となり、スペースのところ
では振幅が零になる。それと同時に伝送路の商用周波お
よびその高調波も相殺され除去される。

本発明は、以上のように、送信側では時分割的な差動位
相変調で送信し、受信側では差動復調を行うよう構成さ
れていることにより、伝送路の高調波雑音が除去され、
信号搬送波は２倍の振幅の振幅変調信号に変換された形
となるので、高速で確実な伝送を実現できる。

（実施例） 第２図は本発明の配電線搬送信号伝送方式における送信
装置の実施例を示し、第３図はその各部の波形を示すも
のである。この実施例は商用周波数ｆを６０）１ｚ、ｎ
＝２、ｍ＝１８（即ち、偶数）に設定して差動位相変調
を行なう例を示すものであり、第１の２進ビットを「マ
ーク」、第２の２進ビットを「スペース」に割り当て、
データビットが「マーク」のとき位相を前周期の同じタ
イムスロットの位相を反転する動作の例を示すものであ
る。

基本クロック発生回路１は同期パルスおよび搬送波をつ
くるためのもので、本実施例ではその基本クロック周波
数は１　、０８　Ｍ　Ｈｚに設定されている。基本クロ
ックを分周器２で１／２０００分周して５４０Ｈｚの信
号とし、これをローパスフィルタ３により高調波を取り
除いて５４０Ｈｚ搬送波を得ている。他方１分周器４で
基本クロックを１／９０００分周して１２０　Ｈｚの信
号処理用クロックを生成している。

送信すべきシリアルデータはデータ入力端子５から入力
され、同期用の遅延フリップフロップ６で信号処理用ク
ロックに対し同期がとられる。遅延ブリップフロップ７
は、２つのタイムスロット（本実施例ではＮ＝２であり
、商用周波の１周期は２つのタイムスロットに分けられ
る）の切り替を行なうためのものである。

アンド回路８．遅延フリップフロップ９およびアンド回
路１０からなる回路は第１のタイムスロットのデータ信
号の差動位相変調のための位相選択制御信号を生成する
ものである。同様に、アンド回路１１、遅延フリップフ
ロップ１２およびアンド回路１３からなる回路は第２の
タイムスロットのデータ信号の差動位相変調のための位
相選択制御信号を生成するものである。

排他的オア回路１４はアンド回路１０．１３の出力を１
つに混合するものである。

インバータ１５、電圧フォロア１６、位相選択スイッチ
回路１７は位相選択制御信号により搬送波の位相を制御
する位相変調部を構成しており、そのインバータ１５は
搬送波の位相を反転するものである。電圧フォロア１６
は搬送波をそのままの位相で通すものである８位相選択
スイッチ回路１７は位相選択制御信号に基づいてこれら
のインバータ１５の出力と電圧フォロア１６の出力の一
つを選択して出力するものである。

搬送波の零クロスを検出する零クロス回路１９゜その零
クロス回路１８の出力から搬送波の立上りおよび立下が
り時にそれぞれパルスを発生するワンショット回路１９
，２０．排他的オア回路２１およびＤフリップフロップ
２２からなる回路は。

排他的オア回路１４の出力する、位相選択制御信号を搬
送波に同期させるための位相補正部を構成している。

次にこのように構成された本実施例の差動位相変調によ
る送信装置の動作について第３図により説明する。

基本クロック発生回路１は水晶発振器などにより１．０
８ＭＨｚの基本クロックを発生し、その基本クロックを
分周器２により１／２０００の分周をすることにより５
４０Ｈｚの搬送波ａを発生する。その分周器２の搬送波
出力は高調波を除去するため、ローパスフィルタ３を介
して位相変調部へ与えられる。また、基本クロック発生
回路１の出力する基本クロックは分周器４へ与えられ、
分局器４はこの基本クロックを逓降して１２０Ｈｚの差
動変調用のクロックｂを発生する。その１２０　Ｈｚク
ロックをＤフリップフロップ７により分周して、そのＱ
および回出力端子にそれぞれ互いに反対位相の６０Ｈｚ
のパルス出力ｃ、ｄが得られる。Ｑ出力端子のパルスＣ
は第１のタイムスロットを指示する信号であり、互出力
端子のパルスｄは第２のタイムスロットを指示する信号
である。

第１のタイムスロットではアンド回路８により第１のタ
イムスロットに対応するデータビット列ｅを抽出する。

Ｄフリップフロップ９は、そのデータビット列ｅのマー
ク出力があるごとに反転した信号ｆを出力する。アンド
回路１０により第１タイムスロツト信号ＣとＤフリップ
フロップ９の出力信号ｆとのアンドをとることにより第
１タイムスロツトの搬送波の位相をデータビットに応じ
て選択する制御信号ｇが得られる。制御信号ｇの第１タ
イムスロット期間がハイレベルであるところは搬送波の
第１の位相を選択し、ローレベルであるところは搬送波
の第２の位相を選択するよう位相選択スイッチ回路１７
に制御を指示するものである。

例えば、第１タイムスロツトのｂｉｔ　１の期間はマー
クであり、従って前周期の対応タイムスロットの位相（
第２の位相であると仮定する）とは逆の第１の位相で変
調する（位相制御する）ようローレベルとなっている。

また、第１タイムスロツトのｂｉｔ３およびｂｉｔ５は
ともにスペースであり前周期の対応タイムスロットの位
相（それぞれｂｉｔ３に対してはｂｉｔｌの位相。

ｂｉｔ５の位相に対してはｂｉｔ３の位相）と同じとす
べきであるので、同じ第１位相で変調すべくハイレベル
どなっている。

第１タイムスロツトのｂｉｔ７はマークであり、従って
前周期の対応タイムスロットすなわちｂｉｔ５のタイム
スロットの位相とは逆とすべきであるので。

制御信号ｇはｂｉｔ５の第１位相とは逆の第２位相を指
示するローレベルとなっている。

同様に、第２のタイムスロットではアンド回路１１によ
り第１のタイムスロットに対応するデータビット列りを
抽出する。Ｄフリッププロップ１２は、そのデータビッ
ト列りのマーク出力があるごとに反転した信号ｉを出力
する。

アンド回路１３により第２タイムスロツト信号ｄとＤフ
リップフロップ１２の出力信号ｉとのアンドをとること
により第２タイムスロツトの搬送波の位相をデータビッ
トに応じて選択する制御信号ｊが得られる。この制御信
号ｊは制御信号ｇと同じく第２タイムスロット期間がハ
イレベルであるところは搬送波の第１の位相を選択し、
ローレベルであるところは搬送波の第２の位相を選択す
るよう位相選択スイッチ１７に指示するものである。

例えば、第２タイムスロツトのｂｉｔ２の期間はマーク
であり、従って前周期の対応タイムスロットの位相（第
２の位相であると仮定する）とは逆の位相の第１の位相
で変調する（位相制御する）ようハイレベルとなってい
る。

また、第２タイムスロツトのｂｉｔ４はスペースであり
前周期の対応タイムスロットの位相（ｂｉｔ２の位相）
と同じとすべきであるので、同じ第１位相での変調を指
示すべくハイレベルとなっている。

第２タイムスロツトのｂｉｔ６の期間はマークであり、
従って前周期の対応タイムスロットの位相（ｂｉｔ４の
位相）とは逆の位相の第２の位相で変調する（位相制御
する）ようローレベルとなっている。

また、第２タイムスロツトのｂｉｔ８はスペースであり
前周期の対応タイムスロットの位相（ｂｉｔ６の位相）
と同じとすべきであるので、同じ第２位相での変調を指
示すべくローレベルとなっている。

以上のような第１タイムスロツトの制御信号ｇと第２タ
イムスロツトの制御信号ｊは、排他的オア回路１４によ
り加算されて１つの位相選択制御信号ｋが生成される。

なお、位相選択制御信号には搬送波ａと同期をとるため
に、零クロス回路１８、ワンショット回路１９，２０．
排他的オア回路２１およびＤフリップフロップ２２から
なる位相補正部によって位相補正がなされて位相選択ス
イッチ回路１７の制御端子に印加される。

位相選択スイッチ回路１７は１位相選択制御信号ｋがハ
イレベルであるとき第１の位相である電圧フォロア１６
の出力を選択し、ローレベルであるとき第２の位相であ
るインバータ１５の出力を選択することにより差動位相
変調信号Ｑが得られる。

差動位相変調信号Ｑは注入回路２３により配電線の商用
周波数信号に重畳して注入される。

第４図はＬＣ共振回路を用いた信号注入回路の一例を示
すものである。疎結合変圧器Ｔと共振コンデンサＣ１，
Ｃ２からなるＬＣ共振回路と、共振コンデンサＣ１に充
電するための整流器および整流用コンデンサからなる電
源と、差動位相変調信号の制御のもとに上記電源から共
振コンデンサＣ１へ充電するための電子的スイッチＳＷ
Ｉおよび共振コンデンサＣＩから充電電荷を放電する電
子的スイッチＳＷ２を有するスイッチ回路とからなって
いる。ＬＣ共振回路は差動位相変調信号の搬送波周波数
を中心とする共振周波数をもつように調整されている。

スイッチ回路の２つの電子的スイッチは、差動位相変調
信号Ｑによって開閉が制御されるが、面電子的スイッチ
の制御端子へは互いに逆位相の制御信号が供給されるの
で、信号ｆに従って交互に動作し、コンデンサＣ１は充
放電を交互に繰り返えすことにより、差動位相変調信号
の成分は高圧配電線へ注入される。この例では。

疎結合変圧器を用いた共振回路を有しているので、効率
のよい信号注入を実現できる。

以上の実施例の送信装置においてはｍを通数（ｍ＝１８
）としたが１ｍを奇数に選んでもよい。

ｍを奇数に選んだ場合には、選択する搬送波の位相をそ
のままとしておくことにより変調波の位相は交互に切替
わることになる。すなわち、インバータ１５の出力を連
続的に選択している間は、位相選択スイッチ回路１７の
出力の同じタイムスロット例えば第１タイムスロツトに
着目すると、交互に位相が変化していることになる。第
７図はｍを奇数（ｍ＝１７）に選んだ例を示しており、
位相選択制御信号ｋが同一レベルで持続しているときに
、変調信号Ｑに示すように前周期の同じタイムスロット
の位相に対して位相が逆となっている。

従って、第２図の送信装置において例えば基本クロック
を１　、０２　Ｍ　Ｈｚに変更し、分周器３を１／８５
００分周するように変更すれば、ｎ＝２゜ｍ＝１７の場
合となり、第７図の波形で動作することになる。この場
合はｎビット前の２進ビットの変調位相とは逆の変調位
相に反転すべき第１の２進ビットはスペースであり、第
２の２進ビットがマークである例となる。

第５図は本実施例における変電所（受信側）に配設され
る受信装置のブロック構成図を示すものである。

ある高圧配電線を伝送路として到着した信号電流は高圧
母線に流入するが、その途中に主電流変成器３１を挿入
し、その二次回路にはさらに補助電流変成器３２を挿入
し、その補助電流変成器３２の二次巻線回路の負荷抵抗
３３の発生電圧を受信ろ波器３４に入力する。

受信ろ波器３４では、商用周波数およびその高調波雑音
成分を除去し、信号搬送波を抽出してＩＶ程度の振幅に
増幅する。受信ろ波器３４の出力は差動復調器３５に入
力される。

差動復調器３５は、第６図に示すようにｎビット期間の
信号遅延を行うボーレイト時間遅延の遅延素子３７と、
入力信号ｕ　（ｔ）から遅延素子３７のｎボーレイト時
間遅延信号を減算する減算回路３８からなっている。第
６図に示すように差動復調器３５に入力された差動位相
変調信号ｕ　（ｔ）からｎポー１４ト時間遅延信号ｖ　
（ｔ）を減算すると、データがマークのときは両信号の
振幅が加算されて大きな振幅の信号となるが、データが
スペースのときは両信号の振幅が減算されて振幅はＯと
なる。このような差動復調によりＳ／Ｎ比が大きくなる
（第１図参照）。

第６図に示す差動復調出力信号ｙ　（ｔ）は振幅変調信
号に変換された形になっており、この振幅変調波Ａｓ１
ｎωｔは第５図のフーリエ復調器３６において基準正弦
波信号Ｂｓ１ｎ（ωｔ＋φ）と基準余弦波信号Ｂｃｏｓ
（ωｔ＋φ）の両者に対し相互相関がとられフーリエ復
調される。

第５図のフーリエ復調器３６において、差動復調器３５
の出力信号Ａｓ１ｎωｔは二つの乗算器４６．４７に入
力される。乗算器４６では基準余弦波発生器４８より発
生される入力信号周波とおなし周波数の基準余弦波Ｂｃ
ｏｓ（ωを十φ）と乗算され、信号振幅のｓｉｎφ成分
を出力する。

一方、乗算器４７では基準正弦波発生器４９より発生さ
れる基準正弦波Ｂｓ１ｎ（ωｔ＋φ）と乗算され、信号
振幅のｃｏｓφ成分を出力する。

乗算器４６の出力は２倍周波の交流と直流成分の合成波
で、信号１ビットごとに交互に開閉するアナログスイッ
チ５２．５３を経て積分器５６゜５７で１ビット時間交
互に積分されて直流成分のみを出力する。２つの積分器
５６．５７の出力は加算され、一連のパルスコード信号
波振幅のｓｉｎφ成分を出力する。

同様に乗算器４７の出力は１ビットごとに交互に開閉す
るアナログスイッチ５４．５５を経て積分器５８．５９
で１ビット時間交互に信号振幅のｃｏｓφ成分を出力し
、加算器６１で加算され、信号波振幅のｃｏｓφ成分を
出力する。

加算器６０から出力されるｓｉｎφ成分および加算器６
１から出力されるｃｏｓφ成分は二乗器６２゜６３でそ
れぞれ二乗され加算器６４で加算されて信号振幅絶対値
の二乗値を出力する。即ち、情報パルスコードのマーク
のときは信号周波振幅の二乗値が出力され、スペースの
ときは信号周波がないため、Ｏｖが出力される。

符号再生器６５では、フーリエ復調器３６で復調された
信号を整形し、符号コードを再生する。

（発明の効果） 従来、この種の配電線搬送信号伝送方式では、伝送路雑
音の大半を占める商用周波数の高調波雑音の影響を避け
るため、受信装置では狭帯域ろ波器により信号を抽出し
ていた。しかし狭帯域ろ波器を使用するとろ波器の立上
り時間が長くなり、波形にもひずみを生じるので、信号
速度が制限されて、数ビット毎秒の低速度を余儀なくさ
れていた。

本発明によれば、これらの従来の問題点をすべて解決す
ることができる。即ち、本発明では、差動位相変調で送
信し、受信側では差動復調を行うことにより、伝送路の
高調波雑音が除去され狭帯域ろ波器を必要とせず、信号
搬送波は２倍の振幅の振幅変調信号に変換された形のＳ
／Ｎ比の優れたものとなり、高速で確実な伝送を実現で
きる。

とくに、本発明によれば、搬送波信号が注入される配電
線の商用周波数の各１周期をｎタイムスロットに分け、
対応するタイムスロット間で差動位相変調を行うように
構成したので、商用周波数のｎ倍の伝送速度が得られ、
従来の数ビット毎秒程度の伝送速度に比べて飛詔的な伝
送速度の向上が達成できる。　　　　　゛

【図面の簡単な説明】

第１図は本願発明の動作原理を説明するための図である
。 第２図は本発明の配電線搬送信号伝送装置における送信
装置の実施例を示し、第３図はその各部の波形を示すも
のである。 第４図は、ＬＣ共振回路を用いる信号注入装置の一例を
示す図である。 第５図は本実施例における変電所（受信側）に配設され
る受信装置のブロック構成を示す図である。 第６図は差動復調器の一例を示す図である。 第７図はｎ＝２．ｍ＝１７とした場合の送信装置の各部
の波形を示す図である。 １・・・基本クロック発生回路、２・・・分周器、３・
・・ローパスフィルタ、４・・・分周器、５・・・デー
タ入力端子、６，７，９，１２．２２・・・Ｄフリップ
フロップ、８，１０，１１，１３・・・アンド回路、１
４゜２１・・・排他的オア回路、１５・・・インバータ
、１６・・・電圧フォロア、１７・・・位相選択スイッ
チ回路、１８・・・零クロス回路、１９・・・立上りワ
ンショット回路、２０・・・立下りワンショット回路、
２３・・・注入回路。 特許出願人　　　九州電機製造株式会社第６図

Claims (2)

【特許請求の範囲】
1. （１）配電線で伝送する電力の商用周波数ｆのｎ倍（ｎ
   は正整数）を送信信号の伝送速度として設定し、商用周
   波数のｍ／２倍（ｍは正の整数）の周波数を搬送波周波
   数として設定した搬送波を用い、伝送すべきシリアルデ
   ータが第１の２進ビットのときにその２進ビットよりｎ
   ビット前の２進ビットの変調位相とは逆の変調位相に反
   転し、伝送すべきシリアルデータが第２の２進ビットの
   ときにその２進ビットよりｎビット前の２進ビットの変
   調位相と同じ変調位相とする位相変調手段と、その位相
   変調手段により変調した変調搬送波を配電線に注入する
   注入手段とを備えたことを特徴とする差動位相変調を用
   いた配電線搬送信号伝送方式の送信装置。
2. （２）請求項（１）記載の送信装置により送信された変
   調搬送波を配電線路の線間電圧もしくは配電線路に流れ
   る電流から抽出する抽出手段と、変調搬送波をｎビット
   期間遅延させるとともに、遅延させた変調搬送波と遅延
   させない変調搬送波との差分を演算して差動復調する手
   段を有する受信装置を設けたことを特徴とする差動位相
   変調配電線搬送信号伝送方式の受信装置。