JPH01267694A

JPH01267694A - アクティブマトリクス方式の表示装置及びその走査回路と走査回路の駆動回路

Info

Publication number: JPH01267694A
Application number: JP9551288A
Authority: JP
Inventors: Mayumi Igarashi; 五十嵐　真弓; Nobuaki Kabuto; 展明甲
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-04-20
Filing date: 1988-04-20
Publication date: 1989-10-25
Anticipated expiration: 2012-11-12
Also published as: JP2675060B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、マトリクス的に配置したスイッチング表示及
び表示要素を有するアクティブマトリクス方式表示装置
の走査回路の改良に関する。

〔従来の技術〕

アクティブマトリクス基板と外付駆動回路との接続線数
低減及び基板低減を図る方法については特開昭５８−１
２７９９１号に記載されて■る。これは走査電極駆動部
をマ）　ＩＪクススイッチで構成してアクティブマトリ
クス基板に内蔵させるものである。ここに述べられてい
る走査回路は、走査電極線がｂ本ずつｍ個のブロックに
分割され、それぞれの走査電極線にＭＯＳトランジスタ
のドレインが接続されている。そして、前記トランジス
タのゲートを接続するｍ個の駆動端子のそれぞれに入力
する信号と、前記トランジスタのソースを接続する１個
の駆動端子のそれぞれに入力する信号とでｍｘｓ本の走
査電極の選択及び非選択を決める構成となっていた。

〔発明が解決しようとする課題〕

上記従来技術は、立上りが遅いα−５ｉ等のトランジス
タを用いて走査電極を駆動する場合、走査電極選択期間
を長くすることについては配慮がされていなかった。こ
のため、上記従来技術では、ル個の順次くり返される１
つの選択信号の期間を長くすると１番目の選択信号とル
番目の選択信号とが重なることから、ブロックの重なり
部分でブロックの１番目とル番目の走査電極線が、ブロ
ックの一走査周期の最初と最後に、同時選択されること
になってしまい、走査電極選択期間を長くすることがで
きない。このため、立上りが遅いトランジスタでは走査
電極を駆動できないという問題があった。

本発明は、走査電極選択期間を長くすることができる回
路構成とし、立上りが遅いα−５ｉ　ｌ・ランジスタを
用いても走査電極線を駆動することができる走査回路を
提供することを目的とする。

〔課題を解決するための手段〕

上記目的は、走査電極選択信号を印加する駆動端子の数
を、１個のブロックに属する走査電極線の数より多くし
、隣り合ったブロックの選択期間が重なっている期間に
、一方のブロックの走査電極選択信号を印加する駆動端
子を、もう一方のブロックでは用いず、別の駆動端子を
用いることにより達成される。

〔作用〕

ル＋１個以上の駆動端子それぞれに入力する走査電極選
択信号の周期は、九個の駆動端子に入力する選択信号の
周期より長くすることができる。

すなわち、走査電極の選択期間を長くしても、同じブロ
ック内の第４番目の走査電極線選択信号と第１番目の走
査電極選択信号を印加する駆動端子の次の選択信号との
重なり部分を、なくすることができる。このため隣り合
ったブロック選択期間に重なりがあっても、誤った走査
電極を選択することがない。

〔実施例〕

以下、本発明の一実施例を第１図により説明する６Ｍ（
ｋｌ　、　Ｎ（ｋｌ　（Ａ　＝　１．２．−・・ｎａｎ
　）はＮ型ＭＯＳトランジスタ、５（ｋ）はアクティブ
マトリクス基板の走査電極であり、走査電極数１本づつ
ｍ個のブロックに分割されている。尚、端子Ａｉ＊　Ｅ
　）’　＋　Ｃ）　ｒＶｚｏｆｆ　（ｉ　＝　１＋ｌＬ
’＝”’　ｎ、ａ＋１　、ｊ＝　１＋２＋”””Ｊは本
走査回路の駆動信号の印加端子である。

第１図の実施例の動作を第２回の動作波形例を用いて説
明する。

第２図に示した信号レベル”Ｈ”　、　＝Ｌ’は各端子
について相対的なものであり、端子によっては異なる電
圧振幅を持つ場合もある。端子Ａｌの波形については、
走査電極選択電圧を°Ｈ”レベル、非選択電圧を“Ｌ”
レベルとして示しである。端子Ｂｉ。

Ｃ１の波形についてはそれぞれ走査用ＭＯ５）ランジス
タＭ（ｋ）、非選択電位固定用ＭＯ５トランジスタＮ（
Ａｌがオン状態となるゲート電圧を“Ｈ”レベル、オフ
状態となるゲー）を圧を°Ｌ゛レベルとして示している
。

初期状態において、端子Ｂｌ　ｒ　Ｂ、　ｌ・曲・、１
３ｐｃには°Ｌ°レベルが供給され、全ての走査用、ｗ
ｏｓトランジスタＪ／　ｆｌｌ　、　Ｍ　ｆ２１　、　
・・＝−、Ｍ　（ｍｎ　）がオフ状態となる。端子Ｃ１
＋　Ｃ２、・・、　Ｃｔｙｒには゛Ｈ″レベルが供給さ
れ、全ての非゛選択用ＭＯ５トランジスタＡ’（１１，
＃（２１、−・−、Ｎ　（ｍｎ　）がオン状態にあり、
端子１”ｇａｆｆに与えられる走査電極非選択電位（第
２図では゛Ｌ″レベルと表示）が走査電極ｇａｓ（１）
、　Ｓ　ｆ２１　、・・・。

Ｓ　（ｎａ　）に印加される。次に端子Ｂ１に“Ｈ°レ
ベル。

端子Ｃ１に“Ｌ“レベルが入力されると、第１ブロツク
の九個の走査用ＭＯＳトランジスタＭｆｌ＋　、　３１
（２１。

・・・、Ｍ（ｒｃ）がオン状態となり、１個の非選択電
位固定用ＭＯ５）ランジスタＮ（ｌｌ　、　＃（２＋　
、・・・、＃（３１がオフ状態となる。この結果、端子
Ａ１．Ａ２・・・Ａｎに加えられる走査電極選択信号が
第１ブロツクのル本の走査電極線Ｓ　（１）　、　Ｓ　
（２１、−、Ｓ　（ｉｌに伝えられる６第１ブロツク以
外の走査電極１！　Ｓ　（ｎ　＋　１）　。

Ｓ（ル＋２）、・・・、５ｃａＦ＆＞は初期状態のまま
、走査電極非選択電位（°Ｌ゛レベル）を出力し続けて
いる。

この時、端子Ａ１．Ａ２．・・・、Ａｎに、第２図の波
形例に示される様な頴次選択走査信号が与えられると、
オン状態にある九個の走査用ＭＯ５）ランジスＩＩ　Ｍ
　（１１、Ｍ　（２１、−、Ｍ　（ｒｉｌを通して、走
査電極線５（１１、Ｓ（２＋　、・・・、５（ｎｌ）が
順次選択状態となり、順次走査出力が得られる。

次に、端子Ｂ、　Ｋ　’Ｌルベル、端子Ｃ，Ｋ“Ｈ°レ
ベルを与えて、九個の走査用ＭＯ５）ランジスタＭ［１
１、Ｍ　（２１、・・・、Ｍ（＋ｓｌをオフ状態にし、
九個の非選択電位固定用トランジスタＮ　（１）　、　
Ｎ　（２１、−、Ｎ　（ｒＬｌをオン状態にすると、再
び端子Ｂ、に“Ｈ°レベル。

端子Ｃ１に“Ｌ°レベルの信号が与えられるまで、端子
Ａ　Ｉ　＋　Ａ　２　、・・・、Ａ１に与えられる信号
にかかわらず第１ブロツクの走査電極線５（１１、５（
２１、・・・、ｓ（ル）は非選択電位に保たれる。

ここで端子ｊ　１　＋　Ａ　２　＊　・”　＋　Ａｎ、
　Ａ３　＋　ｔ　　には、順次くり返される選択走査信
号を与え、初めに端子Ａ１＋１が“Ｈ”レベルとなると
ほぼ同時もしくは、やや早く端子Ｅ、に”Ｈ°レベル、
端子Ｃ１に“Ｌ°レベルを与え、第２ブロツクの九個の
走査用ＭＯ５）ランジスタｙ（か＋１）１Ｍ（ｒＬ＋２
）、・・Ｍ（２ル）をオン状態に、九個の非選択電位固
定用ＭＯ５）ランジスタＡ’（＋ｓ＋１）、Ａ’（ｎ＋
２）＋・＝・・・＋＃（２ｒｂ）をオフ状態にする。こ
の状態を、端子Ａｎ−１に印加する選択信号が立下るま
で続けることにより、端子Ａ３＋＋。

Ｊｌ、・・・、Ａ、＞−＋に印加される順次選択信号に
より、第２ブロツクの走査電極Ｓ（ｎ＋１）、５（ｎ＋
２）。

５（２ｓ）が順次選択される６以下、第３ブロツクでは
、端子Ａｎ、Ａル＋＋、Ａ１．・・・、Ａルー２　に印
加される順次選択信号により、走査電極５Ｃ２ｎ＋１＞
。

５（２＋ｓ＋２）、・・・、５（Ｓｎ）が順次選択され
るという様に、ル＋１個の端子Ａｔ　、　Ａ２　、・・
・＋　Ａ　ｚ　＋　１に順次くり返し加えられる選択信
号と、その中九個分の端子に選択信号が与えられている
期間をブロック１個当りの選択期間とし、その期間走査
用ＭＯ５）ランジスタをオン状態とする信号を順次端子
Ｅ１．Ｅ２・・・Ｂ、に印加することによす簿×九本の
走査電極Ｓ　（１１。

５（２１，−、Ｓ　ＣｙＬｒｂ）が駆動される。この時
、端子ｃ１　。

Ｃ２，・・−、Ｃｒｓには、同じブロックにあるそれぞ
れの端子Ｅ１．Ｂ２．・・・、Ｅｒ１Ｌに入力される信
号とは異なったレベルの信号を印加する。ここで、端子
Ａ１．Ａ２．・・・。

Ａ、＋１の隣り合った端子に印加される選択信号の時間
差より長い期間、端子Ａｊ、Ａ２．・・・＋　Ｊ　ｎ十
＋　Ｋ選択信号を印加し、選択信号同志を重ね、また、
その期間。

同時に２つのブロックが選択される駆動方式とする。

第３図は、第１図の実施例を駆動する信号を形成する回
路例である。１はル＋１出力のシフトレジスタ、２は外
分周器、３は講−１出力のシフトレジスタ、４はラッチ
であり、Ｒはリセクト端子りはデータ端子、ＣＸはクロ
ック端子である。尚、第１図の実施例の駆動に必要な端
子（’１　、Ｃ２，−。

ＣＳの信号形成を第３図の動作回路例では省略している
が、端子Ｂ１．Ｂ２．・・・、　Ｅｒａ　　用の信号を
インバータ等により反転することにより容易に得られる
。

第３図の枢動回路例の動作波形例を第４図に示す、この
回路動作を簡単に説明する。垂直同期信号Ｖｚｙｎｃを
、シフトレジスタ１．３の走査開始信号とし、水平同期
信号Ｈｚｙｎｃをシフトレジスタ１゜１分周期２．ラッ
チ４のクロックとして用いている。端子Ａ１．Ａ２．・
・・Ｉ　Ａ’３　　の波形は、シフトレジスタ１より得
ている。シフトレジス／３のクロックには、ｂ分周期２
の出力Ｐ１を用いる。端子Ｂ１．Ｂ２．・・・、Ｅｙｘ
の波形は、３分周期の出力Ｄ１をデータとするラッチの
出力Ｐ２とシフトレジスタ６の出力　；　、Ｑ；、・、
Ｑ二　　より形成する。

第１図の実施例では、１つのブロックにある走査電極の
数がか本であるのに対し、ル＋１個の端子ＡＩ、ｊ２．
・・・ＩＡ、Ｓ＋１　　に順次くり返し、選択信号を印
加する駆動方法であるため２個のシフトレジスタと、１
個の外分周期とが必要である。

この点を考慮し、駆動回路に１分周期４を必要としない
走査回路を第５図に示す。

本発明の他の一実施例を第５図に示す。第１図と同等の
素子及び端子には同じ符号を付している。

第１図と異なる点は、端子Ａｒ、＋１を除き、端子ＡＩ
′及び端子４を追加し、奇数番目のブロックの第１番目
の走査用トランジスタのソースなＡ１に、第す番目の走
査用トランジスタのソースをＡユに接続し、偶数番目の
ブロックの第１番月の走査用トランジスタのドレインを
端子　、ｌに、第４番目の走査用トランジスタのドレイ
ンを端子Ａｒ：に接続し、第２番目から第ルー１番目の
走査用トランジスタのドレインは常にそれぞれ端子、（
（２１、ＡＩ３＋　。

・・・Ａ（九−１）に接続している点である。

第５図の実施例の動作を第６図の動作波形例を用いて説
明する。まず初期状態の次［％ｎ＋２個の端子、４１　
、Ａ’１．Ａ２．・・・＋　Ａｒ、、　Ａ′ｎ　　のう
ち、端子Ａ′１及びＡ’２を除く九個の端子Ａ１．Ａ２
．・・・、Ａユに選択信号を順次印加する。

次に、端子Ａｊ、Ａ、　　の代わりに端子Ａ’１　、　
Ａ’、を用い、端子Ａ’１　＋　Ａ２　＋　”’　＋　
’　ｎ　−＋　、　Ａ’Ｂに順次選択信号を印加する。

以上の動作を順次くり返す、ここで、第１ブロツクの端
子Ｂ１に“Ｈ゛レベル与える期間は、初めに端子Ａ１．
Ａ２．・・・＋Ａ３　に順次選択信号が印加されている
期間とし、第２ブロツクの端子Ｂ２に“Ｈ”レベルを与
える期間は、次に端子Ａ”１．Ａ’ｌ、・・・＋　Ａ　
１＞　−１＊　Ａ　’２Ｂに順次選択信号が印加されて
いる期間とする。以下、奇数ブロックでは第１ブロツク
、偶数ブロックでは第１ブロツクと同様な動作を順次行
うことにより、走査電極５（１１。

５（２１、・・・、５Ｃｍｎ）を、順次駆動する。第５
図の実施例においても、第１図の実施例と同様に隣接し
た２端子Ｂ）と１３　）’　＋　Ｉを同時に°Ｂルベル
に選択しその期間が隣接した端子、４１と、４Ｌ＋ｔ　
　の選択信号が印加される時間差より長く、かつ、端子
Ａ１゜Ａ２．・・・、Ａ、にそれぞれ印加する選択信号
幅が、各々の選択信号の時間差の２倍以内とし、走査電
極５（１１、５（２１、・・・、５（ｎｌを駆動する。

第５図における＃（１１、＃（２１、・・・、Ｎ（−の
動作は第１図の実施例と同じであるため説明を省略する
。

第７図は、第５図の実施例を駆動する信号を形成する回
路例である。３．５は第３図と同様のシフトレジスタで
あり、４はラッチである。また、第８図はその動作波形
である。

第５図の駆動回路とよく似ているが、外出力のシフトレ
ジスタらはｂ分周器の働らきもするため第３図で用いて
いるル分局器４は必要ない、この回路は奇数、偶数ブロ
ックの判断をラッテ４の出力ＱＢで行なうのを特徴とし
ている。端子Ａ１．Ａ’１゜Ａ２．・・・＋　Ａ　ｒｋ
　＊　Ａ’　ｎの波形は、シフトレジスタ２とラッテ４
の出力ＱＥで形成し、端子Ｂ１．Ａ２・・・Ｂ１の波形
はシフトレジスタ３の出力Ｑｔ’　、　Ｑｔ’・・・Ｑ
’ｒｎ−１とシフトレジスタ２の出力Ｑ、とで形成して
いる。

端子ＣＩ　、　Ｃ２−Ｃ，の波形は、端子ｆ１１　、　
Ｂ２−Ｂｒ＆をインバータなどによ抄反転することによ
り容易に得られるため省略した。

第５図の実施例では、第１図の実施例より必要な端子数
が１個多くなるが、駆動回路は簡単となる。

第９図は、本発明の他の一実施例を示す走査回路の回路
図である。第１図の実施例と異なる点は端子Ａ１＋２を
加え、走査用トランジスタＭ（ＩＩ、Ｍ（２）１０１６
Ｍ（、、Ｆ＆）のソースを順次端子Ａ１．Ａ２・・・Ａ
、＋□に接続する点である。第１０図Ｋ、第９図の動作
波形例を示す。端子Ｅ１．Ｂ２．・・・Ｂ、に接続する
走査用トランジスタＭ（１）　、　ｊ／（２）　、・・
・１Ｍ（１１＆ル）の数は、それぞれ４個と第１図の実
施例と変わらな〜・が、端子Ａ１．Ａ２．・・・Ａｎ＋
＋、Ａ、＋２に順次くり返し選択信号を印加する。これ
より第９図の実施例では隣り合った端子ＢｊとＢ、＋１
を同時に“Ｈ”レベルとすることが可能な期間を、隣り
合った端子Ａ！とＡｉ＋＋に印加される選択信号の時間
差の２倍にできるため、端子Ａ１．Ａ２・・・Ａｎ＋２
それぞれに印加される選択信号期間をその時間差の３倍
とすることができ、走査電極５（１）、　５　（２１、
・・・Ｓ　（ｍＦ＆）のそれぞれの選択期間も３倍にで
き、第１図の実施例で駆動可能な走査用トランジスタよ
抄立上りが遅いトランジスタでも、走査電極５（ｔｌ　
＋５（２）、・・・Ｓ　（ｙｅｎ　）の駆動が可能であ
る。

第９図の実施例における＃（１１、＃（２１、・・・Ｎ
（−の動作は第１図の実施例と同じであるため説明を省
略する。

また第９図の実施例を駆動する信号を形成する回路は、
第３図のシフトレジスタ１を、ル＋２出力のシフトレジ
スタに代えるだけでよいので省略する。

第１１図に走査電極５（１）、　Ｓ　（２１、−、ＳＣ
ｎｍ）　　を駆動する走査回路の回路図を示す。

第１１図では、奇数ブロックに属する第１番目の走査用
トランジスタのソース及び偶数ブロックＫＪｉする第す
番目の走査用トランジスタのソースを端子Ａ１に接続し
、奇数ブロックに属する第４番目の走査用トランジスタ
のソース及び偶数ブロックニ属する第１番目の走査用ト
ランジスタのソースを端子Ａ、に接続する。他は第５図
と同じである。

第１１図の回路を用いた、本発明の一実施例の駆動方法
を第１２図の動作波形例を用い説明する。端子Ａ１．Ａ
２．・・・、Ａ、に印加される選択信号社、端子ＡＩ、
Ａ２１・・・、Ａ、にくり返し順次印加される選択信号
において、端子Ａ、の奇数番目の選択信号と、端子Ａ１
の偶数番目の選択信号とをまとめて端子Ａ、。

の選択信号として印加し、端子Ａ、の偶数番目の選択信
号と端子Ａ１の奇数番目の信号をまとめて端子Ａ１の選
択信号として印加し、端子Ａ１と端子Ａ、との選択信号
を重ねて印加しない様にする。ここで端子Ｂ１には、端
子Ａ１に第１番目の選択信号が印加されると同時か少し
前から走査電極Ｓ　（＋ｓｌの動作波形を立下げる時点
まで°Ｈ”レベルを与える。端子Ｂ２には、走査電極５
（ｒＬ＋１）の動作波形を立上げ始める時点から、走査
電極５（２ａ）を立下げる時点まで°Ｈ゛レベルを与え
る。以下、同様な動作を順次行なう。端子Ｃ（１１、Ｃ
（２）　、　・・・、　Ｃ（ｒｐｒ）には図１の実施例
と同様に、同じブロック内にある端子１゜Ｂ２．・・・
、Ｂ、に与えるレベルとそれぞれ異なったレベルを与え
る。第１１図の回路を、第１２図に示す様な動作波形の
実施例を用い駆動することにより第１図の実施例と同様
に隣り合った端子ｎＯ）とＢ（）＋１）Ｋ与える°Ｈ”
レベルのタイミングが、重なっても、その重なりが、端
子ＡｔとＡ、＋１　に印加する選択信号の時間差より短
かければ、それぞれの走査電極５　（１１、５＋２１　
、・・・、５（講１）の選択期間をその時間差の２倍必
要な走査用トランジスタな用い駆動でき、さらに端子数
を、第１図の実施例より１個少なくできる。ここで、ブ
ロックが重なっている部分の走査電極の立下げは非選択
電位固定用トランジスタ＃（１１、Ｎ（２１、・・・、
ＮＣ４１でおこなう。

第１１図の実施例を駆動する信号を形成する回路例を第
１５図に、その動作波形を第１４図に示す。

第１３図の回路例は、第７図の回路例とほぼ同じである
ため、動作説明は省略する。

第１５図に、第１図の実施例の、九個の非選択電位固定
用のトランジスタＮ（１）、＃（２１，・・・、Ｎ（ｎ
）の代りに、５本の抵抗Ｒｆｉｌ　、　Ｒ（２１、・・
・、Ｒ（＋ｓｌを接続した本発明の他の一実施例を示す
６ＩＳ本の抵抗の片端を、走査電極線５（１）、　５　
＋２１　、・・・、５（ｎ）にそれぞれ接続し、もう一
方の端をまとめて一つの端子ＶｚｏｆＩに接続する。

第１５図の実施例は、第１図の実施例に比べ、抵抗負荷
によ抄消費電力が太きくなるが、接！！線数が少なくて
済む、なお、第１図の実施例の他に、第５図、第９図、
第１１図の実施例の九個の非選択電位固定用のトランジ
ス／Ｎ（１）、Ｎ（２１，・・・、＃（ａ）を、第１５
図の実施例の様に、ル本の抵抗Ｒ（１１、Ｒ（２）、・
・・、７？（ａｔに代えることも可能である。

第１６図は、本発明の走査回路を内蔵した表示パネルを
示している。１２は表示パネル、６は本発明の　第１図
、第５図、第９図、第１１図、及び第１５図に示した実
施例のいずれかであり、７は、アクティブマトリクス方
式の表示部である。

第１７図は、第１６図の表示パネル１２を用いた表示装
置である。８は水平走査回路であり、９は、走査回路６
に印加する信号を形成する駆動回路であり、走査回路６
が第１図、第５図、及び第１１図の実施例であれば、駆
動回路９はそれぞれ第５図。

第７図及び第１５図の実施例となる。尚、駆動回路９を
他の駆動回路とすることも可能である。

第１８図は、本発明の走査回路なＰ　　Ｓｉ等の移動度
の大きいトランジスタを用いて構成し、表示パネルに内
蔵した表示装置の実施例である。

２ＳはＰ　−Ｓ　ｉ等の表示パネル、２１は垂直方向の
走査線を駆動するシフトレジスタ、６は本発明の走査回
路、９はシフトレジスタ２１及び走査回路６を制御する
信号及び、交流化した原色信号を形成する制御回路であ
る。１０は、走査電極線５（１１、５＋２１　。

・・・、５（ｎｒｃ）の保持容量である。Ｐ　−Ｓ　ｉ
等の移動度の大きい基板では、垂直走査回路は、動作速
度が速いのでシフトレジス、１１２１を構成し、垂直走
査電極線Ｇ（１）、　Ｇ　（２１、・・・、Ｇ（ｇｌを
駆動することができる。また、水平走査回路をシフトレ
ジスタで構成するには、さらに速い動作すなわち高い移
動度が要求されるので、シフトレジスタより動作速度が
遅くてもよい　本発明の走査回路６を水平走査回路とし
て用いる。走査回路６を用い、原色信号Ｒ，Ｇ、Ｅを点
順次方式により、画面表示を行う。

なお、保持容量１０は、配線やトランジスタの容量でも
代用することができる。

第１９図、第２０図及び第２１図は、本発明の走査回路
６を含む表示装置２２を用いた応用例である。

第１９図はテレビであり、アンテナ１３．チューナ１１
．回路１４．音声処理回路１５．原色デコーダ１６゜同
期分離回路１７．ガンマ補正回路１８及び表示装置２２
で構成されている。その動作の説明にっ（・ては通常の
テレビと同様のため省略する。

第２０図は、再生機能をもった装置のデイスプレィとし
て表示装置１２を用いた応用例である。第１９図と異な
る点は、アンテナ１３で受信したテレビ信号を用いず、
再生機能をもった装置からのビデオ信号を用いる点であ
る。

第２２図は、表示装置２２を、ビデオカメラのビューフ
ァインダとして用いた応用例である。２０はカメラ制御
回路、２１は撮像素子、２２は信号処理回路を示してお
抄、入力する映像信号の切換えをスイッチ２３で行って
いる。第２２図の実施例の動作の説明は周知のビデオカ
メラと同様のため省略する。

〔発明の効果〕

本発明によれば、アクティブマトリクス基板と外付駆動
回路間の接続線数を低減させるためのマトリクススイッ
チをブロック毎に駆動する方式による走査回路をアクテ
ィブマトリクス基板に内蔵する方式において、各ブロッ
クの選択期間に重なりがあっても走査電極を正しく駆動
でき、１本の走査電極線の選択期間を長くとることがで
きるので、立上りが遅いα−シリコンのようなトランジ
スタで構成してもマトリクススイッチは正常に動作する
効果がある。

【図面の簡単な説明】

施例な駆動する回路図、第４図は第３図に示された回路
の動作波形図、第５図は本発明の他の実施例を示す回路
図、第６図は第５図に示された回路の動作波形図、第７
図は第５図に示された回路を駆動する回路図、第８図は
第７図に示された回路の動作波形図、第９図は本発明の
他の実施例の回路図、第１０図は第９図に示された実施
例の動作波形図、第１１図は走査回路の回路図、第１２
図は第１１図に示された回路の動作波形図、第１３図は
第１２図に示された回路の信号形成回路図、第１４図は
第１３図に示された回路の動作波形図、第１５図は本発
明の他の実施例を示す回路図、第１６図、は、本発明の
表示パネル図、第１７図は本発明の表示装置図、第１８
図は、本発明の他の表示装置図、第１９図は本発明のテ
レビを示す図、第２０図は本発明の再生装置図、第２１
図は本発明のビデオカメラ図である。Ｊ／（１１＊　Ｊｆ１２１　＋　・・・１Ｍ　（ｒ＆ｎ
ｎ　）　、Ａ’（１１＊　Ａ’（２１、・・・、Ａ’　
（１１１１％　）・・・ＭＯＳ　）ランジスタ５（１）、５（２１，・＋ＳＣｍｎ）・・曲・走査電極
Ｒｆｌｌ　、　ＲＩ２＋　、・、　Ｒ（ｍル）・・・抵
抗代理人　弁理士　小　川　勝　男第　ｊ　図男２図第３図第４図Ｂ３・Ｈ□・・畠５図第６図５（２＾）・→←・→メ１・÷・・第７図第８回Ｂ３−一一一→←−一←←す−−一箋９図勇１０図Ｓぐシ］千１ン二Ｘ・・・・イ］トーーーーーーーーー
・・・・・イエーー・Ｌ″″′・□□Ｕ第１１　　図第１２　図５（２ｎ＋１）・→・→ヨレ１・・Ｂ１　　　　巳２　　　　ＢＢ　・’・・　じｍ男　１
５　　口第　１８　　回

Claims

【特許請求の範囲】１、複数の走査電極と複数の信号電極により構成される
マトリクスの各交点に、スイッチ素子と表示素子から成
る画素を有するアクティブマトリクス方式表示装置の走
査回路において、前記走査電極各々に、ドレインが前記
走査電極に接続されたトランジスタを少くとも１個以上
配置すると共に、前記走査電極をｎ本ずつｍ個のブロッ
クに分け、ｍ個の第１組の駆動端子群と、ｎ＋１個以上
の第２組の駆動端子群とを有し、各ブロック内の前記ト
ランジスタのゲート同志がブロック毎に共通接続されて
それぞれブロックごとに１個の前記第１組の駆動端子群
に接続され、各ブロック内の前記トランジスタのソース
はそれぞれ異なる１個の第２組の駆動端子群に接続され
、かつ、各ブロックにおいて、ｎ個の前記トランジスタ
のソースが、隣接ブロックにおいて少くとも１個は異な
る第２組の駆動端子群に接続されていることを特徴とす
る、アクティブマトリクス方式表示装置の走査回路。２、さらに、ｎ＋１個の第２組の駆動端子を有し各ブロ
ックで接続されない第２の駆動端子群が順次変わって行
くことを特徴とする請求項１記載の走査回路。３、さらに、ｎ＋２個の第２組の駆動端子群を有し、各
ブロックの第２番目〜第（ｎ−１）番目のトランジスタ
のソースは第２組の駆動端子の第２番目〜第（ｎ−１）
番目に接続され、奇数番目のブロックに属する第１番目
のトランジスタのソースは第２組の駆動端子の第１番目
に接続され、第１番目のトランジスタのソースは第２組
の駆動端子の第１番目に接続され、偶数番目のブロック
に属する第１番目のトランジスタのソースは第２組の駆
動端子の第（ｎ＋１）番目に接続され、第１番目のトラ
ンジスタのソースは第（ｎ＋２）番目に接続されている
ことを特徴とする請求項１記載の走査回路。４、前記トランジスタを第１のトランジスタとし該第１
のトランジスタとは別に複数の第２のトランジスタを設
け、前記複数の第２のトランジスタのドレインはそれぞ
れ複数の前記第１のトランジスタのドレインと走査電極
とに接続され前記複数の第２のトランジスタのソースは
、共通に１個の第５の駆動端子に接続され、各ブロック
の走査電極に接続された１個の第２のトランジスタのゲ
ートは、各ブロック毎に第４組の駆動端子に接続されて
いることを特徴とする請求項１又は請求項２、または請
求項５のいずれかに記載の走査回路。５、複数の走査電極線の各々について、スイッチ用トラ
ンジスタのドレインを接続し、複数個ある前記トランジ
スタを複数ブロックにまとめ、その各ブロック単体で共
通の一つの駆動端子に接続しているアクティブマトリク
ス方式表示装置の走査回路の駆動方法において、前記複
数のトランジスタのソースには、隣り合うトランジスタ
のドレインに印加する信号を“Ｈ”レベルとする時間差
より長い期間“Ｈ”レベルとする信号を印加し、前記複
数のトランジスタのゲートには、隣り合うブロックのト
ランジスタのゲートに印加する信号を“Ｈ”レベルする
時間差より長い期間“Ｈ”レベルとする信号を印加する
ことを特徴とするアクティブマトリクス方式表示装置の
走査回路の駆動方法。６、前記トランジスタは、画素部を構成するトランジス
タと同一プロセスで形成されることを特徴とする請求項
１乃至請求項４のいづれかに記載の表示パネル。７、複数の走査電極と複数の信号電極により構成される
マトリクスの各交点にスイッチ素子と表示素子から成る
画素を有するアクティブマトリクス方式表示装置におい
て、ドレインが前記信号電極に接続されているトランジ
スタを少なくとも１個以上設け、前記信号電極を１本ず
つ１個のブロックに分け、ｍ個の第１組の駆動端子ｎ＋
１個以上の第２組の駆動端子を有し、ドレインが前記第
３のトランジスタのゲートに接続される第１のトランジ
スタを前記信号電極毎に少なくても１個以上有し、該第
１のトランジスタのゲートがブロック毎に共通接続され
て１個の前記第１組の駆動端子に接続され、各ブロック
内の前記第１のトランジスタのソースはそれぞれ異なる
１個の第２組の駆動端子に接続されかつ各ブロックにお
ける１個の前記第１のトランジスタのソースが隣接ブロ
ックにおいて少なくとも１個は異なる第２組の駆動端子
に接続されていることを特徴とする、アクティブマトリ
クス方式の表示装置。