JPH01268245A - 切替制御回路 - Google Patents

切替制御回路

Info

Publication number
JPH01268245A
JPH01268245A JP9623988A JP9623988A JPH01268245A JP H01268245 A JPH01268245 A JP H01268245A JP 9623988 A JP9623988 A JP 9623988A JP 9623988 A JP9623988 A JP 9623988A JP H01268245 A JPH01268245 A JP H01268245A
Authority
JP
Japan
Prior art keywords
logic
output signal
signal
changes
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9623988A
Other languages
English (en)
Inventor
Hiroyuki Ujiie
氏家 浩幸
Kenzo Takada
高田 健三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9623988A priority Critical patent/JPH01268245A/ja
Publication of JPH01268245A publication Critical patent/JPH01268245A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Monitoring And Testing Of Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ディジタル交換機の加入者回路に設けられる地絡混触検
出回路に用いられる切替制御回路の改良゛に関し、 入力信号の論理値が変化した場合に、二種類の出力信号
が同時に論理“1”に設定されぬ如き切替制御回路を実
現することを目的とし、二値の入力信号を受信し、入力
信号の論理値を反転して出力する第一の否定手段と、第
一の否定手段の出力信号を第一の入力端子に入力され、
第二の入力端子に入力される信号と共に否定論理和処理
を施す否定論理和手段と、否定論理和手段の出力信号を
受信し、出力信号の論理値を反転して出力する第二の否
定手段と、第二の否定手段の出力信号を受信し、予め定
められた遅延時間が経過した後に出力する第一の遅延手
段と、第一の否定手段の出力信号を第一の入力端子に入
力され、第一の遅延手段の出力信号を第二の入力端子に
入力され、創出力信号に否定論理積処理を施す否定論理
積手段と、否定論理積手段の出力信号を受信し、出力信
号の論理値を反転して出力する第三の否定手段と、第三
の否定手段の出力信号を受信し、予め定められた遅延時
間が経過した後に出力し、否定論理和手段の第二の入力
端子に入力する第二の遅延手段とを設け、否定論理和手
段の出力信号を第一の出力信号として出力し、第三の否
定手段の出力信号を第二の出力信号として出力する様に
構成する。
〔産業上の利用分野〕
本発明は、ディジクル交換機の加入者回路に設けられる
地絡混触検出回路に用いられる切替制御回路の改良に関
する。
ディジタル交換機の加入者回路に設けられる地絡混触検
出回路は、加入者回路に収容される加入者線が、工事中
等に過って大地または接地された金属に接触しく地絡現
象)、或いは他の信号線または電源に接触した(混触現
象)ことを逸早く検出し、加入者回路に設けられた損傷
保護手段を起動するものである。
C従来の技術〕 第4図は本発明の対象となる地絡混触検出回路の一例を
示す図であり、第5図は従来ある切替制御回路の一例を
示す図であり、第6図は第5図における信号変化過程を
例示する図である。
第4図乃至第6図において、当該地絡混触検出回路が設
けられている加入者回路に収容されている加入者線に、
地絡現象或いは混触現象が発生していない状態では、地
絡混触回路に入力される地絡混触信号Sの地絡混触電圧
■5はOポルトに維持されており、また比較器3から出
力される検出信号0は論理パ0”に設定されている。
切替制御回路4においては、入力される検出信号○が論
理゛0゛に設定されると、分圧回路1内のスイッチ11
および基準電圧発生回路2内のスイッチ22に入力する
スイッチ切替信号T1を論理”0゛に設定し、また分圧
回路1内のスイッチ12および基準電圧発生回路2内の
スイッチ21に入力するスイッチ切替信号T2を論理°
1”に設定する。
分圧回路1においては、論理“0″のスイッチ切替信号
T、を入力されたスイッチ11は遮断状態に設定され、
論理“1”のスイッチ切替信号T2を入力されたスイッ
チ12は導通状態に設定され、また基準電圧発生回路2
においては、論理“0”のスイッチ切替信号T1を入力
されたスイッチ22は遮断状態に設定され、論理“1”
のスイッチ切替信号T2を入力されたスイッチ21は導
通状態に設定される。
その結果、分圧回路1は地絡混触信号Sの地絡混触電圧
v5を抵抗13および14により分圧■3 “に変換し
て比較器3の非反転入力端子(+)に入力し、また基準
電圧発生回路2は、基準電源5から供給される基準電圧
V、lをその侭、検出闇値電圧V。、として比較器3の
反転入力端子(−)に入力する。
なお基準電圧■、“は、比較器3の電源電圧■6の1/
2に設定されている。
かかる状態では、分圧Vs  ’は検出闇値電圧■ON
以下である為、比較器3から出力される検出信号Oば論
理パ0”に設定されている。
かかる状態で、時点t1に加入者線に地絡現象または混
触現象が発生すると、地絡混触信号Sの地絡混触電圧V
s、従って分圧■5 “がOポルトから上昇し始め、時
点t2に検出閾値電圧V。Nに達すると、比較器3から
出力される検出信号Oが論理“0”から論理“1”に変
化し、その結果、切替制御回路4からスイッチ11およ
び22に入力されるスイッチ切替信号T1は論理“′0
”から論理“1”に変化し、同時に切替制御回路4から
スイッチ12および21に入力されるスイッチ切替信号
T2は論理゛1′から論理“0゛°に変化する。
、分圧回路1においては、論理“1”のスイッチ切替信
号T1を入力されたスイッチ11は導通状態に設定され
、論理“′0゛のスイッチ切替信号T2を入力されたス
イッチ12は遮断状態に設定され、また基準電圧発生回
路2においては、論理“1゛のスイッチ切替信号T1を
入力されたスイッチ22は導通状態に設定され、論理゛
0゛のスイッチ切替信号T2を入力されたスイッチ21
は遮断状態に設定される。
その結果、分圧回路1は地絡混触信号Sの地絡混触電圧
■3と基準電圧■6 °との差電圧を抵抗13および1
4により分圧■5 “に変換して比較器3の非反転入力
端子(+)に入力し、また基準電圧発生回路2は、基準
電源5から供給される基準電圧V、“を、抵抗23およ
び24により分圧し、復旧闇値電圧■。FFとして比較
器3の反転入力端子(−)に入力する。
かかる状態で、時点t3に加入者線に発生していた地絡
現象または混触現象が復旧すると、地絡混触信号Sの地
絡混触電圧vs、従って分圧■5“が低下し始め、時点
t4に復旧闇値電圧■。FFに達すると、比較器3から
出力される検出信号Oが論理“1”から論理“0”に変
化し、その結果、切替制御回路4からスイッチ11およ
び22に入力されるスイッチ切替信号T、は論理“1”
から論理“0”に変化し、同時に切替制御回路4からス
イッチ12および21に入力されるスイッチ切替信号T
2は論理“0”から論理“1”に変化する。
その結果、分圧回路1においてはスイッチ11が遮断状
態、スイッチ12が導通状態となり、地絡混触信号Sの
地絡混触電圧■、が抵抗13および14により分圧■s
 ′に変換されて比較器3の非反転入力端子(+)に入
力され、また基準電圧発生回路2においてはスイッチ2
1が導通状態、スイッチ22が遮断状態となり、基準電
源5から供給される基準電圧V、°がその侭、検出闇値
電圧■。8として比較器3の反転入力端子(−)に入力
され、再び地絡現象または混触現象の検出に備える。
〔発明が解決しようとする課題〕
以上の説明から明らかな如く、従来ある切替制御回路に
おいては、スイッチ切替信号T、およびT2の論理値が
同時に変化する為、スイッチ11乃至22が同時に遮断
状態から導通状態、或いは導通状態から遮断状態に変化
し、その結果、分圧回路1においては、スイッチ11お
よび12が同時に導通状態となると基準電圧Vd ′を
短絡して破壊する恐れがあり、また基準電圧発生回路2
においては、スイッチ21および22が同時に導通状態
となると抵抗23を短絡し、抵抗24のみに基準電圧v
6 “が加わることとなり、温度上昇或いは焼損する恐
れがあった。
本発明は、入力信号の論理値が変化した場合に、二種類
の出力信号が同時に論理“1″に設定されぬ如き切替制
御回路を実現することを目的とする。
〔課題を解決するための手段〕
第1図は本発明の原理を示す図である。
第1図において、100は、二値の入力信号である。
200は、入力信号100を受信する第一の否定手段で
ある。
300は、第一の否定手段200の出力信号を第一の入
力端子に入力され、第二の入力端子に第二の遅延手段8
00の出力信号を入力される否定論理和手段である。
400は、否定論理和手段300の出力信号を入力され
る第二の否定手段である。
500は、第二の否定手段400の出力信号を入力され
る第一の遅延手段である。
600は、第一の否定手段200の出力信号を第一の入
力端子に入力され、第一の遅延手段500の出力信号を
第二の入力端子に人力される否定論理積手段である。
700は、否定論理積手段600の出力信号を受信する
第三の否定手段である。
800は、第三の否定手段700の出力信号を受信する
第二の遅延手段である。
否定論理和手段300の出力信号は、第一の出力信号9
00として出力され、また第三の否定手段700の出力
信号は、第二の出力信号1000として出力される。
〔作用〕
入力信号100が論理“O″に設定されていると、第一
の否定手段200の出力信号は論理“1″に設定され、
否定論理和手段300の出力信号(即ち第一の出力信号
900)は論理′0″に設定され、第二の否定手段40
0の出力信号、従って第一の遅延手段500の出力信号
は論理“1”に設定され、その結果否定論理積手段60
0の出力信号は論理“0”に設定され、第三の否定手段
700の出力信号(即ち第二の出力信号1000)、従
って第二の遅延手段800の出力信号は論理“1”に設
定されている。
かかる状態で、入力信号100が論理“0″から論理“
1”に変化すると、第一の否定手段200の出力信号は
直ちに論理″0″に変化し、その結果否定論理積手段6
00の出力信号は直ちに論理“1”に変化し、また第三
の否定手段700の出力信号(即ち第二の出力信号10
00)も直ちに論理“0″に変化するが、第二の遅延手
段800の出力信号は、予め定められた遅延時間が経過
した後に論理“0”に変化し、その結果、否定論理和手
段300の出力信号(即ち第一の出力信号900)が漸
く論理“1″に変化する。
従って、第二の出力信号1000が論理”1”から論理
“0”に変化してから、予め定められた遅延時間が経過
した後、第一の出力信号900が論理“0”から論理“
1″に変化する。
かかる状態で、入力信号100が論理“1″から論理“
0″に変化すると、第一の否定手段200の出力信号は
直ちに論理″1”に変化し、その結果否定論理和手段3
00の出力信号(即ち第一の出力信号900)は直ちに
論理“O”に変化し、また第二の否定手段400の出力
信号も直ちに論理“1”に変化するが、第一の遅延手段
500の出力信号は、予め定められた遅延時間が経過し
た後に論理“1”に変化し、その結果、否定論理積手段
600の出力信号が漸く論理“O”に変化し、第三の否
定手段700の出力信号(即ち第二の出力信号1000
)も漸く論理“1”に変化する。
従って、第一の出力信号900が論理“1”から論理“
0”に変化してから、予め定められた遅延時間が経過し
た後、第二の出力信号1000が論理“0”から論理″
1”に変化する。
従って、入力信号の論理値が変化した場合に、第一の出
力信号および第二の出力信号は、必ず両者が論理“0”
に設定された後に、新たな状態に移行することとなる。
〔実施例〕
以下、本発明の一実施例を図面により説明する。
第2図は本発−の一実施例による切替制御回路を示す図
であり、第3図i第2図における信号変化過程を示す図
である。なお、企図を通じて同一符号は同一対象物を示
す。また適用対象は第4図に示される地絡混触検出回路
とする。
第2図においては、第1図における第一の否定手段20
0、否定論理和手段300、第二の否定手段400、第
一の遅延手段500、否定論理積手段600、第三の否
定手段700および第二の遅延手段800として、イン
バータ401、ノアゲート402、インバータ403、
遅延回路404、ナントゲート405、インバータ40
6および遅延回路407が設けられている。
また第1図における入力信号100としては、第4図に
示される比較器3から出力される検出信号Oが入力され
、また第1図における第一の出力信号900および第二
の出力信号1000としては、第4図における分圧回路
1および基準電圧発生回路2のスイッチ11乃至22に
入力されるスイッチ切替信号T1およびT2が出力され
ている。
第2図および第3図において、時点t、以前においてば
、地絡混触電圧vsおよび分圧vs ′は0ボルトを維
持し、検出信号Oは論理“0”に設定されている。
かかる状態においては、インバータ401の出力信号は
論理“1”に設定されてノアゲート402およびナント
ゲート405の一方の入力端子に人力されている。
その結果、ノアゲート402の出力信号は論理“0″に
設定されてインバータ403に入力されると共に、スイ
ッチ切替信号T、として出力されている。
ノアゲー1−402の出力信号が論理“0”に設定され
ていると、インバータ403の出力信号は論理“1”に
設定されて遅延回路404に入力され、また遅延回路4
04の出力信号も論理“1”に設定されてナントゲート
405の他方の入力端子に入力される。
ナントゲート405は、一方の入力端子に入力されるイ
ンバータ401の出力信号と、他方の入力端子に入力さ
れる遅延回路404の出力信号とが共に論理“1″に設
定されていると、出力信号を論理“0”に設定し、イン
バータ406に入力する。
ナントゲート405の出力信号が論理“0”に設定され
ていると、インバータ406の出力信号は論理“1”に
設定されて遅延回路407に入力されると共に、スイッ
チ切替信号T、として出力される。
インバータ406の出力信号が論理“1”に設定されて
いると、遅延回路407の出力信号も論理“1”に設定
されてノアゲート402の他方の入力端子に入力される
かかる状態で、収容加入者線に地絡現象または混触現象
が発生し、時点t11に地絡混触電圧■5、従って分圧
■5 ′が0ボルトから上昇し始め、時点t12に検出
闇値電圧■。Nに達すると、比較器3から出力される検
出信号0が論理“0”から論理“1”に変化する。
検出信号○が論理“0”から論理“1”に変化すると、
インバータ401は出力信号を直ちに論理“1”から論
理“0″に変更する。
その結果、ナントゲート405も出力信号を直ちに論理
“O”から論理“1”に変更し、その結果、インバータ
406も出力信号(即ちスイッチ切替信号T2)を直ち
に論理“1”から論理“0″に変更する。
インバータ406の出力信号が論理“1″から論理″0
″に変化すると、遅延回路407は、予め定められた遅
延時間D2が経過した時点t13に、出力信号を論理“
1”から論理“0”に変更する。
一方ノアゲート402は、一方の入力端子に入カされる
インバータ401の出力信号が論理“1”から論理“0
”に変化しても、他方の入力端子に入力される遅延回路
407の出力信号が論理“1”を維持している間は、出
力信号を論理“0”に維持しているが、遅延回路407
の出力信号が論理“1”から論理“0”に変化した時点
t13に、出力信号(即ちスイッチ切替信号r+)を論
理“0”から論理“1”に変更する。
従って、スイッチ切替信号T2が論理“1”から論理“
0”に変化した時点t12から、略遅延時間D2が経過
した時点teaに、スイッチ切替信号T、が漸く論理“
0”から論理“1”に変化したこととなる。
その結果、分圧回路1(第4図)においては、入力され
るスイッチ切替信号T2が論理“1″から論理“0”に
変化する時点t+zに、スイッチ12が導通状態から遮
断状態に移行してから、略遅延時間D2が経過した後、
入力されるスイッチ切替信号T1が論理“0”から論理
“1″に変化する時点t13に、スイッチ11が遮断状
態から導通状態に移行し、スイッチ11および12が基
準電源5から供給される基準電圧y、lを短絡する恐れ
は無くなる。
また基準電圧発生回路2(第4図)においても、入力さ
れるスイッチ切替信号T2が論理“1”から論理“0”
に変化する時点t1□に、スイッチ21が導通状態から
遮断状態に移行してから、略遅延時間D2が経過した後
、入力されるスイッチ切替信号T1が論理“0″から論
理“1″に変化する時点t、3に、スイッチ22が遮断
状態から導通状態に移行し、スイッチ21および22が
抵抗23を短絡する恐れは無くなる。
かかる状態で、収容加入者線に発生していた地絡現象ま
たは混触現象が復旧し、時点tl’4に地絡混触電圧v
8、従って分圧v5 °が低下し始め、時点tlsに復
旧闇値電圧V・。□に達すると、比較器3から出力され
る検出信号0が論理“1”から論理“0”に変化する。
検出信号0が論理′1”から論理“0”に変化すると、
インバータ401は出力信号を直ちに論理“0”から論
理“1”に変更する。
その結果、ノアゲート402も出力信号(即ちスイッチ
切替信号T+)を直ちに論理“1″から論理“0”に変
更する。
ノアゲート402の出力信号が論理“1”から論理シ“
に変化すると、インバータ403は出力信号を直ちに論
理″0”から論理“1”に変更するが、遅延回路404
は、インバータ403の出力信号が論理“0″から論理
“1”に変化してから、予め定められた遅延時間り、が
経過した時点t”+6に、出力信号を論理“0”から論
理“1“に変更する。
一方ナンドゲート405は、一方の入力端子に入力され
るインバータ401の出力信号が論理“0”から論理“
1′に変化しても、他方の入力端子に入力される遅延回
路404の出力信号が論理“0“を維持している間は、
出力信号を論理“ビに維持しているが、遅延回路40゛
4の出力信号が論理“0”から論理“1”に変化した時
点t+6に、出力信号を論理“1”から論理“0”に変
更する。
ナントゲート405の出力信号が論理“1”から論理“
0”に変化すると、インバータ406は出力信号(即ち
スイッチ切替信号T2)を、直ちに論理“0”から論理
“1”に変更する。
従って、スイッチ切替信号T1が論理″1”から論理“
0”に変化した時点t15から、略遅延時間り、が経過
した時点t16に、スイッチ切替信号T2が漸く論理“
0”から論理“1”に変化したこととなる。
その結果、分圧回路1 (第4図)においては、入力さ
れるスイッチ切替信号T+が論理“1”から論理“0”
に変化する時点t+sに、スイ・ノア11が導通状態か
ら遮断状態に移行してから、略遅延時間り、が経過した
後、入力されるスイッチ切替信号T2が論理“0”から
論理“1”に変化する時点t16に、スイッチ12が遮
断状態から導通状態に移行し、スイッチ11および12
が基準電源5から供給される基準電圧■4 ′を短絡す
る恐れは無くなる。
また基準電圧発生回路2(第4図)においても、゛入力
されるスイッチ切替信号T、が論理“ビから論理″0”
に変化する時点tlsに、スイッチ22が導通状態から
遮断状態に移行してから、略遅延時間DIが経過した後
、入力されるスイッチ切替信号T2が論理“θ′から論
理“1”に変化する時点t16に、スイッチ21が遮断
状態から導通状態に移行し、スイッチ21および22が
抵抗23を短絡する恐れは無くなる。
以上の説明から明らかな如く、本実施例によれば、検出
信号0が論理″0”から論理“1”に変化する場合には
、スイッチ切替信号T、が論理“1”から論理“0”に
変化してスイッチ12および21が導通状態から遮断状
態に移行してから、略遅延時間D2経過した後、スイッ
チ切替信号T1が論理“θ″から論理″1”に変化して
スイッチ11および22が遮断状態から導通状態に移行
し、また検出信号0が論理“1″から論理“O”に変化
する場合にも、スイッチ切替信号T1が論理″1″から
論理″0′″に変化してスイッチ11および22が導通
状態から遮断状態に移行してから、略遅延時間D1経過
した後、スイッチ切替信号T2が論理“0”から論理“
1”に変化してスイッチ12および21が遮断状態から
導通状態に移行し、スイッチ11および12、並びにス
イッチ21および22が同時に導通状態となることが防
止される。
なお、第2図および第3図はあく迄本発明の一実施例に
過ぎず、例えば地絡混触電圧Vs、分圧■5 ゛、検出
信号O、スイッチ切替信号T1およびT2の変化過程は
図示されるものに限定されることは無く、他に幾多の変
形が考慮されるが、何れの場合にも本発明の効果は変わ
らない。
〔発明の効果〕
以上、本発明によれば、入力信号の論理値が変化した場
合に、第一の出力信号および第二の出力信号は、必ず両
者が論理“0”に設定された後に、新たな状態に移行す
ることとなる。
【図面の簡単な説明】
第1図は本発明の原理を示す図、第2図は本発明の一実
施例による切替制御回路を示す図、第3図は第2図にお
ける信号変化過程を示す図、第4図は本発明の対象とな
る地絡混触検出回路の一例を示す図、第5図は従来ある
切替制御回路の一例を示す図、第6図は第5図における
信号変化過程を例示する図である。 図において、1は分圧回路、2は基準電圧発生回路、3
は比較器、4は切替制御回路、11.12.21および
22ばスイッチ、13.14.23および24は抵抗、
41.42.401.403および406はインバータ
、100は入力信号、200は第一の否定手段、300
は否定論理和手段、400は第二の否定手段、402は
ノアゲート、404および407は遅延回路、405は
ナントゲート、500は第一の遅延手段、600は否定
論理積手段、700は第三の否定手段、800は第二の
遅延手段、900は第一の出力信号、リ    )  
          へ>>(ト    ト

Claims (1)

  1. 【特許請求の範囲】 二値の入力信号(100)を受信し、該入力信号(10
    0)の論理値を反転して出力する第一の否定手段(20
    0)と、 前記第一の否定手段(200)の出力信号を第一の入力
    端子に入力され、第二の入力端子に入力される信号と共
    に否定論理和処理を施す否定論理和手段(300)と、 前記否定論理和手段(300)の出力信号を受信し、該
    出力信号の論理値を反転して出力する第二の否定手段(
    400)と、 前記第二の否定手段(400)の出力信号を受信し、予
    め定められた遅延時間が経過した後に出力する第一の遅
    延手段(500)と、 前記第一の否定手段(200)の出力信号を第一の入力
    端子に入力され、前記第一の遅延手段(500)の出力
    信号を第二の入力端子に入力され、該両出力信号に否定
    論理積処理を施す否定論理積手段(600)と、 前記否定論理積手段(600)の出力信号を受信し、該
    出力信号の論理値を反転して出力する第三の否定手段(
    700)と、 前記第三の否定手段(700)の出力信号を受信し、予
    め定められた遅延時間が経過した後に出力し、前記否定
    論理和手段(300)の第二の入力端子に入力する第二
    の遅延手段(800)とを設け、 前記否定論理和手段(300)の出力信号を第一の出力
    信号(900)として出力し、 前記第三の否定手段(700)の出力信号を第二の出力
    信号(1000)として出力することを特徴とする切替
    制御回路。
JP9623988A 1988-04-19 1988-04-19 切替制御回路 Pending JPH01268245A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9623988A JPH01268245A (ja) 1988-04-19 1988-04-19 切替制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9623988A JPH01268245A (ja) 1988-04-19 1988-04-19 切替制御回路

Publications (1)

Publication Number Publication Date
JPH01268245A true JPH01268245A (ja) 1989-10-25

Family

ID=14159680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9623988A Pending JPH01268245A (ja) 1988-04-19 1988-04-19 切替制御回路

Country Status (1)

Country Link
JP (1) JPH01268245A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59201524A (ja) * 1983-04-30 1984-11-15 Fujitsu Ltd 出力回路
JPS61121528A (ja) * 1984-11-16 1986-06-09 Matsushita Electric Ind Co Ltd インバ−タ回路
JPS6312934B2 (ja) * 1978-04-21 1988-03-23 Hilti Ag

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6312934B2 (ja) * 1978-04-21 1988-03-23 Hilti Ag
JPS59201524A (ja) * 1983-04-30 1984-11-15 Fujitsu Ltd 出力回路
JPS61121528A (ja) * 1984-11-16 1986-06-09 Matsushita Electric Ind Co Ltd インバ−タ回路

Similar Documents

Publication Publication Date Title
US4399412A (en) Duty cycle monitor circuit
US4427948A (en) Pulse toggle monitor circuit
US4467285A (en) Pulse monitor circuit
JPH01268245A (ja) 切替制御回路
EP0291360A2 (en) Asynchronous flip-flop
KR100255962B1 (ko) 3-상태회로의 출력 안정화회로
US4305106A (en) System for short circuit protection using electronic logic in a feedback arrangement
JPH01253315A (ja) 双方向バッファ
US7683591B2 (en) Semiconductor device with voltage variation detector
EP0203491B1 (en) Bistable circuit
US3636383A (en) Accurately switching bistable circuit
KR100290892B1 (ko) 씨모스전압레벨쉬프트회로
JPS6225509A (ja) 負荷制御装置
JPH0294812A (ja) スイッチ回路
JPH05260645A (ja) 半導体交流スイッチ破損検出装置
JP2020043628A (ja) 過電流検出装置
JP3524878B2 (ja) 比較的大電流の監視すべきac信号に対する入力回路
CN220438443U (zh) 用于电子脱扣器的故障电流判断电路、电子脱扣器及断路器
JPH09148901A (ja) 半導体スイッチの故障検出方法
KR100209717B1 (ko) 반도체 메모리의 출력버퍼
KR100494646B1 (ko) 반도체 메모리 소자의 어드레스 천이 검출기
KR940004424Y1 (ko) 알람단말과 중앙제어반 간의 인터페이스회로
JP2548340B2 (ja) チャタリング除去回路
JPH0795090B2 (ja) 半導体集積回路のテストモード設定回路
KR100304957B1 (ko) 키패드(keypad)회로