JPH01268292A - 再生複合映像信号の時間軸補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ビデオディスクプレーヤ等において用いられ
る再生複合映像信号の時間軸補正装置に関する。

〔従来の技術〕

ビデオディスクプレーヤ等において、ディスクに偏心や
歪があると、再生映像信号における時間軸が記録時のそ
れと異なってしまい、再生画面において画ゆれ等を起こ
す。そこでこの再生映像信号の時間軸変動量を検出し、
これが成る許容値内に納まるように再生映像信号の時間
軸変動量を時間軸補正装置によって補正する必要がある
。

第６図を用いて、従来のかかる時間軸補正装置の概略を
説明する。第６図において、ディスク３１はモーフ３２
により駆動されて回転する。３３は、情報検出用光ヘッ
ドであり、一般にフォーカス及びトラッキングサーボ系
を含みディスク３１の記録情報を検出する。記録情報は
、一般に映像ＦＭ信号の形で記録された情報であり、Ｆ
Ｍ復調器３４に通して、再生映像信号３５に変換される
。

再生映像信号３５はディスクの偏心等により、時間軸変
動を伴なっている。その再生映像信号３５を時間軸補正
回路系３６により時間軸変動量を補正し、映像信号を再
生する。

この時間軸補正回路系３６における時間軸補正手段は、
照射スポットをアクチュエータを用いて、トラック接線
方向に変化せしめて補正する手段や、ＣＣＤ　（電荷結
合素子）を可変遅延素子として用いその可変遅延量によ
って時間軸補正を行う方法、あるいは、ランダムアクセ
スメモリを用いその書き込み、読み出しタイミングを制
御して時間軸補正を行う方法等がある。

また、時間軸変動量を検出し、前記時間軸補正手段を制
御する方法には次のような方法がある。

すなわち、再生映像信号から再生水平同期信号と再生バ
ースト信号とをそれぞれ抽出し、その抽出した各信号を
それぞれ基準信号と位相比較して、時間軸変動量を検出
する。そして水平同期信号についての時間軸変動量とバ
ースト信号についての時間軸変動量とを加算し、該加算
した和の出力信号によってそれが零になるように前記時
間軸補正手段を制御するフィードバックサーボ系がある
。

この時間軸補正制御系においては、加算出力信号が常時
はぼ零になるように時間軸補正手段が制御される。また
再生水平同期信号の基準信号に対する位相比較と再生バ
ースト信号の基準信号に対する位相比較においては、一
般に再生バースト信号の位相比較の方が比較感度が高い
代わりに比較周期が約２８０　ｎ５ｅｃと狭い。そのた
め再生水平同期信号の位相比較出力が少し変動する程度
の変化でも、再生バースト信号の位相比較出力では大き
な変動となって現われる。特にトラックジャンプを垂直
同期信号が検出されるごとに行なう倍速再生等において
は、再生水平同期信号ループをトラックジャンプから数
Ｈ期間（ＩＨｉｌ水平信号周期）、前値ホールドし、同
前値ホールド解除時に見られる少しの変動がトラックジ
ャンプごとに蓄積して、前記再生バースト信号の基準信
号に対する位相比較手段のダイナミックレンジをオーバ
ーした状態で、系がロックする場合がある。しかし、こ
のような時は、再生水平同期信号ループのみが動作して
いることになるので、精度の良い時間軸補正を行なえな
い。

この対策として、従来は、特開昭５６−１０２１８２号
公報に示されるように、再生バースト信号の平均位相に
ロックするＰ　Ｌ　Ｌ　（Ｐ　ｊａ、ｓｅ　Ｌ　ｏｃｋ
ｅｄＬ　ｏｏｐ　）回路が用いられ、再生水平同期信号
の少しの変動に対する再生バースト位相比較出力の大き
な変動を前記ＰＬＬ回路で解消させ、バースト信号の位
相比較手段のダイナミックレンジオーバーを無くしてい
る。

〔発明が解決しようとする課題〕

しかしながら上記従来技術は、前述したように再生バー
スト信号の時間軸誤差を検出するのにＰＬＬ回路を用い
ているので、ＰＬＬループの応答特性と誤差検出能力と
が相互に密接に関係し、回路設計上、難しい面が多かっ
た。またＰＬＬ回路を構成するためには、高精度の電圧
制御水晶発振器が必要となるので、回路が複雑になり、
またコスト高となる欠点があった。

本発明の目的は、上述のような従来技術の欠点を除去す
るものであり、外乱によるバースト信号ループの動作点
の許容動作範囲オーバーによる誤動作を防止し、しかも
それを簡単な構成で達成できる再生複合映像信号の時間
軸補正装置を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために、再生バースト信号の基準信
号に対する位相比較を行って得られる位相誤差出力の絶
対値レベルを検出するレベル検出手段と、該レベル検出
手段の出力によって、バースト信号ループの利得を制御
する利得制御手段と、を設けるという簡単な構成を採用
した。

〔作用〕

前記レベル検出手段は、再生バースト信号の位相誤差出
力としての零ボルトを中心とし、そこから該位相比較器
ダイナミックレンジの飽和手前付近の絶対値レベル、も
しくは、該ダイナミックレンジの数十％以上に相当する
絶対値レベルを検出し、該検出時に論理上のＨ４ｇｈ　
レベルを出力し、未検出時に論理上のＬｏｗレベルを出
力する。前記利得制御手段は、前記レベル検出手段出力
の論理上のＨｉｇｈレベル期間中は、バースト信号ルー
プの利得をその正規の利得より数ｄＢアップし、発振ぎ
みにして動作点を変動させ、前記レベル検出手段出力が
論理上のＬｏｗレベルになったら正規の利得に戻す。ま
たは、前記レベル検出手段出力が論理上のＨｉｇｈレベ
ルになったら、バースト信号ループの正規の利得を、瞬
時に数十ｄＢ減少させ、そこから一定時間経過後に正規
の利得になるように少しづつ利得を上昇させる。

これによって、バースト信号ループの動作点の許容動作
範囲オーバーを検出し、該検出信号によってループの利
得を制御して、前記動作点を許容動作範囲内に設定する
ことができる。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。

同図は時間軸補正手段としてランダムアクセスメモリを
用いた実施例であり、構成は、Ａ／Ｄ変換器１、メモリ
２、Ｄ／Ａ変換器３、書き込みクロック発生部４、書き
込みアドレス制御部５、読み出しクロック発生部６、読
み出しアドレス制御部７からなる。

Ａ／Ｄ変換器１は、図示せざるビデオディスクからの再
生映像信号３５を入力され、そのアナログ量をディジタ
ル量に変換し、メモリ２に供給する。書き込みクロック
発生部４は、再生映像信号３５の時間軸変動量を検出し
、その量に応じて周波数変化せしめられたクロックをＡ
／Ｄ変換器１及びメモリ？に供給する。書き込みアドレ
ス制御部５は、書き込みクロック発生部４からのクロッ
クと９１０分周した信号（１水平周期分）によってメモ
リ２の書き込みアドレスを制御する信号を発生する。メ
モリ２は、上記したメモリ２に供給される各信号によっ
て、再生映像信号３５を取り込み記録する。

読み出しクロック発生部６は、高精度の水晶発振器等に
より構成されて読み出しクロック信号を発生し、メモリ
２．Ｄ／Ａ変換器３及び読み出しアドレス制御部７にク
ロック信号を供給する。読み出しアドレス制御部７は、
メモリ２のメモリ読み出しアドレス信号を発生する。メ
モリ２は、上記した読み出しクロック信号及び読み出し
アドレス信号によって、再生映像信号３５による記録情
報を読み出し、Ｄ／Ａ変換器３に供給する。Ｄ／Ａ変換
器３は、再生映像信号３５のディジタル量をアナログ量
に変換し出力する。このようにして出力した信号は、時
間軸変動量を反映したクロック信号により書き込まれた
後、高精度のクロック信号によって読み出されているの
で、時間軸変動量が補正された映像信号３６となる。

さらに書き込みクロック発生部４について詳細に述べる
。図示せざるディスクからの再生映像信号３５を再生水
平同期信号分離回路８と再生バースト信号分離回路９に
供給する。再生水平同期信号分離回路８では、再生映像
信号３５から再生水平同期信号のみを抽出し、位相比較
器ｌＯの一方の入力側に供給する。位相比較器１０は、
例えばトラベ型の位相比較器で、他方の入力側には、後
述する電圧制御発振器１６の出力の（１／９１０）分周
した信号ｆ、Ｉ（ｆＨ−１５，７５ＫＨｚ）が供給され
る。そして出力側には、両入力間の位相誤差が電圧に変
換されて現われ、加算回路１２の一方の　′入力側に供
給される。再生バースト信号分離回路９では、再生バー
スト信号のみを抽出し、位相比較器１１の一方の入力側
に供給する。位相比較器１１は例えば論理回路ＥＸ−Ｏ
Ｒから成る位相比較器で、他方の入力側には、後述する
電圧制御発振器１６の１／４分周した信号ｆ　ｓｃ（ｆ
　ｓｃζ３．５８Ｍ　Ｈｚ　）が供給される。そして出
力側には再入力間の位相誤差が電圧に変換されて現われ
、レベル検出部１３と利得制御部１４に供給される。

レベル検出部１３は、位相比較器１１の出力レベルが零
■を中心にして、位相比較器１１のダイナミックレンジ
の数十％のレベル以上になったら、論理上のＨｉｇｈ　
レベルを出力し、それ以下なら論理上のＬｏｗレベルを
出力し、該出力信号を前記利得制御部１４の制御入力端
子に供給する。利得制御部１４は、前記レベル検出部１
３からの出力信号によって、位相比較器１１の出力信号
の利得を制御して、前記加算回路１２の他方の入力側に
供給する。加算回路１２は、位相比較器１０の出力信号
と利得制御部１４の出力信号とを加算し、その結果得ら
れる出力信号を位相補償回路１５を通して電圧制御発振
器１６に制御電圧として供給する。供給された該制御電
圧に応じて、電圧制御発振器１６はその発振周波数を変
えて出力し、ｌ／９１０分周器１７と１／４分周器１８
に供給する。

１／９１０分周器１７の出力は、前記位相比較器１０の
他方の入力側に供給し、１／４分周器１８の出力は、前
記位相比較器１１の他方の入力側に供給するフィードバ
ック制御系の構成になっている。

第２図は、前述したレベル検出部１３と利得制御部１４
のさらに詳細な具体例を示す構成図である。同図におい
て、位相比較器１１からの信号レベルとしてコンパレー
タ１９によって＋ｘ（Ｖ）以上の電圧レベルを検出し、
コンパレータ２０によって−ｘ　（Ｖ）以下の電圧レベ
ルを検出する。その各々の出力を論理和回路０Ｒ２１に
供給する。論理和回路０Ｒ２１の論理出力信号によりア
ナログスイッチ２２を制御して、演算増幅器ＯＰ−ＡＭ
Ｉ Ｒ２５の入力抵抗値を切り換える。ＯＰ−ＡＭＰ２５は
入力抵抗Ｒ６またはＲ１と並列抵抗Ｒ２の比によって利
得を設定できるので、論理和回路０Ｒ２１の論理出力信
号により利得が制御される。

すなわち、論理和回路０Ｒ２１の論理出力がＬｏｗレベ
ルの時、ＯＰ−ＡＭＰ２５は入力抵抗Ｒ０と並列抵抗Ｒ
２との比により定まる利得Ｇ、を得、論理和回路０Ｒ２
１の論理出力がＨｉｇｈレベルの時、スイッチ２２が切
り換わりＯＰ−ＡＭＰ２５は入力抵抗Ｒ，と並列抵抗Ｒ
２との比により定まる利得Ｇ２を得る。

次に第４図及び第２図を用いて、第１図の回路動作をさ
らに詳細に説明する。なお、第４図は、第２図に示す具
体的回路を第１図において用いた場合に生じる各部信号
の動作波形図である。

第４図において、倍速再生等のとき行われるトラックジ
ャンプａによって、位相比較器１０の出力信号すの波形
が正方向に少し動くと、それと連動して、位相比較器１
１の出力信号Ｃの波形は、前記す波形の変動した位相分
だけ変動するが、位相比較感度が、位相比較器１０より
も数十倍高いために、波形すよりも大きく変動する。こ
の変動量が、位相比較器１１のダイナミックレンジの例
えば、２０％以上の電圧レベル〔±ｘ（Ｖ））になると
、レベル検出部１３が動作し、レベル検出出力ｄとして
論理上Ｈｉｇｈレベルを出力する。これによりアナログ
スイッチ２２がＯＰ−ＡＭＰ２５の入力抵抗をＲｏから
Ｒ−こ切り換冬るので、ＯＰ−ＡＭＰ２５の利得は、波
形ｅの如くなり、バースト信号ループの利得を０１から
０２にステ・ンプアップさせる。これによってバースト
信号ループの位相余裕が減少して、系の不安定度を増加
させ、位相比較器１１での動作点が変動する。そして位
相比較器１１の出力Ｃ波形のレベルがレベル検出１３の
±ｘ　（Ｖ）以下になると、レベル検出部１３の出力が
論理上ＬＯ−レベルになり、利得は、Ｇ１に戻り系が安
定になる。

以上の動作は、数十ｍ５ｅｃの間で完了する一瞬のでき
ごととなる。よって、バースト信号位相比較器１１のダ
イナミックレンジをオーバーした場合でも、その状態を
連続することなく瞬時に正常に戻すことができる。

第３図は、レベル検出部１３と利得制御部１４の更に別
な具体例を示す構成図であり、第２図のそれとは別の方
法で利得制御を行なうものである。

第３図においては、新しく、ＯＰ−ＡＭＰ２５の人力抵
抗Ｒ６とＲ１の代わりにＦＥＴ２４　（電圧制御素子）
を用い、またＦＥＴ２４のゲート電圧を制御するゲート
電圧設定部２３が設けられている。まず最初にゲート電
圧設定部２３の動作のみを説明する。定電流源Ｉは常時
コンデンサＣに電流を供給する。アナログスイッチ２２
は論理和回路０Ｒ２１からの出力が論理上Ｈｉｇｈレベ
ルの時オンになり、コンデンサＣの電荷を放電する。

この時、コンデンサＣの両端の電圧が零Ｖになり、同電
圧を、演算増幅器ＯＰ−ＡＭＰ３０を通してＦＥＴ２４
のゲートに供給する。

次に論理和回路０Ｒ２１の出力が論理上Ｌｏｗレベルに
なるとアナログスイッチ２２が開放し、定電流源Ｉの電
流がコンデンサＣに流れ込む。該コンデンサＣの両端電
圧は、時間に比例して増加するが、ツェナーダイオード
Ｄのツェナー電圧に達すると、定電流源Ｉの電流はツェ
ナーダイオードに流れるので、それ以上にはならない。

ＦＥＴ２４はこのようにしてゲート電圧を変化せしめら
れることで内部抵抗値を変化できる。それゆえＦＥＴ２
４のゲート電圧によってＯＰ−ＡＭＰ２５の利得を変え
ることができる。すなわち、前記コンデンサＣの両端電
圧零■時のＯＰ−ＡＭＰ２５の利得を００とし、ツェナ
ー電圧時の利得をＧ１とすることにより、利得を、Ｇ、
からＧ、にゆるやかに変化させることができる。

第５図は第３図に示す具体的回路を第１図において用い
た場合に生じる各部信号の動作波形図である。

第５図において、トラックジャンプａの発生からレベル
検出部１３の出力ｄが論理上のＨｉｇｈレベルになる迄
の間は第４図の動作と変わる所がない。それによってバ
ースト信号ループの利得をＧ。

からＧ。に降下させ、バースト信号ループがほとんどオ
フ状態になるように設定する。

このためＰＬＬの系は実質的に水平同期信号ループのみ
となり、バースト信号ループからの外乱がなくなるため
、瞬時に正規状態に戻ろうとする。

これと連動して位相比較器１１の出力も零■に戻ろうと
するので、レベル検出出力ｄの波形は、第４図のそれよ
り短いパルス幅となる。

レベル検出出力ｄの波形が論理上のＬＯ−レベルになる
と、第３図の説明で先に述べたようにゆっくりと利得が
上昇し、最終的に正常時の利得Ｇ＋に戻る。このゆっく
りとした動作により位相比較器１１の出力Ｃの波形は、
許容動作範囲内のレベル変動となるため、バースト信号
ループは誤動作しない。

以上から、バースト信号ループの動作点の許容動作範囲
オーバーを検出し、該検出信号によってループの利得を
制御して前記動作点を許容動作範囲内に設定できる。ま
た、その構成が簡単である。

なおレベル検出範囲を位相比較器１１のダイナミックレ
ンジの数十％以上と設定しているが、これ限りでなく、
そのダイナミックレンジオーバーの一寸前付近でも良い
。

また、本実施例はコンパレータを用いているが、このコ
ンパレータをヒステリシス付のコンパレークに変えても
動作に問題はない。

〔発明の効果〕

本発明によれば、バースト信号ループの動作点の許容動
作範囲オーバーを検出し、該検出信号により、前記バー
スト信号ループの利得を制御して、前記動作点を許容動
作範囲内に設定できるので、トラックジャンプ時の再生
水平同期信号ループの乱れにより、バースト信号ループ
の動作点の位相比較器ダイナミックレンジはずれを防止
できる効果があり、またそれが簡単な構成でできる効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例としての時間軸補正装置を示
すブロック図、第２図は第１図におけるレベル検出部及
び制御利得部の具体例を示す回路図、第３図は同じく他
の具体例を示す回路図、第４図は第２図の回路を用いた
場合の第１図における要部の動作波形図、第５図は第３
図の回路を用いた場合の第１図における要部の動作波形
図、第６図は、従来の時間軸補正装置の概略ブロック図
、である。 符号の説明 １０．１１・・・位相比較器、１２・・・加算器、１３
・・・レベル検出部、１４・・・利得制御部、１９．２
０・・・コンパレータ、２２・・・アナログスイッチ、
２３・・・ゲート電圧設定部、２４・・・ＦＥＴ代理人
　弁理士　並　木　昭　夫 ヰ 佃

Claims (1)

1. 【特許請求の範囲】 １、再生複合映像信号中の水平同期信号を抽出する水平
   同期信号抽出手段と、前記再生複合映像信号中のバース
   ト信号を抽出するバースト信号抽出手段と、前記水平同
   期信号抽出手段により抽出された水平同期信号を基準位
   相と比較してその位相誤差を検出し出力する第１の位相
   比較手段と、前記バースト信号抽出手段により抽出され
   たバースト信号を基準位相と比較してその位相誤差を検
   出し出力する第２の位相比較手段と、前記第２の位相比
   較手段からの出力レベルを検出するレベル検出手段と、
   該レベル検出手段の出力により前記第２の位相比較手段
   の出力の利得制御を行う利得制御手段と、前記第１の位
   相比較手段の出力と前記利得制御手段の出力との加算を
   行う加算手段と、該加算手段からの出力により制御され
   て前記再生複合映像信号の時間軸補正を行う時間軸補正
   手段と、から成ることを特徴とする再生複合映像信号の
   時間軸補正装置。 ２、特許請求の範囲第１項記載の再生複合映像信号の時
   間軸補正装置において、前記利得制御手段が、前記レベ
   ル検出手段の出力のとる論理レベルに従って利得を大と
   小の間で切り換える回路から成ることを特徴とする再生
   複合映像信号の時間軸補正装置。 ３、特許請求の範囲第１項記載の再生複合映像信号の時
   間軸補正装置において、前記利得制御手段が、前記レベ
   ル検出手段の出力をトリガとして利得を瞬時に減少させ
   た後、そこから徐々に元の利得に戻す利得制御回路から
   成ることを特徴とする再生複合映像信号の時間軸補正装
   置。