JPH01270320A - 絶縁薄膜堆積装置 - Google Patents
絶縁薄膜堆積装置Info
- Publication number
- JPH01270320A JPH01270320A JP9944288A JP9944288A JPH01270320A JP H01270320 A JPH01270320 A JP H01270320A JP 9944288 A JP9944288 A JP 9944288A JP 9944288 A JP9944288 A JP 9944288A JP H01270320 A JPH01270320 A JP H01270320A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating
- substrate
- insulating thin
- deposition apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 41
- 230000008021 deposition Effects 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims description 41
- 150000002500 ions Chemical class 0.000 claims description 12
- 238000000427 thin-film deposition Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 230000003472 neutralizing effect Effects 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 239000010408 film Substances 0.000 description 12
- 230000006378 damage Effects 0.000 description 10
- 239000007789 gas Substances 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 3
- 239000013077 target material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- NYQDCVLCJXRDSK-UHFFFAOYSA-N Bromofos Chemical group COP(=S)(OC)OC1=CC(Cl)=C(Br)C=C1Cl NYQDCVLCJXRDSK-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- -1 phosphorus atom ions Chemical class 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、基板上、特に絶縁性基板に薄膜素子を形成し
である基板上に絶縁膜を堆積する製造装置に関する。
である基板上に絶縁膜を堆積する製造装置に関する。
絶縁性基板上に、薄膜素子(例えば、薄膜トランジスタ
ー)をマトリックス状に配置すれば、液晶ボゲットテレ
ビ等の表示装置の一基板となることは、周知の事実であ
る。
ー)をマトリックス状に配置すれば、液晶ボゲットテレ
ビ等の表示装置の一基板となることは、周知の事実であ
る。
また、このような絶縁性基板上につくられた薄膜素子は
、半導体基板(例えばシリコンウェハー)中につくられ
た素子(例えばPvl 0 S型トランジスター)にく
らべて静電耐量が小さいことも周知のことである。
、半導体基板(例えばシリコンウェハー)中につくられ
た素子(例えばPvl 0 S型トランジスター)にく
らべて静電耐量が小さいことも周知のことである。
したがって、絶縁性基板上に薄膜素子をつくる工程中は
、静電対策、電荷のチャージアップ防止をすることが大
切である。ρjえは、絶縁性基板上に自己整合型の薄膜
トランジスターを形成する場合ソース・ドレイン部を形
成するにあたってイオン注入機を用いて不純物イオンを
注入する(例えば、Nチャンネル薄膜トランジスターで
あれば、リン原子イオンをゲート電極をマスクとして、
ゲート絶縁股上から3 X 10 ”all−2程度半
導体薄膜中に注入する)必要がある。このイオン注入時
に、正電荷のリン原子イオンが絶縁膜中に残留して、電
荷のチャージアップが起こり、瞬時な放電により素子破
壊を発生することがある。このようなチャージアップを
防止する方法として、第3図に示すような電子による蓄
積電荷の中性化処理装置(エレクトロンフラッドガン)
が開発されている。
、静電対策、電荷のチャージアップ防止をすることが大
切である。ρjえは、絶縁性基板上に自己整合型の薄膜
トランジスターを形成する場合ソース・ドレイン部を形
成するにあたってイオン注入機を用いて不純物イオンを
注入する(例えば、Nチャンネル薄膜トランジスターで
あれば、リン原子イオンをゲート電極をマスクとして、
ゲート絶縁股上から3 X 10 ”all−2程度半
導体薄膜中に注入する)必要がある。このイオン注入時
に、正電荷のリン原子イオンが絶縁膜中に残留して、電
荷のチャージアップが起こり、瞬時な放電により素子破
壊を発生することがある。このようなチャージアップを
防止する方法として、第3図に示すような電子による蓄
積電荷の中性化処理装置(エレクトロンフラッドガン)
が開発されている。
1は、イオン注入機の真空容器外壁であり、2は、高加
速(数10KeV)されたイオンビーム(すなわち所定
の陽イオン、31゛、あるいは、11B+である)であ
る、3は1次熱電子4を放出するタングステンフィラメ
ン′1・及びリフレクタ−であり、数百eVで加速され
た一次電子4は、対向壁面に衝突し、新たに二次電子5
を生成する。
速(数10KeV)されたイオンビーム(すなわち所定
の陽イオン、31゛、あるいは、11B+である)であ
る、3は1次熱電子4を放出するタングステンフィラメ
ン′1・及びリフレクタ−であり、数百eVで加速され
た一次電子4は、対向壁面に衝突し、新たに二次電子5
を生成する。
この二次電子か、基板6に向かって進み、基板上あるい
は近傍で、正電荷のイオンを中性化するシステムか、エ
レクトロンフラットガンである。
は近傍で、正電荷のイオンを中性化するシステムか、エ
レクトロンフラットガンである。
以上は、絶縁性基板上に薄膜素子をつくる場合の電荷の
チャージアップを防止する方策の一例を述べたものであ
るが、まだよく知られていない現象として、プラズマC
VD法(科学気相成長法)やスパッタ方式によって前記
絶縁性基板上の素子上に絶縁薄膜を堆積する場合、類似
なダメージが薄膜素子に発生することが観測されている
。
チャージアップを防止する方策の一例を述べたものであ
るが、まだよく知られていない現象として、プラズマC
VD法(科学気相成長法)やスパッタ方式によって前記
絶縁性基板上の素子上に絶縁薄膜を堆積する場合、類似
なダメージが薄膜素子に発生することが観測されている
。
これは、例えば薄膜素子としてNチャンネル薄膜トラン
ジスター(以下TPTと略記)をあげると、TPTのし
きい値電圧が、デプレーションモード型にシフトする結
果となる。第4図は、T PTのVos(ソース・ドレ
イン間電圧)一定のもとでVc+s(ゲート・ソース間
電圧) IDl1(ソース・トレイン間電流)特性
を示すらので、実線7は、正常なTPT特性、点線8は
、ダメージを受けなTPT特性である。(縦軸、横軸、
TPTの形状は任意である。)PチャンネルTPTは、
逆に、強いエンハンスメントモード型にシフ1〜する。
ジスター(以下TPTと略記)をあげると、TPTのし
きい値電圧が、デプレーションモード型にシフトする結
果となる。第4図は、T PTのVos(ソース・ドレ
イン間電圧)一定のもとでVc+s(ゲート・ソース間
電圧) IDl1(ソース・トレイン間電流)特性
を示すらので、実線7は、正常なTPT特性、点線8は
、ダメージを受けなTPT特性である。(縦軸、横軸、
TPTの形状は任意である。)PチャンネルTPTは、
逆に、強いエンハンスメントモード型にシフ1〜する。
ダメージの程度は絶縁性基板上に面内において分布をも
っており、基板周辺に近いほど、シフト量が大きかった
り、別の場合は基板中心はど、シフト量が大きかったり
する。それは、基板上に形成されるパターンや配線材料
、あるいは、絶縁膜の堆I東件によって種々である。
っており、基板周辺に近いほど、シフト量が大きかった
り、別の場合は基板中心はど、シフト量が大きかったり
する。それは、基板上に形成されるパターンや配線材料
、あるいは、絶縁膜の堆I東件によって種々である。
そこで本発明の目的は、絶縁薄膜を堆積する際、基板上
に形成される素子に、ダメージといった影響を与えるこ
となく、安定で再現性よい素子を形成できる絶縁薄膜を
堆積する製造装置を提供することにある。
に形成される素子に、ダメージといった影響を与えるこ
となく、安定で再現性よい素子を形成できる絶縁薄膜を
堆積する製造装置を提供することにある。
前記課題を解決するため、本発明の絶縁薄膜堆積装置は
、基板上に素子あるいは薄膜があって、前記素子あるい
は薄膜上に絶縁薄膜を堆積する絶縁薄膜堆積装置におい
て、前記絶縁薄膜中あるいは薄膜上のイオンを中性化し
ながら絶縁薄膜を堆積する手段を備えたことを特徴とす
る。
、基板上に素子あるいは薄膜があって、前記素子あるい
は薄膜上に絶縁薄膜を堆積する絶縁薄膜堆積装置におい
て、前記絶縁薄膜中あるいは薄膜上のイオンを中性化し
ながら絶縁薄膜を堆積する手段を備えたことを特徴とす
る。
上記の記述において、まず、絶縁基板上に絶縁wi膜を
#!槓する場合、正負のどちらの電荷か絶縁薄膜トに誘
起されるかが重要である。以下図を用いて説明する。
#!槓する場合、正負のどちらの電荷か絶縁薄膜トに誘
起されるかが重要である。以下図を用いて説明する。
第・1図は、通常のスパッタ装置の概略図である。
通常のプラズマCV D装:〃も全く同じ構造であり、
導入ガス成分、反応圧力、電源能力が異なるのみである
ので省略する。
導入ガス成分、反応圧力、電源能力が異なるのみである
ので省略する。
9は、反応容器、I Oはガス導入系、11はガス排出
系、12は、陰極、13は陽極である。陰極121には
、ターゲツト材16が配置し、陽極13上には、基板1
5が保持されている。17は、基板側の陽極の電位を制
御する定電圧電源であり、通常は電圧0’?″接地され
ている。14は、高1シI波電源であり、18は、シャ
ッターである。ターゲットN ] 6として石英板、ガ
スとしてAr、21111、or +−、高周波パワー
、2Kwを印加し、薄膜トランジスター(’「F ’T
’ )の−1−に保護膜としてSiOzを2000人堆
積する場合を害える。SiO,スパッタ時に発生ずる’
I’ F Tへのダメージ(しきい値電注の変化)の程
度は、定電圧電源をプラス側に印加するほど少なくなり
、50V程度印加するのか比較的よい、この結果から、
絶縁性基板上には、プラスの電荷が総合的に誘起してお
り、これらのチャージアップによるダメージを緩和する
ために、中性化をする必要がある。そのためには電子を
照射するのか効果的である。その結果、ダメージは、定
電圧電源によるバイアススパッタによるダメージよりも
さらに少なくなった。
系、12は、陰極、13は陽極である。陰極121には
、ターゲツト材16が配置し、陽極13上には、基板1
5が保持されている。17は、基板側の陽極の電位を制
御する定電圧電源であり、通常は電圧0’?″接地され
ている。14は、高1シI波電源であり、18は、シャ
ッターである。ターゲットN ] 6として石英板、ガ
スとしてAr、21111、or +−、高周波パワー
、2Kwを印加し、薄膜トランジスター(’「F ’T
’ )の−1−に保護膜としてSiOzを2000人堆
積する場合を害える。SiO,スパッタ時に発生ずる’
I’ F Tへのダメージ(しきい値電注の変化)の程
度は、定電圧電源をプラス側に印加するほど少なくなり
、50V程度印加するのか比較的よい、この結果から、
絶縁性基板上には、プラスの電荷が総合的に誘起してお
り、これらのチャージアップによるダメージを緩和する
ために、中性化をする必要がある。そのためには電子を
照射するのか効果的である。その結果、ダメージは、定
電圧電源によるバイアススパッタによるダメージよりも
さらに少なくなった。
基体的には、バイアススパッタでは、基板中心にダメー
ジか残りやすかったか、基板中心部でもなくすことか確
認された。
ジか残りやすかったか、基板中心部でもなくすことか確
認された。
[実 施 例〕
以下本発明の実施例を図面に基づいて説明する。
第1図は、本発明の第1の実施例を示すスパッタ装置の
概略の構造図である。9〜18までは第4図と同じもの
である。1つは熱電子放出用のフィラメントであり、陽
電極20との間の電圧により、熱電子が加速される。2
]’、21は、それぞれ直接基[15上に向かって進む
熱電子と、陽電極20に向かって進む一次電子であり、
22は、陽電極電圧源に新たに生成された二次電子であ
る。
概略の構造図である。9〜18までは第4図と同じもの
である。1つは熱電子放出用のフィラメントであり、陽
電極20との間の電圧により、熱電子が加速される。2
]’、21は、それぞれ直接基[15上に向かって進む
熱電子と、陽電極20に向かって進む一次電子であり、
22は、陽電極電圧源に新たに生成された二次電子であ
る。
陽電極電圧源23は、数百ボルト必要である。
ターゲツト材16としては、石英板を用い、Ar圧を2
.0mtorrにして、RFパワー2゜OKwを印加し
な、基板加熱温度は、200’Cであり、115分スバ
ヅタして2000A堆積したところ、’l” F ’r
特性が基板内−様に変化が見られなかった。
.0mtorrにして、RFパワー2゜OKwを印加し
な、基板加熱温度は、200’Cであり、115分スバ
ヅタして2000A堆積したところ、’l” F ’r
特性が基板内−様に変化が見られなかった。
フィラメントは、常時点燈する方がよいが、シャッター
18を断続的に開いて断続的にS i O2を堆積し、
シャッターを閉じているとき電子放射をして少しずつ中
性化するといった方法も有効である。
18を断続的に開いて断続的にS i O2を堆積し、
シャッターを閉じているとき電子放射をして少しずつ中
性化するといった方法も有効である。
定電圧電源■7により、陽[!13の電位をかえること
により基板表面での電荷の中性化を1ljIJ御できる
。
により基板表面での電荷の中性化を1ljIJ御できる
。
具体的には、反応容器外壁よりも、正電位にしておく方
か効果か大きい。
か効果か大きい。
フィラメント19と、陽電極20の位置関係を反応容器
内でいろいろ変えることで、−次電子21′の割合を増
やすことも可能である。
内でいろいろ変えることで、−次電子21′の割合を増
やすことも可能である。
第2図は、第2の実施例を示すものである。第1図に比
べ直接基板15に入射する一次電子21′を陽2!極2
0からの二次電子22よりも多くできる横道となってい
る。
べ直接基板15に入射する一次電子21′を陽2!極2
0からの二次電子22よりも多くできる横道となってい
る。
第1図、第2図とも、スパッタ装置を示したものである
が、プラズマCVD装置としても大差はない、しかし、
カス導入系は、S i Oxを堆積する場合、S I
H4、NO2,02などの混合気体であり、内圧も、数
t、 o r rと高くなっている。
が、プラズマCVD装置としても大差はない、しかし、
カス導入系は、S i Oxを堆積する場合、S I
H4、NO2,02などの混合気体であり、内圧も、数
t、 o r rと高くなっている。
絶縁物としてはSiO2の他に、5ttN4といった膜
も考えられ、ガスとして、S i H4とN。
も考えられ、ガスとして、S i H4とN。
あるいはNH,を用いればよい。
また、未ドー1のasiVA膜も半絶縁物と考えられ上
述の堆積により、ダメージの少ない良質な半導体膜も得
られる。
述の堆積により、ダメージの少ない良質な半導体膜も得
られる。
本装置によって作製された絶縁薄膜は、T F ’rの
ゲート絶縁膜(あるいは、広義ではa−3t薄膜)層間
絶縁膜、素子の保護膜(パッシベーション膜)等に適用
される。したがって、透明絶縁性基板上にT P T
、 M I M (Hetal−1nsulator−
netal格造の2端子素子)を形成したアクティブマ
トリックスアレイやサファイア基板上に形成したSO8
素子上に絶縁薄膜を堆積する場合本装置は、有効である
。
ゲート絶縁膜(あるいは、広義ではa−3t薄膜)層間
絶縁膜、素子の保護膜(パッシベーション膜)等に適用
される。したがって、透明絶縁性基板上にT P T
、 M I M (Hetal−1nsulator−
netal格造の2端子素子)を形成したアクティブマ
トリックスアレイやサファイア基板上に形成したSO8
素子上に絶縁薄膜を堆積する場合本装置は、有効である
。
また、本装置は基板として、シリコンウェハーの表面を
熱酸化したような基板を用い、その上に薄膜素子を形成
する場合にも適用できる。
熱酸化したような基板を用い、その上に薄膜素子を形成
する場合にも適用できる。
本発明によれば、以上説明した様に、本装置を用いれば
絶縁性基板上に形成した薄膜素子上に絶縁薄膜を堆積す
る場き、絶縁薄膜中あるいはその表面に電荷を誘起する
ことが少なくなり、薄膜素゛子のダメージを著しく減少
することが可能である。
絶縁性基板上に形成した薄膜素子上に絶縁薄膜を堆積す
る場き、絶縁薄膜中あるいはその表面に電荷を誘起する
ことが少なくなり、薄膜素゛子のダメージを著しく減少
することが可能である。
本装置は、特に大面積絶縁基板を用いたアクティブマト
リックスデバイスに有効である。
リックスデバイスに有効である。
第1図、第2図は、本発明の第1、第2の実施例を示す
もので、絶縁薄膜堆積装置の概略の構造図である。 第3図は、中性化処理装置の概略のn4造図である。 第4図は、NチャンネルTPTのT 。s Vop特
性を示す図である。 第5図は、従来の絶縁薄膜堆積装置の概略の構造図であ
る。 l・・・・真空容器外壁 2・・・・イオンビーム 3・・・・タングステンフィラメント及びリフレクタ− 4・・・・−次(熱)電子 5・・・・二次電子 6・・・・基板 7・・・・正常なT l?T特性カーブ8・・・・ダメ
ージを受けたT F i’特性カー9・・・・反応容器 10・・・・ガス導入系 11・・・・ガス排出系 12・・・・陽極 13・・・・陽極 14・・・・高周波電源 15・・・・基板 16・・・・ターゲット材 17・・・・定電圧電源(基板用) 18・・・・シャッター 1つ・・・・フィラメント 20・・・・陽電極 21.21’ ・・・・−次電子 22・・・・二次電子 23・・・・定電圧電源(陽電極用) 以 」二 葛 1)個 g 第2図 VばS
もので、絶縁薄膜堆積装置の概略の構造図である。 第3図は、中性化処理装置の概略のn4造図である。 第4図は、NチャンネルTPTのT 。s Vop特
性を示す図である。 第5図は、従来の絶縁薄膜堆積装置の概略の構造図であ
る。 l・・・・真空容器外壁 2・・・・イオンビーム 3・・・・タングステンフィラメント及びリフレクタ− 4・・・・−次(熱)電子 5・・・・二次電子 6・・・・基板 7・・・・正常なT l?T特性カーブ8・・・・ダメ
ージを受けたT F i’特性カー9・・・・反応容器 10・・・・ガス導入系 11・・・・ガス排出系 12・・・・陽極 13・・・・陽極 14・・・・高周波電源 15・・・・基板 16・・・・ターゲット材 17・・・・定電圧電源(基板用) 18・・・・シャッター 1つ・・・・フィラメント 20・・・・陽電極 21.21’ ・・・・−次電子 22・・・・二次電子 23・・・・定電圧電源(陽電極用) 以 」二 葛 1)個 g 第2図 VばS
Claims (5)
- (1)基板上に素子あるいは薄膜があって、前記素子あ
るいは薄膜上に絶縁薄膜を堆積する絶縁薄膜堆積装置に
おいて、前記絶縁薄膜中あるいは薄膜上のイオンを中性
化しながら絶縁薄膜を堆積する手段を備えたことを特徴
とする絶縁薄膜堆積装置。 - (2)前記基板は、絶縁性基板であり、前記素子は、薄
膜半導体素子である請求項1記載の絶縁薄膜堆積装置。 - (3)前記薄膜半導体素子は、薄膜トランジスターであ
る請求項2記載の絶縁薄膜堆積装置。 - (4)前記絶縁薄膜は、二酸化シリコン薄膜あるいは、
窒化シリコン薄膜である請求項1記載の絶縁薄膜堆積装
置。 - (5)前記中性化する手段とは、電子イオン照射である
請求項1の絶縁薄膜堆積装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9944288A JPH01270320A (ja) | 1988-04-22 | 1988-04-22 | 絶縁薄膜堆積装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9944288A JPH01270320A (ja) | 1988-04-22 | 1988-04-22 | 絶縁薄膜堆積装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01270320A true JPH01270320A (ja) | 1989-10-27 |
Family
ID=14247511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9944288A Pending JPH01270320A (ja) | 1988-04-22 | 1988-04-22 | 絶縁薄膜堆積装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01270320A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5368676A (en) * | 1991-04-26 | 1994-11-29 | Tokyo Electron Limited | Plasma processing apparatus comprising electron supply chamber and high frequency electric field generation means |
| KR100779082B1 (ko) * | 2005-12-08 | 2007-11-27 | 한국전자통신연구원 | 플라즈마 강화 화학적 기상 증착 장치 및 이를 이용한 나노입자의 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60258927A (ja) * | 1984-06-06 | 1985-12-20 | Hitachi Ltd | バイアススパツタ装置 |
| JPS613879A (ja) * | 1984-06-15 | 1986-01-09 | Tdk Corp | スパツタ装置 |
| JPS61251038A (ja) * | 1985-04-26 | 1986-11-08 | Matsushita Electric Ind Co Ltd | プラズマcvd装置 |
-
1988
- 1988-04-22 JP JP9944288A patent/JPH01270320A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60258927A (ja) * | 1984-06-06 | 1985-12-20 | Hitachi Ltd | バイアススパツタ装置 |
| JPS613879A (ja) * | 1984-06-15 | 1986-01-09 | Tdk Corp | スパツタ装置 |
| JPS61251038A (ja) * | 1985-04-26 | 1986-11-08 | Matsushita Electric Ind Co Ltd | プラズマcvd装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5368676A (en) * | 1991-04-26 | 1994-11-29 | Tokyo Electron Limited | Plasma processing apparatus comprising electron supply chamber and high frequency electric field generation means |
| KR100779082B1 (ko) * | 2005-12-08 | 2007-11-27 | 한국전자통신연구원 | 플라즈마 강화 화학적 기상 증착 장치 및 이를 이용한 나노입자의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940003380B1 (ko) | 게이트 절연형 전계효과 트랜지스터의 제조방법 | |
| JP7635306B2 (ja) | 裏側物理的気相堆積の方法及び装置 | |
| US5354698A (en) | Hydrogen reduction method for removing contaminants in a semiconductor ion implantation process | |
| US5397718A (en) | Method of manufacturing thin film transistor | |
| JP2000256845A (ja) | 薄膜作成方法および薄膜作成装置 | |
| JPH04198476A (ja) | プラズマ処理装置 | |
| JPH0610348B2 (ja) | イオン注入装置 | |
| EP0571632B1 (en) | Process for forming a polycrystalline silicon thin film at low temperature | |
| JP2516951B2 (ja) | 半導体装置の製造方法 | |
| JP3838397B2 (ja) | 半導体製造方法 | |
| JP2007052941A (ja) | イオン注入装置およびイオン注入方法 | |
| CN101053066B (zh) | 等离子体处理方法和等离子体处理设备 | |
| US20090020790A1 (en) | Method for fabricating polysilicon film, a gas phase deposition apparatus and an electronic device formed thereby | |
| JPH01270320A (ja) | 絶縁薄膜堆積装置 | |
| JPH01295416A (ja) | プラズマドーピング方法 | |
| US8288832B1 (en) | Semiconductor devices including a layer of polycrystalline silicon having a smooth morphology | |
| US11430898B2 (en) | Oxygen vacancy of amorphous indium gallium zinc oxide passivation by silicon ion treatment | |
| JP2001332509A (ja) | イオン注入装置及び薄膜半導体装置 | |
| Gottscho et al. | Use of plasma processing in making integrated circuits and flat-panel displays | |
| JP3340318B2 (ja) | 不純物導入装置及び不純物導入方法 | |
| JPS58111324A (ja) | 半導体装置の製造方法 | |
| KR100190311B1 (ko) | 반도체소자의 제조장치 및 제조방법 | |
| Cheung | Processing considerations with plasma immersion ion implantation | |
| JP2590502B2 (ja) | 不純物のドーピング方法 | |
| JP2795781B2 (ja) | 不純物層の形成方法 |