JPH01270403A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH01270403A JPH01270403A JP63099903A JP9990388A JPH01270403A JP H01270403 A JPH01270403 A JP H01270403A JP 63099903 A JP63099903 A JP 63099903A JP 9990388 A JP9990388 A JP 9990388A JP H01270403 A JPH01270403 A JP H01270403A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- current
- fets
- pair
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 230000005669 field effect Effects 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 4
- 238000004804 winding Methods 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体！Ａ積回路装置に関し、特に差動対ジャ
ンクション電界効果トランジスタ回路を搭載する高周波
半導体集積回路装置に関する。
ンクション電界効果トランジスタ回路を搭載する高周波
半導体集積回路装置に関する。
第２図は従来の差動対ジャンクション電界効果トランジ
スタ回路を搭載した高周波半導体集積回路装置の一例を
示す接続回路図である。この半導体集積回路装置は、差
動対を形成する一対のジャンクション電界効果トランジ
スタ１，２（以下ジャンクションＦＥＴという）のそれ
ぞれのソースが、トランスＴを介して抵抗Ｒおよびバイ
パス・コンデンサＣに接続され、また、共通結線された
ゲートがリード端子Ｔフを介して接地される回路構成を
有する。
スタ回路を搭載した高周波半導体集積回路装置の一例を
示す接続回路図である。この半導体集積回路装置は、差
動対を形成する一対のジャンクション電界効果トランジ
スタ１，２（以下ジャンクションＦＥＴという）のそれ
ぞれのソースが、トランスＴを介して抵抗Ｒおよびバイ
パス・コンデンサＣに接続され、また、共通結線された
ゲートがリード端子Ｔフを介して接地される回路構成を
有する。
しかしながら、かかる回路構成は差動対を形成するジャ
ンクションＦＥＴの動作電流にバラツキが生じ易いので
差動対増幅器としての緒特性、例えば、最大出力電圧あ
るいは、電圧利得等が大きくバラツク等の好丈しからざ
る幾つかの問題点が指摘されて来た。
ンクションＦＥＴの動作電流にバラツキが生じ易いので
差動対増幅器としての緒特性、例えば、最大出力電圧あ
るいは、電圧利得等が大きくバラツク等の好丈しからざ
る幾つかの問題点が指摘されて来た。
第３図は従来回路構成におけるジャンクションＦＥＴの
動作特性図を示すもので、横軸にはゲート・ソース電圧
、縦軸にはドレイン電流がそれぞれ表わされている。こ
こで曲線Ｃ１およびＣ２はそれぞれゲート・ソース間電
圧ＶＳＧのバラツキによって、カットオフ電圧が大（Ｖ
ｐＩ ）きくなった場合および小（ＶＰ２ ）さくなっ
た場合の特性を示し、曲線Ｃ３は抵抗Ｒで決定される負
荷線を示している。すなわち、ジャンクションＦＥＴＩ
および２のそれぞれの動作点Ｐ１およびＰ２は何れもカ
ットオフ電圧Ｖ ｐ １ 、 Ｖ ｐ ２のバラツキに
依存してバラツクこととなり、このことによって増幅器
としての諸特性もばらつくこととなる。
動作特性図を示すもので、横軸にはゲート・ソース電圧
、縦軸にはドレイン電流がそれぞれ表わされている。こ
こで曲線Ｃ１およびＣ２はそれぞれゲート・ソース間電
圧ＶＳＧのバラツキによって、カットオフ電圧が大（Ｖ
ｐＩ ）きくなった場合および小（ＶＰ２ ）さくなっ
た場合の特性を示し、曲線Ｃ３は抵抗Ｒで決定される負
荷線を示している。すなわち、ジャンクションＦＥＴＩ
および２のそれぞれの動作点Ｐ１およびＰ２は何れもカ
ットオフ電圧Ｖ ｐ １ 、 Ｖ ｐ ２のバラツキに
依存してバラツクこととなり、このことによって増幅器
としての諸特性もばらつくこととなる。
本発明の目的は、上記の情況に鑑み、ジャンクションＦ
ＥＴ差動対回路における動作電流のバラツキを最小限に
抑止し得る回路構成を備えた半導体４Ａ積回路装置を提
供することである。
ＥＴ差動対回路における動作電流のバラツキを最小限に
抑止し得る回路構成を備えた半導体４Ａ積回路装置を提
供することである。
本発明によれば、半導体集積回路装置は、半導体基板と
、前記半導体基板上に差動対回路を形成するゲート接地
の一対のジャンクション電界効果効果トランジスタのソ
ースにそれぞれ入力信号を伝達する入力トランスと、前
記入力トランスの２次巻線の中点と接地との間に挿入さ
れ前記一対のジャンクション電界効果トランジスタのソ
ースにそれぞれ定電流を供給する定電流源とを含んで構
成される。
、前記半導体基板上に差動対回路を形成するゲート接地
の一対のジャンクション電界効果効果トランジスタのソ
ースにそれぞれ入力信号を伝達する入力トランスと、前
記入力トランスの２次巻線の中点と接地との間に挿入さ
れ前記一対のジャンクション電界効果トランジスタのソ
ースにそれぞれ定電流を供給する定電流源とを含んで構
成される。
以下図面を参照して本発明の詳細な説明する。
第１図は本発明をミキサー回路に実施した場合の一実施
例を示す半導体集積回路装置の接続回路図である０本実
施例によれば、本発明の半導体集積回路装置１０は、差
動対を形成するゲート接地の一対のジャンクションＦＥ
Ｔ１および２と、２次側リード端子Ｔ、、Ｔ２からジャ
ンクションＦＥＴ１および２のソース端子にそれぞれ信
号入力を伝達する入力トランスＴと、入力トランスＴの
２次巻線の中点を介しジャンクションＦＥＴＩおよび２
のそれぞれのソース端子に定電流を供給するトランジス
タ３，４．抵抗５および定電圧源６とから成る定電流回
路とを含む、ここで、Ｃはバイパス用コンデンサ、Ｔ３
〜Ｔフはそれぞれリード端子＋ Ｔ １０１ ＋ Ｔ
１０２は入力トランスＴの１次側信号入力端子である。
例を示す半導体集積回路装置の接続回路図である０本実
施例によれば、本発明の半導体集積回路装置１０は、差
動対を形成するゲート接地の一対のジャンクションＦＥ
Ｔ１および２と、２次側リード端子Ｔ、、Ｔ２からジャ
ンクションＦＥＴ１および２のソース端子にそれぞれ信
号入力を伝達する入力トランスＴと、入力トランスＴの
２次巻線の中点を介しジャンクションＦＥＴＩおよび２
のそれぞれのソース端子に定電流を供給するトランジス
タ３，４．抵抗５および定電圧源６とから成る定電流回
路とを含む、ここで、Ｃはバイパス用コンデンサ、Ｔ３
〜Ｔフはそれぞれリード端子＋ Ｔ １０１ ＋ Ｔ
１０２は入力トランスＴの１次側信号入力端子である。
ここで、入力端子１０１．１０５から入り入力トランス
Ｔで変圧された入力信号は、それぞれ２次側のリード端
子Ｔ、、’ｒ２からジャンクションＦＥＴ１および２の
ソースにそれぞれ導びかれ、差動対増幅回路で増幅され
てそれぞれのドレインからリード端子Ｔ、、’ｒ、を介
して出力される。一方、入力トランスＴの２次側巻線の
中間点はリード端子Ｔ３に接続され、さらにトランジス
タ３．４．抵抗Ｒおよび定電圧源６とから成る定電流源
に接続される。この定電圧源６には電源供給用リード端
子Ｔ６とから電源電圧が供給される。また、Ｔ７はアー
ス用リード端子である。
Ｔで変圧された入力信号は、それぞれ２次側のリード端
子Ｔ、、’ｒ２からジャンクションＦＥＴ１および２の
ソースにそれぞれ導びかれ、差動対増幅回路で増幅され
てそれぞれのドレインからリード端子Ｔ、、’ｒ、を介
して出力される。一方、入力トランスＴの２次側巻線の
中間点はリード端子Ｔ３に接続され、さらにトランジス
タ３．４．抵抗Ｒおよび定電圧源６とから成る定電流源
に接続される。この定電圧源６には電源供給用リード端
子Ｔ６とから電源電圧が供給される。また、Ｔ７はアー
ス用リード端子である。
本実施例の回路構成によれば、ジャンクションＦＥＴ１
および２の各動作電流はトランジスタ３のコレクタ電流
で決定される。また、このトランジスタ３のコレクタ電
流は定電圧回路６で与えられた所定の定電圧と、抵抗５
で設定されるトランジスタ４および抵抗５とからなるカ
レントミラー回路電流とによって与えられる。従って、
定電圧回路６から供給される所定の定電圧に対して抵抗
５の値を任意に選ぶことによって、ジャンクションＦＥ
ＴＩおよび２の動作電流を任意に設定することができる
。
および２の各動作電流はトランジスタ３のコレクタ電流
で決定される。また、このトランジスタ３のコレクタ電
流は定電圧回路６で与えられた所定の定電圧と、抵抗５
で設定されるトランジスタ４および抵抗５とからなるカ
レントミラー回路電流とによって与えられる。従って、
定電圧回路６から供給される所定の定電圧に対して抵抗
５の値を任意に選ぶことによって、ジャンクションＦＥ
ＴＩおよび２の動作電流を任意に設定することができる
。
以上の説明から明らかなように、本発明によれば、従来
の半導体集積回路装置がジャンクションＦＥＴのカット
オフ電圧等の特性のバラツキによって、動作電流が大き
く変動するのに対し、定電流源をチップ上に付加するこ
とで、そのバラツキを抑えることができるので、特性劣
化の少ない差動対ジャンクションＦＥＴ増幅器を構成す
る半導体集積回路装置を容易に提供することが可能であ
る。
の半導体集積回路装置がジャンクションＦＥＴのカット
オフ電圧等の特性のバラツキによって、動作電流が大き
く変動するのに対し、定電流源をチップ上に付加するこ
とで、そのバラツキを抑えることができるので、特性劣
化の少ない差動対ジャンクションＦＥＴ増幅器を構成す
る半導体集積回路装置を容易に提供することが可能であ
る。
第１図は本発明をミキサー回路に実施した場合の一実施
例を示す半導体集荷回路装置の接続回路図、第２図は従
来の差動対ジャンクションＦＥＴｔ界効果トランジスタ
回路を搭載した高周波半導体集積回路装置の接続回路図
、第３図は従来回路構成におけるジャンクションＦＥＴ
の動作特性図である。 Ｔ１〜Ｔ７・・・リード端子、１，２・・・ジャンクシ
ョンＦＥＴ、３，４・・・バイポーラ・トランジスタ、
５・・・抵抗、６・・・定電圧源、Ｔ １０１ ＋ ７
１０２・・・信号入力端子、Ｃ・・・バイパスコンデン
サ、Ｔ・・・入力トランス。
例を示す半導体集荷回路装置の接続回路図、第２図は従
来の差動対ジャンクションＦＥＴｔ界効果トランジスタ
回路を搭載した高周波半導体集積回路装置の接続回路図
、第３図は従来回路構成におけるジャンクションＦＥＴ
の動作特性図である。 Ｔ１〜Ｔ７・・・リード端子、１，２・・・ジャンクシ
ョンＦＥＴ、３，４・・・バイポーラ・トランジスタ、
５・・・抵抗、６・・・定電圧源、Ｔ １０１ ＋ ７
１０２・・・信号入力端子、Ｃ・・・バイパスコンデン
サ、Ｔ・・・入力トランス。
Claims (1)
- 半導体基板と、前記半導体基板上に差動対回路を形成
するゲート接地の一対のジャンクション電界効果トラン
ジスタと、前記一対のジャンクション電界効果トランジ
スタのソースにそれぞれ入力信号を伝達する入力トラン
スと、前記入力トランスの２次巻線の中点と接地との間
に挿入され前記一対のジャンクション電界効果トランジ
スタのソースにそれぞれ定電流を供給する定電流源とを
含むことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63099903A JPH01270403A (ja) | 1988-04-21 | 1988-04-21 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63099903A JPH01270403A (ja) | 1988-04-21 | 1988-04-21 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01270403A true JPH01270403A (ja) | 1989-10-27 |
Family
ID=14259735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63099903A Pending JPH01270403A (ja) | 1988-04-21 | 1988-04-21 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01270403A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995011549A1 (en) * | 1993-10-19 | 1995-04-27 | Tokyo Tsuki Co., Ltd. | Direct-current impressing circuit |
| JP2015106906A (ja) * | 2013-12-03 | 2015-06-08 | 日本電信電話株式会社 | 無線受信装置 |
-
1988
- 1988-04-21 JP JP63099903A patent/JPH01270403A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995011549A1 (en) * | 1993-10-19 | 1995-04-27 | Tokyo Tsuki Co., Ltd. | Direct-current impressing circuit |
| AU677444B2 (en) * | 1993-10-19 | 1997-04-24 | Tokyo Tsuki Co., Ltd. | Direct-current impressing circuit |
| US5796279A (en) * | 1993-10-19 | 1998-08-18 | Tokyo Tsuki Co., Ltd. | DC application circuit with suppressed DC magnetization |
| JP2015106906A (ja) * | 2013-12-03 | 2015-06-08 | 日本電信電話株式会社 | 無線受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5734296A (en) | Low voltage operational amplifier input stage and method | |
| US4346344A (en) | Stable field effect transistor voltage reference | |
| US4459555A (en) | MOS Differential amplifier gain control circuit | |
| US5177450A (en) | Cmos power amplifier | |
| US4484148A (en) | Current source frequency compensation for a CMOS amplifier | |
| JPH07106875A (ja) | 半導体集積回路 | |
| US5798673A (en) | Low voltage operational amplifier bias circuit and method | |
| US6127892A (en) | Amplification circuit | |
| EP0488315B1 (en) | A balanced cascode current mirror | |
| JPH02162812A (ja) | 相補形カレント・ミラー回路を用いたダイアモンド・フォロワ回路及びゼロ・オフセットの増幅器 | |
| CA2244720A1 (en) | Charge sensitive amplifier with high common mode signal rejection | |
| US4336503A (en) | Driver circuit having reduced cross-over distortion | |
| US4158178A (en) | Anti-latch circuit for amplifier stage including bipolar and field-effect transistors | |
| US4355287A (en) | Bridge amplifiers employing complementary field-effect transistors | |
| US4542348A (en) | High efficiency IGFET operational amplifier | |
| US7205840B2 (en) | Wideband CMOS gain stage | |
| US4403198A (en) | Biasing circuit for MOSFET power amplifiers | |
| EP0618674B1 (en) | Voltage-to-current conversion circuit | |
| US5481213A (en) | Cross-conduction prevention circuit for power amplifier output stage | |
| US5519357A (en) | Biasing arrangement for a quasi-complementary output stage | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JPH01270403A (ja) | 半導体集積回路装置 | |
| US4603267A (en) | Low offset single ended MOS comparator | |
| JPS58139506A (ja) | 差動増幅回路 | |
| US4560948A (en) | Circuit for increasing voltage gain |