JPH01272183A - セラミックス回路基板 - Google Patents

セラミックス回路基板

Info

Publication number
JPH01272183A
JPH01272183A JP63101681A JP10168188A JPH01272183A JP H01272183 A JPH01272183 A JP H01272183A JP 63101681 A JP63101681 A JP 63101681A JP 10168188 A JP10168188 A JP 10168188A JP H01272183 A JPH01272183 A JP H01272183A
Authority
JP
Japan
Prior art keywords
copper
circuit board
surface roughness
copper circuit
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63101681A
Other languages
English (en)
Inventor
Tadashi Tanaka
忠 田中
Kazuo Matsumura
松村　和男
Yutaka Komorida
裕 小森田
Nobuyuki Mizunoya
水野谷　信幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14307088&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH01272183(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63101681A priority Critical patent/JPH01272183A/ja
Priority to EP89303986A priority patent/EP0339881B1/en
Priority to DE68927531T priority patent/DE68927531T2/de
Priority to EP95111197A priority patent/EP0681322A3/en
Priority to US07/342,843 priority patent/US4959507A/en
Priority to KR1019890005515A priority patent/KR910004923B1/ko
Publication of JPH01272183A publication Critical patent/JPH01272183A/ja
Priority to US07/484,875 priority patent/US4987677A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H10W70/047—Attaching leadframes to insulating supports, e.g. for tape automated bonding [TAB]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/66—Conductive materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12472—Microscopic interfacial wave or roughness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12993—Surface feature [e.g., rough, mirror]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Ceramic Products (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Insulated Conductors (AREA)
  • Laminated Bodies (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、セラミックス基板上に銅回路板を直接接合し
てなるセラミックス回路基板に関する。
（従来の技術） 近年、パワートランスモジュール用基板やスイッチング
電源モジュール用基板等の回路基板としてのセラミック
ス基板上に銅回路板等の金属板を接合させたものがよく
用いられている。
このようなセラミックス回路基板の製造方法として、所
定形状の銅回路板をセラミックス基板上に接触配置させ
て加熱し、接合界面にＣｕ−０の共晶液相を生成させ、
この液相によりセラミックス基板の表面を濡らし、次い
で冷却固化してセラミックス基板と銅回路板とを直接接
合させる、いわゆるＤＢＣ法（ダイレクト・ボンディン
グ・カッパー法）が多用されるようになってきている。
このＤＢＣ法により形成されたセラミックス回路基板は
、セラミックス基板と銅回路板との接合強度が強く、単
純構造なので小型高実装化が可能であり、また作業工程
も短縮できるなどの長所を有している。
（発明が解決しようとする課題） ところで、上述したようなりＢＣ法によるセラミックス
回路基板への半導体素子のような電子部品の塔載は、一
般に銅回路板のマウント部に電子部品を半田付けするこ
とによって行われている。
しかし、この電子部品の実装工程において、従来のセラ
ミックス回路基板においては、銅回路板の半田に対する
濡れ性が一定しないという問題があった。たとえば、半
田の濡れ性が悪いと、銅回路板と電子部品との間に空隙
が生じて熱伝導性が低下し、比較的厚い銅部材を使用し
て放熱性を向上させた、ＤＢＣ基板の特性を充分に生か
すことができなくなり、ひいては電子部品を熱で破壊し
てしまうという、重大な問題を発生させてしまう。
このような問題は、銅回路板のパターンを加熱接合後に
、たとえばエツチング処理などによって形成したＤＢＣ
基板おいて、特に半田に対する濡れ性が低下するという
傾向を示している。
本発明はこのような従来技術の課題に対処するためにな
されたもので、銅回路板表面の半田に対する濡れ性を改
善し、各種電子装置を形成した際の信頼性を高めること
を可能にしたセラミックス回路基板を提供することを目
的としている。
［発明の構成］ （課題を解決するための手段と作用） すなわち本発明は、セラミックス基板上に、所要形状の
銅回路板が加熱接合されてなるセラミックス回路基板に
おいて、前記銅回路板外表面の表面粗さが、中心線平均
粗さ（Ｒａ　）で３．０μｍ以下、かつ最大表面粗さ（
ＲＩＩａｘ）で１８．０μ■以下であることを特徴とし
ている。
このように銅回路板の表面粗さを規定することによって
、実用上充分な銅回路板の半田濡れ性が得られる。また
、特に銅回路板の表面粗さが中心線平均粗さ（Ｒａ　）
で１．０μ厘以下、最大表面粗さ（Ｒｍａｘ）で８．０
μｍ以下の場合に、半田濡れ性が向上するとともに一定
し、より半田濡れ性が安定するため好ましい。
本発明のセラミックス回路基板は、たとえば以下のよう
にして製造される。
すなわちまず、所要形状に加工した銅回路板を、あるい
は平板状の銅板をセラミックス基板上に接触配置し、銅
の融点（１０８３℃）以下、銅と酸素の共晶温度（１０
８５℃）以上の温度に加熱することにより銅とセラミッ
クスとを接合し、この後必要に応じて銅板にエツチング
加工を施すなどして回路パターンを形成する。なお、加
熱接合時の雰囲気は銅回路板として酸素を含有する銅板
を使用する場合には不活性ガス雰囲気が好ましく、酸素
を含有しない銅板を使用する場合には８０〜３９００ｐ
ｐｍ程度の酸素を含有する雰囲気が好ましい。
この際に、銅回路板の表面粗さが上記範囲となるように
するためには、たとえば使用する銅部材の表面粗さが上
記範囲内であるものを使用する。
また、銅回路板をセラミックス基板に接合させるときの
加熱処理によって銅の結晶成長が起こり、銅回路板の表
面粗さは、たとえば第１図のグラフに示すように、銅の
結晶粒度の増大とほぼ比例して表面粗さが大きくなるた
め、結晶粒度の適正な銅部材を使用するとともに、加熱
処理条件および冷却条件を充分に制御する。これにより
、結晶粒度の大きさを調整することが可能となり、所望
の表面粗さを有する銅回路板を得ることができる。
また、上記したように使用する銅部材の選定や加熱処理
条件の制御によりでも所望の表面粗さを有する銅回路板
を得ることができるが、加熱接合後、あるいはエツチン
グ処理によって回路パターンを形成する場合には処理後
に、表面を化学研磨することによって銅回路板の表面粗
さを制御してもよい。特に、エツチング処理によって回
路パターンを形成した際には、フォトレジストの微細粒
子が銅の結晶粒界に残存している可能性が高く、これに
よっても半田に対する濡れ性が低下するため、化学研磨
を行い表面層を、たとえばＱ、１μ−〜２０μｍ程度の
厚さで除去することが有効である。
なお、化学研磨に代えて機械的に表面を研磨することに
よっても所望の表面粗さを満足させることは可能である
が、銅の粒界に残存するレジスト粒子などの除去が困難
なため、このような場合には化学研磨を行うことが好ま
しい。
この化学研磨の方法としては、たとえば研磨液として硫
酸と過酸化水素の混合液などを使用し、１分〜５分程度
浸漬することによって行う。
本発明で使用する銅回路板としては、少なくとも表面に
結合剤となる酸素をｌｏｏｐｐｍ〜ａｏｏｏｐｐ＋ｍ程
度の割合で含有する銅部材の使用が好ましく、その厚さ
は０．２５ｍｍ〜０．６■の範囲がよい。
また、本発明に使用するセラミックス基板としては、ア
ルミナ、ベリリアなどの酸化物系のセラミックス焼結体
や窒化アルミニウム、窒化ケイ素、窒化チタン、炭化ケ
イ素などの非酸化物系のセラミックス焼結体など、各種
セラミックス基板を用いることが可能である。
（実施例） 次に、本発明の実施例について説明する。
実施例１〜３ まず、成人に示す結晶粒度および表面粗さを有し、酸素
含有量が３００ｐｐｍの銅部材を用意し、これらを所定
の回路形状に加工し、それぞれ銅回路板とした。次に、
これら各銅回路板をアルミナを主成分とするセラミック
ス基板（アルミナを９６％含有し、他に焼結助剤成分を
４％含む）の両面に接触配置し、窒素ガス雰囲気中にお
いて、それぞれ成人に示す加熱条件で熱処理し、それぞ
れセラミックス基板と銅回路板とを接合さす、セラミッ
クス回路基板を得た。
二のようにして得た各セラミックス回路基板における銅
回路板の表面粗さは、成人に示す通りであった。
次に、各セラミックス回路基板の銅回路板上にＳｎ　：
　Ｐｂ−８３：　３７からなる板状の半田（１（ｌｓｍ
ｘ　１ｈｓｘ　　Ｏ，１ｍｍ）を載置し、約１８０℃に
加熱して半田を溶融接合した。そして、半田の接合面積
と半田のもとの大きさとの比率から半田濡れ性を評価し
た。
この結果も合せて成人に示す。
なお、表中の比較例は銅回路板の表面粗さを変化させた
以外は実施例と同一条件で作製したセラミックス回路基
板であり、実施例と同様にして半田濡れ性の評価を行っ
たものである。
（以下余白） 前人の結果からも明らかなように、銅回路板の表面粗さ
を本発明の範囲内とした各実施例においては、実用上問
題のない半田濡れ性が得られたのに対し、各比較例のセ
ラミックス回路基板では半田濡れ性が悪く、このまま半
導体素子などの電子部品を塔載すると半田巣によって熱
抵抗が増大し、電子部品の破壊などを招いてしまう。
また、上記、各実施例および比較例における銅回路板の
中心線平均粗さ（Ｒａ　）と半田濡れ性との関係を第１
図にグラフ化した。このグラフからも明らかなように、
中心線平均粗さ（Ｒａ　）を３．０μｍ以下とすること
によって実用上問題のない半田濡れ性が得られ、特に中
心線平均粗さ（Ｒａ　）を１．０μｍ以下とすることに
よって、より優れた半田濡れ性が得られるとともに一定
値に近づき安定する。
実施例４ 実施例１で使用したセラミックス基板上に厚さが０．３
ｓＩＩで酸素含有量が３００ｐｐｍのタフピッチ銅から
なる平板状の銅板を配置し、窒素ガス雰囲気中で１０７
０℃、３０分間の条件で加熱して接合させた。
次に、接合された銅板上に所要の回路パターンとなるよ
うにレジストを印刷し、塩化第二鉄溶液を使用してエツ
チング処理を行って回路パターンを形成した。
この後、硫酸と過酸化水素水との混合溶液（Ｈ２Ｓ０４
：５〜ｌＯ％、Ｈ２Ｏ２：３％程度）に約１分間浸漬し
て表面を化学研磨した（取りしろ：約５μｍ）。
このようにして得た銅回路板の表面粗さは、中心線平均
粗さ（Ｒａ　）で１．０μ１１最大表面粗さ（Ｒ■ａＸ
　）で８μ−であった。
次に、この銅回路板上に０．５μｍ〜２．０μｍ程度の
厚さにニッケルめっきを施した後、実施例１と同一条件
で半田の濡れ性を測定したところ、９８％であった。
一方、本発明との比較のために、硫酸と過酸化水素水と
の混合溶液による化学研磨を行わない以外は実施例４と
同一条件でセラミックス回路基板を作製し、同様に半田
の濡れ性を測定したところ、９０％であった。また、半
田を接合する前に銅回路板表面を電子顕微鏡で観察した
ところ、レジストの微細粒子が銅の結晶粒界に残留して
いることを確認した。
［発明の効果］ 以上説明したように本発明のセラミックス回路基板によ
れば、銅回路板の表面粗さを規定しているので半田濡れ
性に優れており、したがって半導体モジュールのような
各種電子装置を作製する際の信頼性を向上させることが
できる。
【図面の簡単な説明】
第１図は銅回路板の中心線平均粗さ（Ｒａ　）と銅の結
晶粒度および半田濡れ性との関係を示すグラフである。 出願人　　　　　　株式会社　東芝 代理人　弁理士　　須　山　佐　−

Claims (1)

    【特許請求の範囲】
  1. （１）セラミックス基板上に、所要形状の銅回路板が加
    熱接合されてなるセラミックス回路基板において、 前記銅回路板外表面の表面粗さが、中心線平均粗さ（Ｒ
    ａ）で３．０μｍ以下、かつ最大表面粗さ（Ｒｍａｘ）
    で１８．０μｍ以下であることを特徴とするセラミック
    ス回路基板。
JP63101681A 1988-04-25 1988-04-25 セラミックス回路基板 Pending JPH01272183A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP63101681A JPH01272183A (ja) 1988-04-25 1988-04-25 セラミックス回路基板
EP89303986A EP0339881B1 (en) 1988-04-25 1989-04-21 Method of making a ciccuit board
DE68927531T DE68927531T2 (de) 1988-04-25 1989-04-21 Verfahren zum Herstellen einer Leiterplatte
EP95111197A EP0681322A3 (en) 1988-04-25 1989-04-21 Bonded ceramic metal composite substrates and circuit boards constructed therewith
US07/342,843 US4959507A (en) 1988-04-25 1989-04-25 Bonded ceramic metal composite substrate, circuit board constructed therewith and methods for production thereof
KR1019890005515A KR910004923B1 (ko) 1988-04-25 1989-04-25 세라믹-금속복합물 기판, 그것으로 구성된 회로기판 및 그 제조 방법
US07/484,875 US4987677A (en) 1988-04-25 1990-02-26 Bonded ceramic metal composite substrate, circuit board constructed therewith and methods for production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63101681A JPH01272183A (ja) 1988-04-25 1988-04-25 セラミックス回路基板

Publications (1)

Publication Number Publication Date
JPH01272183A true JPH01272183A (ja) 1989-10-31

Family

ID=14307088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63101681A Pending JPH01272183A (ja) 1988-04-25 1988-04-25 セラミックス回路基板

Country Status (5)

Country Link
US (2) US4959507A (ja)
EP (2) EP0339881B1 (ja)
JP (1) JPH01272183A (ja)
KR (1) KR910004923B1 (ja)
DE (1) DE68927531T2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03272190A (ja) * 1990-03-22 1991-12-03 Toshiba Corp 基板配線用クラッド材およびその製造方法
US5679469A (en) * 1994-08-02 1997-10-21 Sumitomo Electric Industries, Ltd. Metallized ceramic substrate having smooth plating layer and method for producing the same
JP2007189112A (ja) * 2006-01-16 2007-07-26 Denki Kagaku Kogyo Kk 窒化珪素基板およびそれを用いた回路基板、モジュール。
KR100990288B1 (ko) * 2008-01-25 2010-10-26 엘에스엠트론 주식회사 연성 동박 적층판
JP2013197185A (ja) * 2012-03-16 2013-09-30 Mitsubishi Materials Corp ヒートシンク付パワーモジュール用基板の製造方法およびパワーモジュール用基板
CN109071365A (zh) * 2016-02-26 2018-12-21 贺利氏德国有限两合公司 铜-陶瓷复合物
CN110226363A (zh) * 2017-03-30 2019-09-10 株式会社东芝 陶瓷铜电路基板及使用了其的半导体装置
JPWO2024005150A1 (ja) * 2022-06-29 2024-01-04

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4123911C1 (ja) * 1991-07-18 1993-01-14 Doduco Gmbh + Co Dr. Eugen Duerrwaechter, 7530 Pforzheim, De
US5220197A (en) * 1991-07-22 1993-06-15 Silicon Power Corporation Single inline packaged solid state relay with high current density capability
US5134094A (en) * 1991-07-22 1992-07-28 Silicon Power Corporation Single inline packaged solid state relay with high current density capability
DE69233801D1 (de) * 1991-07-24 2011-02-17 Denki Kagaku Kogyo Kk Verfahren zur Herstellung eines Schaltungssubstrates mit einem montierten Halbleiterelement
JPH05166969A (ja) * 1991-10-14 1993-07-02 Fuji Electric Co Ltd 半導体装置
US5242535A (en) * 1992-09-29 1993-09-07 The Boc Group, Inc. Method of forming a copper circuit pattern
US5777259A (en) * 1994-01-14 1998-07-07 Brush Wellman Inc. Heat exchanger assembly and method for making the same
EP0667640A3 (en) * 1994-01-14 1997-05-14 Brush Wellman Multi-layer laminate product and its manufacture.
US5601675A (en) * 1994-12-06 1997-02-11 International Business Machines Corporation Reworkable electronic apparatus having a fusible layer for adhesively attached components, and method therefor
KR100232660B1 (ko) * 1995-03-20 1999-12-01 니시무로 타이죠 질화규소 회로기판
US6022426A (en) * 1995-05-31 2000-02-08 Brush Wellman Inc. Multilayer laminate process
JP3890539B2 (ja) * 1996-04-12 2007-03-07 Ｄｏｗａホールディングス株式会社 セラミックス−金属複合回路基板
TW353220B (en) 1996-08-20 1999-02-21 Toshiba Corp Silicon nitride circuit board and semiconductor module
US6323549B1 (en) 1996-08-29 2001-11-27 L. Pierre deRochemont Ceramic composite wiring structures for semiconductor devices and method of manufacture
US5707715A (en) * 1996-08-29 1998-01-13 L. Pierre deRochemont Metal ceramic composites with improved interfacial properties and methods to make such composites
US6143432A (en) * 1998-01-09 2000-11-07 L. Pierre deRochemont Ceramic composites with improved interfacial properties and methods to make such composites
US6207221B1 (en) * 1997-03-01 2001-03-27 Jürgen Schulz-Harder Process for producing a metal-ceramic substrate and a metal-ceramic substrate
US7000316B2 (en) * 1999-09-15 2006-02-21 Curamik Electronics Gmbh Conductor board and method for producing a conductor board
JP4756200B2 (ja) * 2000-09-04 2011-08-24 Ｄｏｗａメタルテック株式会社 金属セラミックス回路基板
FR2814280B1 (fr) * 2000-09-15 2003-05-02 Alstom Substrat pour circuit electronique de puissance et module electronique de puissance utilisant un tel substrat
FR2814279B1 (fr) * 2000-09-15 2003-02-28 Alstom Substrat pour circuit electronique et module electronique utilisant un tel substrat
EP1239515B1 (fr) * 2001-03-08 2019-01-02 ALSTOM Transport Technologies Substrat pour circuit électronique de puissance et module électronique de puissance utilisant un tel substrat
US6727585B2 (en) * 2001-05-04 2004-04-27 Ixys Corporation Power device with a plastic molded package and direct bonded substrate
US7145254B2 (en) * 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device
US8123927B1 (en) * 2003-09-23 2012-02-28 Rockstar Bidco, LP Reduced circuit trace roughness for improved signal performance
KR101289803B1 (ko) * 2008-05-16 2013-07-26 삼성테크윈 주식회사 회로 기판 및 그 제조 방법
JP2011097038A (ja) * 2009-10-02 2011-05-12 Ibiden Co Ltd セラミック配線基板およびその製造方法
EP2683777A2 (de) * 2011-03-08 2014-01-15 Merck Patent GmbH Aluminiumoxid basierte metallisierungsbarriere
DE102012102611B4 (de) * 2012-02-15 2017-07-27 Rogers Germany Gmbh Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates
US20150184956A1 (en) * 2012-06-05 2015-07-02 Applied Nanotech Holdings, Inc. Pore sealing pastes for porous materials
KR101901890B1 (ko) * 2012-09-28 2018-09-28 엘지이노텍 주식회사 발광 장치
US10362684B1 (en) * 2018-10-11 2019-07-23 National Chung-Shan Institute Of Science And Technology Method for improving adhesion between ceramic carrier and thick film circuit
JP7470181B2 (ja) 2020-03-18 2024-04-17 株式会社東芝 接合体、セラミックス銅回路基板、接合体の製造方法、およびセラミックス銅回路基板の製造方法
US20230307314A1 (en) * 2022-03-24 2023-09-28 Texas Instruments Incorporated Direct bond copper substrate with metal filled ceramic substrate indentations

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60173900A (ja) * 1984-02-20 1985-09-07 株式会社東芝 セラミツクス回路基板
JPS62216251A (ja) * 1986-03-17 1987-09-22 Toshiba Corp 高熱伝導性基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3716759A (en) 1970-10-12 1973-02-13 Gen Electric Electronic device with thermally conductive dielectric barrier
US4472762A (en) * 1980-09-25 1984-09-18 Texas Instruments Incorporated Electronic circuit interconnection system
US4490457A (en) * 1980-11-28 1984-12-25 Honeywell Inc. Cold/dry substrate treatment technique which improves photolithographic limits of resolution and exposure tolerance
US4409278A (en) * 1981-04-16 1983-10-11 General Electric Company Blister-free direct bonding of metals to ceramics and metals
JPS57188859A (en) * 1981-05-18 1982-11-19 Seiko Epson Corp Metal foil for flexible tape of film carrier
GB2099742B (en) 1981-06-05 1985-07-31 Philips Electronic Associated Bonding metals to non-metals
JPS5842262A (ja) * 1981-09-07 1983-03-11 Toshiba Corp 混成集積回路のリ−ド線接続方法
US4628598A (en) * 1984-10-02 1986-12-16 The United States Of America As Represented By The Secretary Of The Air Force Mechanical locking between multi-layer printed wiring board conductors and through-hole plating
DE3686225T2 (de) * 1985-08-14 1993-01-07 Omron Tateisi Electronics Co Montagestruktur fuer einen oberflaechenmontierten bauelementtyp und verfahren zum montieren dieses bauelementtyps auf einer leiterplatte.
JPS6272576A (ja) * 1985-09-26 1987-04-03 株式会社東芝 セラミツクス−金属接合体
JPS62187035A (ja) * 1986-02-12 1987-08-15 日立化成工業株式会社 セラミツクコ−ト積層板の製造方法
US4767049A (en) * 1986-05-19 1988-08-30 Olin Corporation Special surfaces for wire bonding
JPS63166774A (ja) * 1986-12-27 1988-07-09 同和鉱業株式会社 銅板とアルミナ基板との接合体の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60173900A (ja) * 1984-02-20 1985-09-07 株式会社東芝 セラミツクス回路基板
JPS62216251A (ja) * 1986-03-17 1987-09-22 Toshiba Corp 高熱伝導性基板

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03272190A (ja) * 1990-03-22 1991-12-03 Toshiba Corp 基板配線用クラッド材およびその製造方法
US5679469A (en) * 1994-08-02 1997-10-21 Sumitomo Electric Industries, Ltd. Metallized ceramic substrate having smooth plating layer and method for producing the same
JP2007189112A (ja) * 2006-01-16 2007-07-26 Denki Kagaku Kogyo Kk 窒化珪素基板およびそれを用いた回路基板、モジュール。
KR100990288B1 (ko) * 2008-01-25 2010-10-26 엘에스엠트론 주식회사 연성 동박 적층판
JP2013197185A (ja) * 2012-03-16 2013-09-30 Mitsubishi Materials Corp ヒートシンク付パワーモジュール用基板の製造方法およびパワーモジュール用基板
CN109071365A (zh) * 2016-02-26 2018-12-21 贺利氏德国有限两合公司 铜-陶瓷复合物
US20190084893A1 (en) * 2016-02-26 2019-03-21 Heraeus Deutschland GmbH & Co. KG Copper-ceramic composite
JP2019515852A (ja) * 2016-02-26 2019-06-13 ヘレウス ドイチュラント ゲーエムベーハー ウント カンパニー カーゲー 銅−セラミックス複合材料
US11021406B2 (en) * 2016-02-26 2021-06-01 Heraeus Deutschland GmbH & Co. KG Copper-ceramic composite
CN110226363A (zh) * 2017-03-30 2019-09-10 株式会社东芝 陶瓷铜电路基板及使用了其的半导体装置
CN110226363B (zh) * 2017-03-30 2022-08-02 株式会社东芝 陶瓷铜电路基板及使用了其的半导体装置
JPWO2024005150A1 (ja) * 2022-06-29 2024-01-04

Also Published As

Publication number Publication date
EP0339881A1 (en) 1989-11-02
EP0339881B1 (en) 1996-12-11
US4987677A (en) 1991-01-29
EP0681322A3 (en) 1998-01-21
KR890016585A (ko) 1989-11-29
KR910004923B1 (ko) 1991-07-18
DE68927531T2 (de) 1997-05-15
DE68927531D1 (de) 1997-01-23
EP0681322A2 (en) 1995-11-08
US4959507A (en) 1990-09-25

Similar Documents

Publication Publication Date Title
JPH01272183A (ja) セラミックス回路基板
US4409278A (en) Blister-free direct bonding of metals to ceramics and metals
JPH07202063A (ja) セラミックス回路基板
JP3648189B2 (ja) 金属−セラミックス回路基板
JPS644668B2 (ja)
JPH0429390A (ja) セラミックス回路基板の製造方法
JP2755594B2 (ja) セラミックス回路基板
JP3449458B2 (ja) 回路基板
JPS62282797A (ja) セラミツクス−銅直接接合用銅材
JPH04343287A (ja) 回路基板
JP2005129625A (ja) スリット入り回路基板及びその製造方法
JP3537320B2 (ja) 回路基板
JPH0766507A (ja) 回路基板
JPH04322491A (ja) セラミックス回路基板の製造法
JP3260213B2 (ja) 回路基板
JP3255310B2 (ja) 銅回路を有する窒化アルミニウム基板
JPH01249669A (ja) セラミックス回路基板
JP3307862B2 (ja) セラミック基板
JPH01301866A (ja) 窒化アルミニウム表面に金属層を形成する方法
JP3219545B2 (ja) 銅回路を有する酸化アルミニウム基板の製造方法
JP3260222B2 (ja) 回路基板の製造方法
JP2000031609A (ja) 回路基板
JPH0575577B2 (ja)
JPS63119242A (ja) 基板
JPH04163946A (ja) セラミック回路基板