JPH01272211A - 出力増幅器 - Google Patents
出力増幅器Info
- Publication number
- JPH01272211A JPH01272211A JP1054869A JP5486989A JPH01272211A JP H01272211 A JPH01272211 A JP H01272211A JP 1054869 A JP1054869 A JP 1054869A JP 5486989 A JP5486989 A JP 5486989A JP H01272211 A JPH01272211 A JP H01272211A
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplifier
- stage
- amplification stage
- bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/226—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with junction-FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
- H03F3/45282—Long tailed pairs
- H03F3/45286—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01825—Coupling arrangements, impedance matching circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using Schottky type FET MESFET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/023—Shaping pulses by amplifying using field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、高出力振幅用の出力増幅器、特にパルス発生
器に関するものであり、内部パルス信号を受信する第１
のバイポーラトランジスタによる線形増幅段と、前記第
１の増幅段の出力によって直接的に（または間接的に）
制御を受ける第２の増幅段から構成される。
器に関するものであり、内部パルス信号を受信する第１
のバイポーラトランジスタによる線形増幅段と、前記第
１の増幅段の出力によって直接的に（または間接的に）
制御を受ける第２の増幅段から構成される。
［従来技術とその問題点］
パルス発生器のテクノロジーにおける主たる問題点は、
立上がり時間と立下がり時間の両方または一方が極めて
高速で可変のパルスが得られるようにすることにある。
立上がり時間と立下がり時間の両方または一方が極めて
高速で可変のパルスが得られるようにすることにある。
はとんどの用途における制御要素は、内部で発生したパ
ルス信号（内部パルス信号）を受信する出力増幅器にあ
る。
ルス信号（内部パルス信号）を受信する出力増幅器にあ
る。
上述のタイプの出力増幅器にバイポーラテクノロジーを
利用するのは、既知である。こうしたバイポーラ出力増
幅器の場合、バイポーラトランジスタの初段は、内部で
発生した信号を受信する。
利用するのは、既知である。こうしたバイポーラ出力増
幅器の場合、バイポーラトランジスタの初段は、内部で
発生した信号を受信する。
この初段は、その出力がバイポーラトランジスタの第２
段に接続された差動増幅器である。前記第２段は、必要
な出力増幅すなわち、必要な最大／最小出力増幅を備え
た出力信号を発生し得るバイポーラトランジスタで構成
されている。
段に接続された差動増幅器である。前記第２段は、必要
な出力増幅すなわち、必要な最大／最小出力増幅を備え
た出力信号を発生し得るバイポーラトランジスタで構成
されている。
最も一般的には、パルス発生器は、１０Ｖ（ボルト）の
出力振幅を生じなければならない。中間出力帯域幅（す
なわち、発生すべき出力パルス帯のうちの中間部分の遷
移時間）については、バイポーラトランジスタは適して
いる。
出力振幅を生じなければならない。中間出力帯域幅（す
なわち、発生すべき出力パルス帯のうちの中間部分の遷
移時間）については、バイポーラトランジスタは適して
いる。
しかしながら、これは、例えば、０．６ｎｓ（ナノ秒）
以下の遷移時間といった極めて急速な遷移時間について
は当てはまらない。１．０ＧＨｚ（ギガヘルツ）の帯域
幅に相当するこうした急速な遷移時間の場合、コレクタ
・エミッタ破壊電圧は、６Ｖの範囲内である。従って、
出力振幅がＩＯＶの場合には適用できない。これが、い
まだに、振幅、立上がり時間及びオフセットの調整可能
なパルス発生器が、上述の極めて急速な遷移時間が得ら
れるように設計されていない理由の１つである。
以下の遷移時間といった極めて急速な遷移時間について
は当てはまらない。１．０ＧＨｚ（ギガヘルツ）の帯域
幅に相当するこうした急速な遷移時間の場合、コレクタ
・エミッタ破壊電圧は、６Ｖの範囲内である。従って、
出力振幅がＩＯＶの場合には適用できない。これが、い
まだに、振幅、立上がり時間及びオフセットの調整可能
なパルス発生器が、上述の極めて急速な遷移時間が得ら
れるように設計されていない理由の１つである。
バイポーラテクノロジー以外のテクノロジーに基づく出
力増幅器は、上述の用途には適さない。
力増幅器は、上述の用途には適さない。
例えば、もっばらガリウム砒素電界効果トランジスタに
基づく出力増幅器の場合、利得がごくわずかしかない。
基づく出力増幅器の場合、利得がごくわずかしかない。
このわずかな利得では、フィードバックループによって
、増幅器の温度の影響や線形化のための補償をすること
はできない。もう１つの欠点は、いわゆる“ドループ効
果（ｄｒｏｏｐ ｅｆｆ−ｅｃｔ）”、すなわち、高周
波の利得が、低周波の利得と異なるという点にある（市
販のパルス発生器はパルス繰返し率の調整が可能である
こと、すなわち、出力増幅器は、直流から最大周波数ま
での、広帯域増幅器でなければならない点に留意すべき
である）。
、増幅器の温度の影響や線形化のための補償をすること
はできない。もう１つの欠点は、いわゆる“ドループ効
果（ｄｒｏｏｐ ｅｆｆ−ｅｃｔ）”、すなわち、高周
波の利得が、低周波の利得と異なるという点にある（市
販のパルス発生器はパルス繰返し率の調整が可能である
こと、すなわち、出力増幅器は、直流から最大周波数ま
での、広帯域増幅器でなければならない点に留意すべき
である）。
［発明の目的］
従って、本発明の主たる目的は、高出力振幅と、極めて
急速な遷移時間とを特徴とする出力信号を発生すること
ができる、上述タイプの出力増幅器を提供することにあ
る。特に１５Ｖの振幅と、０．６ｎｓの遷移時間を提供
する出力増幅器を提供することである。
急速な遷移時間とを特徴とする出力信号を発生すること
ができる、上述タイプの出力増幅器を提供することにあ
る。特に１５Ｖの振幅と、０．６ｎｓの遷移時間を提供
する出力増幅器を提供することである。
［発明の概要］
本発明によれば、この問題は、第２の増幅段が少なくと
も１つのガリウム砒素電界効果トランジスタから構成さ
れる。、上述のタイプの出力増幅器によって解決される
。
も１つのガリウム砒素電界効果トランジスタから構成さ
れる。、上述のタイプの出力増幅器によって解決される
。
従って、本発明による出力増幅器は、内部パルス信号を
受信するバイポーラトランジスタによる第１の増幅段と
、直接または間接的に前記バイポーラトランジスタによ
る第１の増幅段の出力によって制御され、少なくとも１
つのガリウム砒素電界効果トランジスタ（ＧａＡｓＦＥ
Ｔ）から成る第２の増幅段とによって構成される。
受信するバイポーラトランジスタによる第１の増幅段と
、直接または間接的に前記バイポーラトランジスタによ
る第１の増幅段の出力によって制御され、少なくとも１
つのガリウム砒素電界効果トランジスタ（ＧａＡｓＦＥ
Ｔ）から成る第２の増幅段とによって構成される。
ＧａＡｓＦＥＴだけから成る出力増幅器の利得はごくわ
ずかであるが、その特性は、約１５Ｖの出力増幅を可能
にする。ＧａＡｓＦＥＴ段子の寄生キャパシタンスは、
がなり小さいので、ＧａＡｓＦＥＴ段は、さらに、遷移
時間のごく短いパルスを発生することができる。本発明
によれば、１つ以上のＧａＡｓＦＥＴが、第２の増幅段
に用いられる。
ずかであるが、その特性は、約１５Ｖの出力増幅を可能
にする。ＧａＡｓＦＥＴ段子の寄生キャパシタンスは、
がなり小さいので、ＧａＡｓＦＥＴ段は、さらに、遷移
時間のごく短いパルスを発生することができる。本発明
によれば、１つ以上のＧａＡｓＦＥＴが、第２の増幅段
に用いられる。
これに対し、第１の増幅段は、バイポーラトランジスタ
で構成される。このバイポーラトランジスタによる増幅
段は、増幅に用いられ（Ｇ ａ Ａ ５ＦＥＴ段では低
利得しか生じないので）、さらに、ＧａＡｓの欠点、と
りわけ、ドループ効果の補償を行う。
で構成される。このバイポーラトランジスタによる増幅
段は、増幅に用いられ（Ｇ ａ Ａ ５ＦＥＴ段では低
利得しか生じないので）、さらに、ＧａＡｓの欠点、と
りわけ、ドループ効果の補償を行う。
従って、バイポーラトランジスタによる第１の増幅段と
、ＧａＡｓＦＥＴによる第２の増幅段とを組み合わせる
ことにより、遷移時間が急速でしかも高出力振幅を特徴
とするパルスを発生し得る出力増幅器が形成される。
、ＧａＡｓＦＥＴによる第２の増幅段とを組み合わせる
ことにより、遷移時間が急速でしかも高出力振幅を特徴
とするパルスを発生し得る出力増幅器が形成される。
米国特許第４．４６４．６３６号には、既に、ＧａＡｓ
ＦＥＴ回路とバイポーラトランジスタ回路の組合せにつ
いて開示されている。この特許は、衛星受信器用の中間
周波数増幅器に関するものである。こうした回路に対す
る要求は、出力増幅器に対する要求とは異なり；とりわ
け、人力インピーダンスは高くなければならないが、出
力振幅は、パルス発生器の出力振幅に比べて低い。従っ
て、Ｔで構成され、出力部が、バイポーラトランジスタ
で構成される。さらに指摘すると、米国特許第４．４６
４，６３６号に記載の回路は、利得の等化のために用い
られるが、本発明による出力増幅器は、急速な遷移時間
と、高出力の振幅を特徴とするパルスを発生するのに用
いられる。さらに、米国特許第４，４６４，６３６号に
よる増幅器は、本発明とは異なり、ＡＣ（交流）結合さ
れている。
ＦＥＴ回路とバイポーラトランジスタ回路の組合せにつ
いて開示されている。この特許は、衛星受信器用の中間
周波数増幅器に関するものである。こうした回路に対す
る要求は、出力増幅器に対する要求とは異なり；とりわ
け、人力インピーダンスは高くなければならないが、出
力振幅は、パルス発生器の出力振幅に比べて低い。従っ
て、Ｔで構成され、出力部が、バイポーラトランジスタ
で構成される。さらに指摘すると、米国特許第４．４６
４，６３６号に記載の回路は、利得の等化のために用い
られるが、本発明による出力増幅器は、急速な遷移時間
と、高出力の振幅を特徴とするパルスを発生するのに用
いられる。さらに、米国特許第４，４６４，６３６号に
よる増幅器は、本発明とは異なり、ＡＣ（交流）結合さ
れている。
望ましい実施例の場合、前記バイポーラトランジスタに
よる第１の増幅段は、インピーダンス整合を目的として
、電圧−電流変換器から構成される（第１の増幅段のこ
の部分の人力は、高インピーダンス入力であるが、その
出力は、低インピーダンスである）。前記電圧−電流変
換器は、エミッタフォロアとして構成されたバイポーラ
トランジスタである。これに対し、第２の（Ｇ ａ Ａ
ｓ ＦＥＴ）増幅段は電流−電圧変換器として構成さ
れる。
よる第１の増幅段は、インピーダンス整合を目的として
、電圧−電流変換器から構成される（第１の増幅段のこ
の部分の人力は、高インピーダンス入力であるが、その
出力は、低インピーダンスである）。前記電圧−電流変
換器は、エミッタフォロアとして構成されたバイポーラ
トランジスタである。これに対し、第２の（Ｇ ａ Ａ
ｓ ＦＥＴ）増幅段は電流−電圧変換器として構成さ
れる。
パルス発生器は、互いに相補形の２つの内部信号を内部
的に発生することがよくある。こうした用途の場合、前
記バイポーラトランジスタによる第１の増幅段は、それ
ぞれが、（相補形）内部信号の１つを受信する差動人力
を備えた差動増幅器で構成するのが好都合である。こう
した差動増幅器は、線形増幅のために用いられる（ちょ
うど説明したように、ＧａＡｓＦＥＴ段の利得は低い）
。
的に発生することがよくある。こうした用途の場合、前
記バイポーラトランジスタによる第１の増幅段は、それ
ぞれが、（相補形）内部信号の１つを受信する差動人力
を備えた差動増幅器で構成するのが好都合である。こう
した差動増幅器は、線形増幅のために用いられる（ちょ
うど説明したように、ＧａＡｓＦＥＴ段の利得は低い）
。
さらに、線形化のため、１つ以上のフィードバックルー
プ、例えば、フィードバック抵抗器を含んでよい。もち
ろん、第１の増幅段は、それぞれ、差動増幅器の人力に
接続された、２つの電圧−電流変換器から構成すること
ができる。
プ、例えば、フィードバック抵抗器を含んでよい。もち
ろん、第１の増幅段は、それぞれ、差動増幅器の人力に
接続された、２つの電圧−電流変換器から構成すること
ができる。
前記バイポーラトランジスタによる第１の増幅段に、差
動出力が備わっている場合、さらに、前記第２の増幅段
のＧａＡｓＦＥＴ）ランジスタに対し、これらの差動出
力のそれぞれを接続するのがよい。前記ＧａＡｓＦＥＴ
）ランジスタは、さらに、遷移時間が極めて急速で、振
幅が大きくな攻 るようにすることができるコモン・ゲート役として構成
してよい。
動出力が備わっている場合、さらに、前記第２の増幅段
のＧａＡｓＦＥＴ）ランジスタに対し、これらの差動出
力のそれぞれを接続するのがよい。前記ＧａＡｓＦＥＴ
）ランジスタは、さらに、遷移時間が極めて急速で、振
幅が大きくな攻 るようにすることができるコモン・ゲート役として構成
してよい。
本発明の他の望ましい実施例の場合、前記バイポーラト
ランジスタによる第１の増幅段は、増倍率の調整が可能
な倍率段を介して、前記第２の（ＧａＡｓＦＥＴ）増幅
段に接続される。こうした倍率器部分は、出力パルスの
振幅調整に用いることができる。
ランジスタによる第１の増幅段は、増倍率の調整が可能
な倍率段を介して、前記第２の（ＧａＡｓＦＥＴ）増幅
段に接続される。こうした倍率器部分は、出力パルスの
振幅調整に用いることができる。
もう１つの望ましい実施例の場合、前記第１と第２の増
幅段は、例えば、厚膜または薄膜テクノロジーにおいて
共通（コモン）ハイブリッドにマウントされたチップで
ある。単一のチップにバイポーラとガリウム砒素の両方
のテクノロジーを統合（集積化）することはできないが
ニ一方、後続部分の人力インピーダンスとリード線のキ
ャパシタンスとによって生じる付加遅延を回避するため
、チップ間のリード線は、できるだけ短くするのが望ま
しいくリード線のキャパシタンスと人力インピーダンス
は、低域回路として動作する）。従って、共通ハイブリ
ッドに基づき両方のチップをマウントするのが、最も実
現性の高い解決策である。
幅段は、例えば、厚膜または薄膜テクノロジーにおいて
共通（コモン）ハイブリッドにマウントされたチップで
ある。単一のチップにバイポーラとガリウム砒素の両方
のテクノロジーを統合（集積化）することはできないが
ニ一方、後続部分の人力インピーダンスとリード線のキ
ャパシタンスとによって生じる付加遅延を回避するため
、チップ間のリード線は、できるだけ短くするのが望ま
しいくリード線のキャパシタンスと人力インピーダンス
は、低域回路として動作する）。従って、共通ハイブリ
ッドに基づき両方のチップをマウントするのが、最も実
現性の高い解決策である。
添付図面には、本発明の望ましい実施例が示されている
。こうした図面について説明した下記内容から、本発明
の特徴及び長所がさらに理解できるであろう。
。こうした図面について説明した下記内容から、本発明
の特徴及び長所がさらに理解できるであろう。
［実施例］
第１図に示すブロック図には、パルス発生器の出力増幅
器の概略が、一般に１で示されている。
器の概略が、一般に１で示されている。
内部パルス信号が、増幅器の入力端子２に与えられ；出
力信号０１ｌＴが、出力端子３に発生する。
力信号０１ｌＴが、出力端子３に発生する。
出力増幅器は、２つの段または部分、すなわち、（第１
の）バイポーラ段４及び（第２の）ＧａＡｓＦＥＴ段５
から構成される。第２段５は、急速な遷移時間と同時に
、高出力振幅をもつ信号を発生し、一方、第１ （バイ
ポーラ）段４は、高利得を提供し、またＧａＡｓＦＥＴ
の欠点を補償する（例えば、ドループ効果や温度ドリフ
トの補償）。
の）バイポーラ段４及び（第２の）ＧａＡｓＦＥＴ段５
から構成される。第２段５は、急速な遷移時間と同時に
、高出力振幅をもつ信号を発生し、一方、第１ （バイ
ポーラ）段４は、高利得を提供し、またＧａＡｓＦＥＴ
の欠点を補償する（例えば、ドループ効果や温度ドリフ
トの補償）。
第２図には、出力増幅器の簡略図が示されている。バイ
ポーラ段（参照番号６）は、入力端子８で内部パルス信
号Ｕｉｎを受信する電圧−電流変換器７から構成される
。電圧−電流変換器７によって、インピーダンス整合と
、増幅が行われることになる。その出力は、ライン９を
介してＧａＡｓＦＥＴ段（参照番号１０）に送られる。
ポーラ段（参照番号６）は、入力端子８で内部パルス信
号Ｕｉｎを受信する電圧−電流変換器７から構成される
。電圧−電流変換器７によって、インピーダンス整合と
、増幅が行われることになる。その出力は、ライン９を
介してＧａＡｓＦＥＴ段（参照番号１０）に送られる。
前記ＧａＡｓＦＥＴ段は、コモン・ゲートトランジスタ
として配線が施されたガリウム・砒素電界効果トランジ
スタ１１から構成される。そのゲートは、直流電圧源１
２に接続される。もう１つの（調整可能な）直流電圧Ｕ
ｏｆｆが、抵抗器ｌ′ｌを介してそのドレインに与えら
れる。直流電圧Ｕｏｆｆは、線路１４に発生する出力信
号Ｕ ｏｕｔのオフセットを調整するために使用される
。
として配線が施されたガリウム・砒素電界効果トランジ
スタ１１から構成される。そのゲートは、直流電圧源１
２に接続される。もう１つの（調整可能な）直流電圧Ｕ
ｏｆｆが、抵抗器ｌ′ｌを介してそのドレインに与えら
れる。直流電圧Ｕｏｆｆは、線路１４に発生する出力信
号Ｕ ｏｕｔのオフセットを調整するために使用される
。
バイポーラ段６とＧａＡｓＦＥＴ段１０は、両方とも、
共通ハイブリッドに基づきマウントされたチップである
。
共通ハイブリッドに基づきマウントされたチップである
。
抵抗器１３は、５０オームの抵抗器である。出力（ライ
ン１４）も５０オームの抵抗器で終端される場合、出力
増幅器によって生じる出力信号は、５ｖｐｐ（ボルト、
ピークピーク値）であり、出力が開放の場合には、出力
信号の振幅は、ＩＯＶである。
ン１４）も５０オームの抵抗器で終端される場合、出力
増幅器によって生じる出力信号は、５ｖｐｐ（ボルト、
ピークピーク値）であり、出力が開放の場合には、出力
信号の振幅は、ＩＯＶである。
第３図は、差動入力を備えた出力増幅器の詳細回路図を
表すものである。第１の（バイポーラ）増幅段は、入力
端子１５及び１６によって、２つの内部パルス信号Ｕ
ｉｎ＋及びＵ ｉｎ２を受信する。これらの信号は、１
７および１８で示すように、互いに相補形である。
表すものである。第１の（バイポーラ）増幅段は、入力
端子１５及び１６によって、２つの内部パルス信号Ｕ
ｉｎ＋及びＵ ｉｎ２を受信する。これらの信号は、１
７および１８で示すように、互いに相補形である。
コンデンサ１９は、交流信号に対し抵抗器２０をバイパ
スするために使用される。従って、抵抗器２０は、人力
信号ｉｎ１の直流成分のレベルをシフトさせ、一方、交
流成分については、コンデンサ１９を介してバイパスさ
れる。
スするために使用される。従って、抵抗器２０は、人力
信号ｉｎ１の直流成分のレベルをシフトさせ、一方、交
流成分については、コンデンサ１９を介してバイパスさ
れる。
人力信号Ｕ ｉｎ、は、次に、ＮＰＮ ）ランジスタ２
１のベースに送られる。前記ベースはまた定電流源２２
にも接続されている。トランジスタ２１のエミッタは、
さらに、定電流源４８に接続されている。
１のベースに送られる。前記ベースはまた定電流源２２
にも接続されている。トランジスタ２１のエミッタは、
さらに、定電流源４８に接続されている。
トランジスタ２１は、エミッタフォロアとして構成され
、インピーダンス整合回路として働−く。その人力は高
インピーダンスであり、出力は低インピーダンスである
。
、インピーダンス整合回路として働−く。その人力は高
インピーダンスであり、出力は低インピーダンスである
。
コンデンサ２３、抵抗器２４、ＮＰＮ ）ランジスタ２
５、及び、定電流源２６及び２７は、上述したと同じよ
うに動作する。
５、及び、定電流源２６及び２７は、上述したと同じよ
うに動作する。
トランジスタ２１及び２５はエミッタは、ライン２８及
び２９を介して、一般に３０で概略が示されている差動
増幅器の人力に接続される。この差動増幅器は、２つの
トランジスタ３１及び３２．２つの抵抗器３３及び３４
、及び、定電流源３５から構成されている。
び２９を介して、一般に３０で概略が示されている差動
増幅器の人力に接続される。この差動増幅器は、２つの
トランジスタ３１及び３２．２つの抵抗器３３及び３４
、及び、定電流源３５から構成されている。
抵抗器３３及び３４は、ｌＯオームの抵抗器である。差
動増幅器３０は、Ｕ ｉｎ、とＵ＋ｎ２間における差を
線形増幅するために用いられ；フィードバック抵抗器は
、さらに、特にＧａＡｓＦＥＴの欠点に関連して線形化
のために用いられる。
動増幅器３０は、Ｕ ｉｎ、とＵ＋ｎ２間における差を
線形増幅するために用いられ；フィードバック抵抗器は
、さらに、特にＧａＡｓＦＥＴの欠点に関連して線形化
のために用いられる。
差動増幅器３０の出力（ライン３６及び３７）は、倍率
段３８に送られる。この倍率段は、任意の一般的なテク
ノロジーを利用して設計することが可能であり、これに
よって、増倍率を調整し、出力の振幅を変化させること
ができる。入力端子３９に送られる信号によって、この
増倍率が与えられる。
段３８に送られる。この倍率段は、任意の一般的なテク
ノロジーを利用して設計することが可能であり、これに
よって、増倍率を調整し、出力の振幅を変化させること
ができる。入力端子３９に送られる信号によって、この
増倍率が与えられる。
倍率段３８の出力は、ライン４０及び４１を介して、２
つのガリウム・砒素電界効果トランジスタ４２及び４３
から成るコモン・ゲート段に送られる。これらのＧａＡ
ｓＦＥＴ）ランジスタのゲートは、定電圧源４４に接続
される。そのドレインは、抵抗器４５及び４６（両方と
も５０オームの抵抗器）を介して、信号オフセットを調
整するために調整することが可能な、可変電圧Ｕ ｏｆ
ｆに接続される。
つのガリウム・砒素電界効果トランジスタ４２及び４３
から成るコモン・ゲート段に送られる。これらのＧａＡ
ｓＦＥＴ）ランジスタのゲートは、定電圧源４４に接続
される。そのドレインは、抵抗器４５及び４６（両方と
も５０オームの抵抗器）を介して、信号オフセットを調
整するために調整することが可能な、可変電圧Ｕ ｏｆ
ｆに接続される。
互いに相補形の出力信号ＯＵＴ、及び０ＩＩＴ、は、Ｇ
ａＡｓＦＥＴ）ランジスタ４２及び４３のそれぞれのド
レイン端子に接続された端子４７及び４９に生じる。こ
れらのＧａＡｓＦＥＴ）ランジスタは、増幅が極めて広
い周波数帯域にわたる電流−電圧変換器として働く。
ａＡｓＦＥＴ）ランジスタ４２及び４３のそれぞれのド
レイン端子に接続された端子４７及び４９に生じる。こ
れらのＧａＡｓＦＥＴ）ランジスタは、増幅が極めて広
い周波数帯域にわたる電流−電圧変換器として働く。
抵抗器５０及び５１が５０オームであって、出力が、５
０オームの負荷で終端される場合、抵抗器４５及び５０
は、高周波成分に対して並列回路をなすため、トランジ
スタの電流（ＧａＡｓＦＥＴ４２の）が２００ｍＡと仮
定すると、出力電圧０１ｌＴ、は、５ボルトになる。同
じことが、出力電圧０［ＩＴ、にもあてはまる（抵抗器
４６及び５１）。一方、出力が開いたままの場合、出力
電圧（それぞれ、ＯＵＴ、または０ｔｌＴ、）は、１０
ボルトになり；この出力電圧は、ＧａＡｓＦＥＴトラン
ジスタ４２（または４３）によって送り出さねばならな
い。
０オームの負荷で終端される場合、抵抗器４５及び５０
は、高周波成分に対して並列回路をなすため、トランジ
スタの電流（ＧａＡｓＦＥＴ４２の）が２００ｍＡと仮
定すると、出力電圧０１ｌＴ、は、５ボルトになる。同
じことが、出力電圧０［ＩＴ、にもあてはまる（抵抗器
４６及び５１）。一方、出力が開いたままの場合、出力
電圧（それぞれ、ＯＵＴ、または０ｔｌＴ、）は、１０
ボルトになり；この出力電圧は、ＧａＡｓＦＥＴトラン
ジスタ４２（または４３）によって送り出さねばならな
い。
［発明の効果］
以上の説明より明らかなように、本発明によれば広周波
数帯域にわたって、高振幅出力と急速な遷移時間とをも
つ出力信号を発生する出力増幅器を提供できる。
数帯域にわたって、高振幅出力と急速な遷移時間とをも
つ出力信号を発生する出力増幅器を提供できる。
第１図は本発明による出力増幅器の概略ブロック図、第
２図は第１図のブロック図の概略回路図、第３図は出力
増幅器の詳細回路図例を示した図である。
２図は第１図のブロック図の概略回路図、第３図は出力
増幅器の詳細回路図例を示した図である。
Claims (4)
- （１）パルス信号を受信するバイポーラトランジスタ増
幅器と、前記増幅器に接続されたＧａＡｓＦＥＴ増幅器
とより成る出力増幅器。 - （２）前記バイポーラトランジスタ増幅器はエミッタフ
ォロワで構成された電圧−電流変換器である請求項第１
項記載の出力増幅器。 - （３）前記ＧａＡｓＦＥＴ増幅器は電流−電圧変換器で
ある請求項第１項記載の出力増幅器。 - （４）前記バイポーラトランジスタ増幅器は差動増幅器
である請求項第２項記載の出力増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP88103693.3 | 1988-03-09 | ||
| EP88103693A EP0331778B1 (en) | 1988-03-09 | 1988-03-09 | Output amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01272211A true JPH01272211A (ja) | 1989-10-31 |
| JP2933317B2 JP2933317B2 (ja) | 1999-08-09 |
Family
ID=8198790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1054869A Expired - Lifetime JP2933317B2 (ja) | 1988-03-09 | 1989-03-07 | 出力増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4929907A (ja) |
| EP (1) | EP0331778B1 (ja) |
| JP (1) | JP2933317B2 (ja) |
| DE (1) | DE3867834D1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5057719A (en) * | 1990-06-27 | 1991-10-15 | Sverdrup Technology, Inc. | Passively forced current sharing among transistors |
| AU747260B2 (en) | 1997-07-25 | 2002-05-09 | Nichia Chemical Industries, Ltd. | Nitride semiconductor device |
| DE19806394C1 (de) * | 1998-02-17 | 1999-08-26 | Bosch Gmbh Robert | Schaltungsanordnung zur Verstärkung eines Differenz-Spannungssignals |
| JP3770014B2 (ja) | 1999-02-09 | 2006-04-26 | 日亜化学工業株式会社 | 窒化物半導体素子 |
| ATE452445T1 (de) | 1999-03-04 | 2010-01-15 | Nichia Corp | Nitridhalbleiterlaserelement |
| US6593869B1 (en) * | 2002-03-28 | 2003-07-15 | Hrl Laboratories, Llc | High efficiency, high output drive current switch with application to digital to analog conversion |
| TWI362769B (en) | 2008-05-09 | 2012-04-21 | Univ Nat Chiao Tung | Light emitting device and fabrication method therefor |
| US12620942B2 (en) * | 2023-04-26 | 2026-05-05 | Murata Manufacturing Co., Ltd. | Bias circuit for stacked power amplifiers with a variable power supply |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5297046U (ja) * | 1976-01-19 | 1977-07-20 | ||
| GB2104747B (en) * | 1981-08-25 | 1984-12-12 | Standard Telephones Cables Ltd | Integrated circuit power supplies |
| JPS58202607A (ja) * | 1982-05-21 | 1983-11-25 | Hitachi Ltd | 増幅器 |
| US4464636A (en) * | 1983-01-05 | 1984-08-07 | Zenith Electronics Corporation | Wideband IF amplifier with complementary GaAs FET-bipolar transistor combination |
| US4520324A (en) * | 1983-03-11 | 1985-05-28 | National Semiconductor Corporation | MOS Gain controlled amplifier |
-
1988
- 1988-03-09 EP EP88103693A patent/EP0331778B1/en not_active Expired - Lifetime
- 1988-03-09 DE DE8888103693T patent/DE3867834D1/de not_active Expired - Fee Related
-
1989
- 1989-03-07 JP JP1054869A patent/JP2933317B2/ja not_active Expired - Lifetime
- 1989-03-08 US US07/320,672 patent/US4929907A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2933317B2 (ja) | 1999-08-09 |
| EP0331778A1 (en) | 1989-09-13 |
| DE3867834D1 (de) | 1992-02-27 |
| EP0331778B1 (en) | 1992-01-15 |
| US4929907A (en) | 1990-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5115203A (en) | Digital power amplifier | |
| US6414549B1 (en) | Wide bandwidth, current sharing, MOSFET audio power amplifier with multiple feedback loops | |
| US4901031A (en) | Common-base, source-driven differential amplifier | |
| US4459555A (en) | MOS Differential amplifier gain control circuit | |
| JPH08274557A (ja) | Ｒｆ電力増幅器用のバイアス制御回路 | |
| JP2933317B2 (ja) | 出力増幅器 | |
| US6922556B2 (en) | System and method for establishing a bias current using a feedback loop | |
| US6744308B1 (en) | System and method for establishing the input impedance of an amplifier in a stacked configuration | |
| US7477103B2 (en) | Amplifier circuit | |
| US4134076A (en) | Pulse width modulated signal amplifier | |
| US5068623A (en) | High-gain amplifier with low noise and low power dissipation, using field effect transistors | |
| US6812770B2 (en) | Mixer with exponentially variable gain | |
| US7652509B2 (en) | Differential input and output transconductance circuit | |
| US7332963B2 (en) | Low noise amplifier | |
| EP0376471A1 (en) | Low distortion current mirror | |
| JPH11298540A (ja) | Ａｓｋ変調器 | |
| US20030016424A1 (en) | Broad-band FM demodulator, optical receiving apparatus using broad-band FM demodulator, and optical transmission system | |
| US4943785A (en) | Controllable AC voltage amplifier | |
| US6617910B2 (en) | Low noise analog multiplier utilizing nonlinear local feedback elements | |
| KR20030026897A (ko) | 선형 전력 변환 회로 | |
| JP2862560B2 (ja) | 利得可変増幅回路 | |
| EP0500889A1 (en) | Power amplifiers | |
| JPH02113710A (ja) | ミキサ回路 | |
| JP3442619B2 (ja) | 高周波ミキサおよび高周波ミキサ集積回路 | |
| JP3066811B2 (ja) | 移相器 |