JPH01272236A - 信号検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は選択呼出受信機の信号検出方式に関するもので
ある。

（従来の技術） 基地局と複数の受信機間において選択呼出による通信を
行なう場合、いわゆるＰＯＣ５ＡＧ（（Ｂｒｉｔｉｓｈ
）Ｐｏｓｔ　０ｆｆｉｃｅ　Ｃｏｄｅ　５ｔａｎｄａｒ
ｄｉｓａｔｉｏｎ　ＡｄｖｉｓｏｒｙＧｒｏｕｐ　）と
呼ばれる符号形式が用いられている。

この符号形式は第２図囚に示すように、符号“１″。

′０”の繰シ返しからなるプレアンブル（７）に複数の
フレーム（イ）、（つ）・・・を加えたものであって、
各フレームには各受信機を呼出すために用いられる各受
信機固有の呼出番号が予め定められた位置に゛、例えば
／１６４に属する受信機の呼出番号は第２図（Ａ）のフ
レーム中の“４″の位置に挿入されている。到来電波が
無い場合、受信機は一定時間だけ周期的に電源をオンと
し、そのオンの時間内に到来電波の有無を検出する。第
２図（Ｂ）に示す例では、（７）の部分が電源オンの時
間（６２５ｍＳ）、（イ）の部分が電源オフの時間（１
０００ｍＳ）であシ、受信機はこの電源オンの時間内に
第２図（Ａ）の（７）に示すプレアンブルの有無を判断
する。第２図（Ａ）に示す信号の電波が到来し、受信機
が第２図（Ｂ）の（つ）の部分でプレアンブルを検出す
ると、受信入力有シと判断して該受信機は現在オンとし
ている電源を更に一定時間継続してオンとし、続くフレ
ーム（イ）の同期コードＳＣを探す。受信機は同期コー
ドＳＣを検出すると第２図（Ｂ）のに）に示すように一
旦電源をオフとし１例えば受信機が／１６４に属する場
合は（３）の部分で電源を再びオンとし、自機固有の呼
出番号を検出する。受信機はスピーカを鳴動させる等の
呼出し表示を行ない、呼出番号に続いて送られてくるメ
ツセージデータを受信する等の一連の動作を行なう。受
信機は前記自機固有の呼出番号を検出しなかった場合に
は、続く各フレームの同期コードＳＣ及び自機の属する
位置で電源をオンとし、自機固有の呼出番号を探し続け
る。

（発明が解決しようとする課題） しかしながら、上記のプレアンブルを検出する信号検出
方式では、プレアンブルが送られてきた瞬間に受信機が
電波の弱い所にさしかかった等、何等かの原因によって
前記プレアンブルを受信することができなかったとき、
該受信機は次のプレアンブルが送出されるまでプレアン
ブルを探す動作を繰シ返し行うので、例え自機の呼出番
号が送出されても、その呼出番号を検出する動作を行う
ことができないという問題点があった。この傾向は、選
択呼出の加入者が増加するに従いプレアンブルを送出す
る確率も低くなるので増々強くなる。

又、受信機は、電源がオンとなる時間が短いので、信号
検出の際、雑音による誤動作を伴うことが多い。

本発明は以上に述べた問題点を除去し、プレアンブル以
外の信号についても信号検出をすることができ、従って
プレアンブルを逃しても選択呼出の検出ができる又、雑
音に強い信号検出方式を提供することを目的とする。

（課題を解決するための手段） 本発明は、受信入力待機中、受信回路の電源を時間Ｔだ
け周期的にオンする選択呼出受信機の信号検出方式にお
いて、前記受信回路により電源オンごとに復調されるデ
ジタル信号について連続的に符号転換点を検出し、前記
時間Ｔよりも長い時間における符号転換点の数が所定値
以上のとき検出信号を出力する信号検出回路を備えたこ
とを特徴とする信号検出方式である。

（作用） 受信機は、その受信回路の電源を一定時間継続だけ周期
的にオンさせながらバッテリー・セーピングを図シ、受
信入力を待つ。受信入力があると前記受信回路は、電源
がオンされるごとに受信入力を復調し、デジタル信号を
出力する。しかし信号検出回路は前記時間Ｔ１より長い
時間Ｔ２における一連のデジタル信号についてその符号
転換点を検出するものであるから、１回の電源オンで出
力されるデジタル信号だけでは足シない。そこで前記信
号検出回路は、複数回の電源オンで出力される一連のデ
ジタル信号を用いて前記時間Ｔ２における符号転換点を
検出し、検出の確度を向上させるものである。又、デジ
タル信号の符号転換点の数によシ信号の有無を判断する
ものであるから、プレアンブル以外の信号についても信
号検出を行なうことができる。

（実施例） 第１図は、本発明の実施例を示すブロック図であって、
Ｊは受信アンテナ、２は受信回路、３は論理処理回路、
４は信号検出回路、５は電源制御回路である。

第１図において、受信アンテナ１は基地局（図示せず）
から発射された電波を受信するものである。受信回路２
は受信アンテナｌにより受信された電波を復調し、デジ
タル信号を出力するものである。前記デジタル信号は、
第２図（Ｎにも示したように、ブレアンプルと複数のフ
レームから構成され、各フレームはシンクロナスコード
ＳＣと各受信機に対応する複数のグループに分割されて
いる。各グループには、受信機ごとに割当てられた個別
番号符号を含む選択呼出信号が挿入されており各受信機
は予め自機内に記憶しである自機の個別番号符号と照合
することによシ、自機の呼出しを知り、データ等を取り
込む。論理処理回路３は、例えば、第２図（４）に示す
シンクロナスコードＳＣを検出し、必要なタイミングを
生成するものである。信号検出回路４は、受信回路２か
ら出力されるデジタル信号の有無を検出するものであっ
て、例えば該デジタル信号の連続６４ビツトのうち１″
又はＩ′０”が変化する点（以下、変化点という）の数
が２７ビツト以上のとき信号有と判定し、検出信号を出
力するものである。デジタル信号のピットレートを５１
２　ｂ／ｓとすれば、前記連続６４ビツトについてその
変化点をチエツクするには、１２５　ｍＳの時間を要す
ることとなる。ところで、後に説明するように、受信機
は、受信待機中、受信回路２の電源を一定周期で短時間
（例えば６２、５　ｍＳ　）だけオンとしながら電波の
到来を待つこととしているので、電波が到来したとき、
信号検出回路４は、受信回路２の電源オンの時間内（６
２５ｍｓ　）に前記連続６４ビツトのデジタル信号全て
につきその変化点をチエツクすることができない。そこ
で、信号検出回路４は複数の電源オンの期間にわたって
、累計６４ビツトの信号について変化点のチエツクを行
なうものである。例えば、信号検出回路４は、前記電源
をオフにする寸前までに合計４２ビツトのデジタル信号
について変化点のチエツクを行ない、その変化点の数が
１３ビツトであったとすると、次に前記電源がオンされ
るまでその状態を保持し、次の前記電源オン時に残シ２
２ビット（６４−４２＝２２ビツト）のデジタル信号に
対してその変化点のチエツクを行なうものである。そし
てチエツクの結果変化点の数が１４ビツト以上であった
とすれば、前の変化点の数１３ピットとの合計が２７ビ
ツト以上となるのでデジタル信号有と判定し検出信号を
出力し、１３ビツト以下であったとすれば合計が２６ピ
ツト以下となるので検出信号を出力しないこととなる。

電源制御回路５は前記信号検出回路４及び論理処理回路
３からの検出信号等に基づき受信回路２の電源をオン、
オフさせるものである。

次に、本実施例の動作を第３図の電源制御回路の動作説
明図を参照しながら説明する。

まず、基地局から電波が発射されていないときは、第１
図に示す受信回路２からデジタル信号は出力されず、従
って信号検出回路４から検出信号は出力されないので、
電源制御回路５は第３図（４）に示すように受信回路２
の電源をＴＩ　（例えば、５２．５ｍ５）の時間オン、
Ｔ２　　（例えば、１０００ｍ５）の時間オフを繰り返
し、バッテリーセービングを行ないながら電波の到来を
待つ。

受信待機中に、基地局から電波が発射され第３図（Ｃ）
に示すような信号が送られてきたが、点線で示す部分で
は受信状態が悪く受信アンテナ１により受信することが
できず、実線で示す部分から受信できたとする。受信回
路２は第３図（Ｂ）に示す（７）の部分で時間ＴＩ（６
２５ｍＳ）だけオンとされ、デジタル信号を復調し、出
力する。信号検出回路４は出力された信号（例えば３２
ビツト）について変化点の数をチエツクし、所定値（例
えば、デジタル信号６４ビツトに対し変化点の数が２７
）に達しない場合には信号無しと判定し、検出信号を出
力しない。これにより電源制御回路５は前記Ｔｌ後に受
信回路２の電源をオフとする。このとき信号検出回路４
は電源オフ寸前の状態を保持する。電源制御回路５は第
３図（Ｂ）に示すようにＴ鵞（１０００ｍＳ）後に（イ
）の部分で再び受信回路２の電源をオンとし、該受信回
路２からはデジタル信号が出力される。信号検出回路４
は出力されるデジタル信号の３２ビツト（６４ビット−
３２ビツト）に対して前記保持した状態を受は継いで変
化点の数をチエツクを行ない、２７以上に達したときは
信号有と判定し、検出信号を出力する。電源制御回路５
は前記検出信号に基づいて受信回路２の電源を継続して
オンにし、論理処理回路３は第３図（Ｃ）に示すシンク
ロナスコードＳＣを探し始める。

論理処理回路３がシンクロナスコードＳＣを探したとき
、電源制御回路５は受信回路２の電源を（Ｂ）の（つ）
に示すようにオフにし、自分の所属するグループが例え
ば４の場合には、（Ｃ）に示す信号の４の位置でオンに
する。論理処理回路３は受信回路２から出力された選択
呼出信号をチエツクし、自分が呼ばれた場合には以後デ
ータの取込みを行なう。

自分が呼ばれなかった場合には電源制御回路５は以後第
３図（Ｃ）に示すシンクロナスコードＳＣの位置と自分
が属するグループの位置で受信回路２の電源オンを繰シ
返えし、論理処理回路３は選択呼出信号をチエツクする
。

第４図は第１図に示す信号検出回路４の実施例を示すプ
ロ、り図である。第４図において、１ノは第１図に示す
受信回路２からのデジタル信号が入力される入力端子、
１２はデジタル信号の符号転換点で転換パルスを出力す
る符号転換点検出回路、１３はデジタル信号からクロッ
ク信号を再生するクロック再生回路、１４はクロック再
生回路３に内在する位相同期ループ（ＰＬＬ　）回路を
動かすためのマスタークロック発振器、Ｊ５はクロック
信号の立上シの前後に±τ（τ≦Ｔ、但し１／’ｒ＝ビ
ツトレート）のパルス幅を有するパルスを出力するタイ
ムスロット生成回路、１６は前記転換パルスがタイムス
ロット生成回路Ｊ５からのパルス出力期間中に存在する
か否かを判定し、該期間中に存在する転換パルスのみを
出力する判定回路、１７は前記クロック信号の反転パル
スを生成する反転パルス生成回路、１８は判定回路１６
の出力ノヤルスを所定期間保持する保持回路、１９は前
記反転パルスで動作するＭ＋１段のシフトレジスタ、２
０はシフトレジスタ１９の第１段目のデータと第Ｍ＋１
段目のデータとを比較する論理回路、２ノは論理回路２
０の比較結果に基づいて加算又は減算を行なう少くとも
Ｍまで計数をすることができるデジタル可逆計数器、２
２はデジタル可逆計数器２ノの計数値と予めセットしで
ある数値とを比較し、デジタル信号の有無を表わす検出
信号を出力するデジタル比較器、２３は出力端子、２４
は第１図に示す電源制御回路５からの制御信号が入力さ
れる制御入力端子、２５は前記制御信号に基づき反転パ
ルス生成回路１７からの反転・ぐルスを制御するゲート
回路である。

次に、第４図に示す信号検出回路の動作を、第４図の各
部波形を示す第５図を参照しながら説明する。

入力端子１１に第５図（７）に示すＮＲＺ符号のデジタ
ル信号が入力されると、符号転換点検出回路Ｊ２は該Ｎ
ＲＺ符号の符号変換点ごとに第５図（イ）に示すパルス
を出力する。一方、クロック再生回路Ｊ３は前記デジタ
ル信号から送信側のクロック信号に同期した同一周波数
のクロック信号を再生し、タイムスロット生成回路１５
及び反転・Ｐルス生成回路Ｊ７に出力する。第５図（つ
）はクロック再生回路１３により再生されたクロック信
号を示す。なお前記クロック再生回路Ｊ３として各種方
式が発表されているが、入力信号を微分して送信側のク
ロック成分を抽出し、その周波数と、マスタークロック
発振器１４のマスタークロック周波数ｎｆｃをｎ分周器
によりｎ分周して得た周波数ｆｃとをＰＬＬ回路に入力
して位相差を検出し、位相の進み遅れによって前記ｎ分
周器の分局比を制御し、該ｎ分周器の田方周波数ｆｃの
位相を調整して送信側クロック周波数と同期をとりクロ
ック信号として出力するのが一般的である。タイムスロ
ット生成回路Ｊ５は前記クロック信号に基づいて第５図
に）に示すように、該クロック信号の立上シの前後上τ
の時間幅を有するパルスを生成し判定回路ノロ。

に送出する。反転パルス生成回路Ｊ７は前記クロック信
号に基づいて第５図（ロ）に示すように該クロック信号
の立下シ点ごとに反転パルスを生成し、ゲート回路２５
を介して保持回路１８に送出する。

判定回路Ｊ６は符号転換点検出回路１２から出力される
第５図（イ）に示す転換パルスがタイムスロット生成回
路１５から出力される第５１午）に示すパルスの出力期
間中にあるか否かを判定し、該期間にある転換・母ルス
のみを第５図（３）に示すように出力する。保持回路１
８は、例えばセット−リセットクリップフロップ回路で
構成され、セット端子には判定回路ノ５の出力が、リセ
ット端子にはゲート回路２５を介して反転パルス生成回
路１７がらの反転Ａ’ルスが加えられる。従って保持回
路ノ８の出力は、第５図（＠に示すように判定回路Ｊ６
の出力パルスで立上り、前記反転パルスが立上るまで保
持される波形となる。シフトレジスタ１９には、反転ノ
クルスごとに前記保持回路１８からパルスが出力されて
いるときは、“１”のデータが、出力されていないとき
は′“０”のデータが順次書き込まれていく。書き込ま
れたデータは反転パルスの入力ごとに後段の方ヘシフト
され、第１段目に書き込まれたデータは後続のＭ個の反
転パルスによって第Ｍ＋１段目までシフトされることと
なる。論理回路２０はシフトレジスタ１９の第１段目と
第Ｍ＋１段目のデータを入力とし、第６図に示す論理動
作を行なう。即ち、シフトレジスタ１９の第１段目のデ
ータをＡ、第Ｍ＋１段目のデータをＢとすると、Ａ＝″
１”、Ｂ＝″０１のときはデジタル可逆計数器２）に加
算モート０で動作するよう指示し、Ａ＝ＭＯ”、Ｂ−１
”のときは減算モードで動作するよう指示し、その他の
ときは計数を中止するよう指示する。デジタル可逆計数
器２１は論理回路２０からの計数モート９の指示に基づ
いて、反転・ぐルス入力ごとに加算又は減算を行なう。

従ってデジタル可逆計数器２ノの計数値は常にシフトレ
ジスタ１９の第２段目から第Ｍ＋１段目までに書き込ま
れているデータのうち′１１であるデータの数と一致し
ている。

以上、ゲート回路２５から反転パルスが出力されている
場合について信号検出回路の各回路の動作を説明したが
、該反転パルスが出力されなくなると保持回路Ｊ８、シ
フトレジスタ１９、論理回路２０、デジタル可逆計数回
路２ノの各回路はその動作を停止し、その停止寸前の状
態を保持することになる。

ここで、ｒ−）回路２５ば、第１図に示す受信回路２の
電源がオンされてからｔ秒後にｒ−トを開き、保持回路
１８、シフトレジスタＪ９その他の各回路に反転パルス
の供給を開始する。第８図はこのことを示すもので、（
Ａ）は受信回路２の電源オンのタイミング、（Ｂ）は電
源制御回路５から信号検出回路４に送られて制御信号の
波形、（Ｃ）は前記制御信号に基づいて動作するｒ−ト
回路２５から出力される反転ノＪ？ルスの波形である。

信号検出回路４の動作開始を前述のように受信回路２の
動作開始からｔ秒遅らせたのは以下の理由による。

（イ）受信回路２内にある局部発振回路は水晶発振器で
構成されているので、電源がオンとなってからその発振
出力が立上るまでに時間がかかる。

（ロ）受信回路２には通過帯域Ｆ波器や低域通過帯域Ｆ
波器が含まれているので、信号が出力されるまでには時
間がかかる。

このため受信回路２は、電源がオンになっても、一定時
間は正常状態に至らず、無意味な信号を出力する。従っ
て信号検出回路４が直ちにその出力信号を使用すると誤
った検出結果を出すこととなる。そこで受信回路２が電
源オンにされてから正常状態に至るまでに必要な時間ｔ
だけ遅らせて、信号検出回路４の保持回路１８、シフト
レジスタＪ９、その他の回路の動作を開始させるもので
ある。なお、電源オフ時は問題が無いので受信回路２の
電源オフと同時に前記反転パルスの供給も停止している
。

次に先に説明したシフトレジスタ１９、論理回路２０、
デジタル可逆計数器２１の動作を更に詳細に以下説明す
る。今、シフトレジスタ１９の各段のデータ及びデジタ
ル可逆計数器２１の計数値がすべて““０”であるとす
る。このとき、デジタル信号が入力されると符号転換点
が検出され、保持回路Ｊ８から該符号転換点に対応した
パルスが出力される。シフトレジスタ１９は反転パルス
のタイミングに基づいて、前記・ぐルスが出力されてい
るときは“１″のデータを、出力されていないときは“
“０”のデータを入力し、シフトする。今、１″のデー
タが前記第１段目に入力されたとすると、次の反転パル
スによシ前記第１段目に入力されたデータＡ＝″′１”
と第Ｍ＋１段目に入力されていたデータＢ＝““０”と
が論理回路２０により読み出されるとともに、第１段目
〜第Ｍ段目のデータはそれぞれ次段にシフトされ、第１
段目には次のデータが入力される。論理回路２０は、読
み出した前記データＡ−′１”とＢ−′０″とについて
第６図に示す論理動作を行ない、デジタル可逆計数器２
ノに「加算する」ことを指示する。デジタル可逆計数器
２１は前記指示によシ加算モードとなし、反転パルスに
基づいて１を加算する。従って、デジタル可逆計数器２
ノの計数値は０から１となり、シフトレジスタ１９の第
２段目から第Ｍ＋１段目１でのデータが““１”である
数１に一致する。前記最初のデータ″１”に引続いてデ
ータ″“１”が入力された場合には、シフトレジスタ１
９の内容は第１段目が１″、第２段目が”１″、それ以
外は０″となシ、次の反転パルスによシ第１段目のデー
タＡ＝″１″と第Ｍ＋１段目のデータＢ　＝　”Ｏ“と
が論理回路２０に読み出されるとともに、第１段目〜第
Ｍ段目のデータはそれぞれ次段にシフトされ、第１段目
には次のデータが入力される。論理回路２０は、読み出
した前記データＡ−”１”とＢ＝″０パとについて所定
の論理演算を行ない、デジタル可逆計数器２ノに「加算
する」ことを指示する。デジタル可逆計数器２ノは前記
指示によシ加算モードとなし、反転パルスに基づいて１
を加算する。

これによりデジタル可逆計数器２ノの計数値は２となシ
、シフトレジスタ１９の第２段目から第Ｍ＋１段目まで
のデータがｌ”である数２に一致する。逆に、最初のデ
ータ″“１”の次にデータ″“０”が入力された場合に
はデータＡが′Ｏ”、データＢも１″となシ、論理回路
２θはデジタル可逆計数器２ノに対して「計算しない」
ことを指示し、デジタル可逆計数器２ノは反転パルスが
入力されても加算は行なわず計数値は１のままである。

これはシフトレジスタ１９の第２段目から第Ｍ＋１段目
までのデータが′１”である数１に一致する。なお、シ
フトレジスタ１９の各段のデータ及びデジタル可逆計数
器２ノの計数値がすべてＯ＃である場合において、デー
タ″“０”が続けてシフトレジスタＪ９の第１段目に入
力されたときは、第１段目のデータＡと第Ｍ＋１段目の
データＢは“０”であシ、論理回路２０はデジタル可逆
計数器２ノに「計数しない」ことを指示する。従ってデ
ジタル可逆計数器２ノの計数値はＯのままであり、前記
第２段目から第Ｍ＋１段目までの１１であるデータ数０
に一致している。

次に、シフトレジスタ１９の各段のデータがすべて′１
１で、デジタル可逆計数器２１の計数値がＭである場合
を考える。今データ“１“がシフトレジスタＪ９の第１
段目に入力されたとすると、次の反転パルスによシ第１
段目に入力された前記データＡ＝″１”と第Ｍ＋１段目
のデータＢ　＝　”１”とが論理回路２０により読み出
されるとともに第１段目〜第Ｍ段目のデータはそれぞれ
次段にシフトされ、第１段目には次のデータが入力され
る。論理回路２０は読み出した前記データＡ＝“１″と
Ｂ＝“１″とについて所定の論理演算を行ない、デジタ
ル可逆計数器２ノに「加算しない」ことを指示する。デ
ジタル可逆計数器２ノは前記指示によシ非計数モードと
なし、反転パルスが入力されても加算しない。従ってデ
ジタル可逆計数器２ノの計数値Ｍは変化せず、シフトレ
ジスタ１９の第２段目から第Ｍ＋１段目までのデータが
°“１”である数Ｍに一致する。以後、続けてデータ“
１″が入力されても、前記計数値はＭを保持する。逆に
、データ″０”がシフトレジスタ１９の第１段目に入力
されたとすると、データＡは′０″、データＢは′１”
となるので論理回路２θはデジタル可逆計数器２ノに「
減算する」ことを指示し、デジタル可逆計数器２ノの計
数値はＭ−１となる。これはシフトレジスタ１９の第２
段目から第Ｍ＋１段目までのデータが１１である数Ｍ−
１と一致する。即ちシフトレジスタ１９の第１段目に１
″のデータが入力されるごとに、又第Ｍ＋１段から“１
”のデータがはみ出るごとにデジタル可逆計数器２１の
計数値に１を加算、又は減算することにより、該計数値
を常にシフトレジスタ１９の第２段目から第Ｍ＋１段目
までのデータが“１”である数に一致せしめるものであ
る。

デジタル比較器２２はデジタル可逆計数器２ノの計数値
を入力し、予め設定しである基準値と比較し、該計数値
が基準値よシ大きい場合にデジタル信号「有」の出力を
クロック信号のタイミングに基づいて出力する。−膜内
には、デジタル信号がランダムな性質を有する信号であ
る場合、ＮＲＺ符号の符号転換点は、ビット数の約１／
２であるので、デジタル比較器２２に、例えばＶ３　（
Ｍはシフトレジ２２１９０段数−１）をプリセットして
おけば、デジタル信号が正常である場合にはデジタル可
逆計数器２ノの計数値はＶ３を超え、出力端子２３にデ
ジタル信号「有」の検出信号がクロック信号ごとに出力
される。一方、雑音又は周期の異なる信号等が入力され
た場合には、第７図に示すように判定回路Ｊ６の出力に
ｉＲルスが現われる確率は小さくなるので、シフトレジ
スタ１９の第２段目から第Ｍ＋１段目までの１″のデー
タ数も小さくなり、デジタル可逆計数器２１の計数値が
Ｐ４／３以下となってデジタル比較器２２からはデジタ
ル信号「有」の検出信号は出力されないこととなる。従
ってデジタル信号の有無を連続的に正確に検出すること
ができる。

ところで、バッテリー・セービングの効率を良くするた
めには受信待機中における第１図に示す受信回路２の電
源オンの時間Ｔ１をできるだけ短くする必要がある（例
えば、６　Ｚ　５　ｍｓ　）。しかし、前記時間Ｔｌを
短くすると、信号検出回路４がその時間Ｔｌ内に検出し
得る検出ビット数も少くなるから（例えば、ピットレー
トを５１２　ｂ／ｓとして、せいぜい２４ビット程度）
、信号検出回路４は前述したように雑音によって誤った
検出を行ない、信号が無いのに信号有シの検出信号を出
力することが多くなる。論理処理回路３は前記検出信号
を受けると、実際には信号が無くても第３図（Ｂ）の（
イ）の部分でシンクロナスコードＳＣを探す動作に入シ
、該シンクロナスコードＳＣを見つけるまで継続的に受
信回路２の電源をオンとするので、消費電力が増える結
果となる。

そこで、第１図に示す実施例では、信号検出回路４の雑
音による誤動作を防ぐためにその検出ビット数を増やす
（例えば、６４ビツト）と共に。

信号検出回路４により該検出ピット数に対応するデジタ
ル信号を複数の前記電源オンのタイミングにわたって検
出し、前記電源オフの時間では信号検出動作を停止する
ものの、あたかも連続的に信号検出の動作を行なってい
るようにしたものである。

（発明の効果） 以上詳細に説明したように、本発明によれば検出ビット
数を雑音による誤動作を防止するに十分な値に設定し、
受信回路の電源が周期的にオンとされる短い時間の数回
にわたって前記検出ビット数分の復調信号について信号
検出することとしたので、クツテリー・セービングの効
率の低下を防止しつつ、正確な信号検出を行なうことが
できる。

更に、ブレアンプル以外の信号についても信号検出する
ことができるので、ブレアンプルを逃がしても呼出信号
を正確に検出することが可能となる。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は従来の
信号検出方式の説明図、第３図は第１図に示す電源制御
回路の動作説明図、第４図は第１図に示す信号検出回路
のブロック図、第５図は第４図の各部の波形図、第６図
は論理回路動作表、第７図は雑音入力時の第４図の各部
波形図、第８図は第４図に示すゲート回路の動作説明図
である。 ｌ・・・受信アンテナ、２・・・受信回路、３・・・論
理処理回路、４・・・信号検出回路、５・・・電源制御
回路、１１・・・入力端子、１２・・・符号転換点検出
回路、１３・・・クロック再生回路、１４・・・マスタ
ークロック発振器、ノ５・・・タイムスロット生成回路
、１６・・・判定回路、１７・・・反転パルス生成回路
、１８・・・保持回路、ノ９・・・シフトレジスタ、２
０・・・論理回路、２ノ・・・デジタル可逆計数器、２
２・・・デジタル比較器、２３・・・出力端子、２４・
・・制御入力端子、２５・・・ケ９−ト回路。 特許出願人　　沖電気工業株式会社 本撰題明ω大鞭イア］のブロック図 第１図 名を釆のイ百号４釦出方弐′の説明図 第２図 名１　図に示す５源制御口路の動作含紀明図第３図 第１図１：ホす作号検を凹将０７０・、７０第４図 第４図の各ＧＩＩＳの波形図 第５図 一江已路動作友 雑音入力吟０拓４図ｐ各郭ミ皮形図 第７図

Claims (1)

1. 【特許請求の範囲】 １、受信入力待機中、受信回路の電源を時間Ｔだけ周期
   的にオンする選択呼出受信機の信号検出方式において、 前記受信回路により電源オンごとに復調されるデジタル
   信号について連続的に符号転換点を検出し、前記時間Ｔ
   よりも長い時間における符号転換点の数が所定値以上の
   とき検出信号を出力する信号検出回路を備えたことを特
   徴とする信号検出方式。 ２、前記信号検出回路が、デジタル信号の符号転換点ご
   とに転換パルスを出力する符号転換点検出回路と、 前記デジタル信号からクロック信号を再生するクロック
   再生回路と、 前記転換パルスから前記クロック信号に同期したものの
   みを取り出す判定回路と、 外部からの制御信号に基づき前記クロック信号の通過を
   制御するゲート回路と、 前記判定回路から転換パルスが出力されているときは“
   １”のデータを、出力されていないときは“０”のデー
   タを前記ゲート回路からのクロック信号に基づいて順次
   書き込むＭ＋１段のシフトレジスタと、 前記シフトレジスタの第２段目から第Ｍ＋１段目までに
   ある“１”のデータの数を前記ゲート回路からのクロッ
   ク信号に基づいて計数する計数手段と、 前記計数手段による計数値と予め設定した基準値とを照
   合し、計数値が基準値以上であるとき検出信号を前記ゲ
   ート回路からのクロック信号ごとに出力するデジタル比
   較器とを有することを特徴とする請求項１記載の信号検
   出方式。 ３、前記計数手段が、前記ゲート回路からのクロック信
   号ごとに前記シフトレジスタの第１段目と第Ｍ＋１段目
   のデータを読み出し、“１”と“０”のときは加算を、
   “０”と“１”のときは減算を、それ以外のときは計数
   停止をそれぞれ指示する信号を出力する論理回路と、 前記論理回路からの指示に応じて前記ゲート回路からの
   クロック信号ごとに加算、減算又は計数停止を行なうデ
   ジタル可逆計数回路とからなることを特徴とする請求項
   ２記載の信号検出方式。 ４、前記ゲート回路が、制御信号が入力されてから一定
   時間経過後にクロック信号の通過を開始し、該制御信号
   が無くなると同時に通過を終了することを特徴とする請
   求項２記載の信号検出方式。