JPH01273362A - Mis素子制御用太陽電池 - Google Patents

Mis素子制御用太陽電池

Info

Publication number
JPH01273362A
JPH01273362A JP63103370A JP10337088A JPH01273362A JP H01273362 A JPH01273362 A JP H01273362A JP 63103370 A JP63103370 A JP 63103370A JP 10337088 A JP10337088 A JP 10337088A JP H01273362 A JPH01273362 A JP H01273362A
Authority
JP
Japan
Prior art keywords
semiconductor
film
solar cell
photoelectric conversion
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63103370A
Other languages
English (en)
Inventor
Mitsuo Matsunami
松浪 光雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP63103370A priority Critical patent/JPH01273362A/ja
Publication of JPH01273362A publication Critical patent/JPH01273362A/ja
Pending legal-status Critical Current

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明はM I S素子制御用太陽電池に関する。
さらに詳しくは、いわゆるホトMOSリレーのようなM
IS素子を備えた光制御デバイスに利用され、ことに光
自出に応じてMIS素子を制御するために用いるM I
 S素子制御用の太陽電池に関する。
(ロ)従来の技術 半導体技術の急速な発展に伴い制御システムにおけるハ
ードウェアの高性能化、小型化の要求は拡大の一途をた
どっている。また同時にシステムのデジタル化が進んだ
とはいえ、システム全体を考えた時の人出力部はアナロ
グ信号である。従って同一システム中にデジタルとアナ
ログの2つの回路系統が混在しこのアナログ信号、特に
微小電圧電流を確゛実に制御し、システムのコントロー
ル部に取り込むのが重要となってくる。
このような要求に対応すべく、発光素子と太陽電池とパ
ワーMO9を組合せ、入力側に電流を流すと、発光素子
(通常、LED)が発光し、この光出力を高電圧出力型
の小型の太陽電池で受け、この太陽電池からの光起電圧
をパワーM OSのゲート電圧とし、パワーMOSを導
通非導通状態にして負荷を制御しうるよう構成されてな
り、入出力間を電気的に完全絶縁したホトN10Sリレ
ーが実用に供されるようになった。
このような太陽電池でMIS素子を制御するよう構成し
た光制御デバイスにおいては、太陽電池部分が小型であ
ると共に高電圧出力できることが必要である。
そこで、このようなMI S素子制御用の太陽電池とし
ては、その光電変換素子部が基板と絶縁分離されたいわ
ゆる誘電体分離型のものでかっ光電変換素子が多数に分
画形成され直列に接続されたものを適用すべきであり、
さらに加え、光電変換素子の母体としては、当然のこと
ながら光電変換効率の良い単結晶半導体島で構成しなけ
ればならないものとされていた。
しかし、基板上に誘電体分離のための絶縁層を形成した
後、この上に単結晶半導体層や島をCVD等で効率良く
形成することは現在のところ不可能である。
そこでMI S素子制御用の太陽電池は、従来、下記の
方法で作製されていた。すなわち、第11図に示すごと
く、まず単結晶ウェハ27に異方性エツチング等により
溝を形成後、5iOz、SiN等よりなる絶縁膜28上
に、後に容品の支持体となる厚い多結晶シリコン層29
を形成し、単結晶シリコンをラッピング、ポリッシング
等により溝の底の部分まで平滑に除去し第12図に示す
ごとく多結晶シリコン29内に各々の単結晶の島を埋込
んだ状態にして、この島に太陽電池素子を組込むととも
に、又必要に応じその島に周辺回路をも作製していた。
(ハ)発明が解決しようとする課題 しかしながら、前記のような太陽電池の製造法において
は、単結晶ウェハ27への溝の形成、基板として耐えう
る程度迄の厚い多結晶シリコン層の形成、ラッピング、
ポリッシング等の半導体面平滑加工などの複雑な多くの
工浬が必要であり、かつ厚い多結晶半導体層の形成等に
多くの材料か必要であっ1こ。さらに厚い多結晶半導体
層の形成によってウェハがそり易いため、製造過程にお
いてウェハ破損、ホットエツチング工程の位置ずれが生
じて歩留が低下し、小型の高電圧出力型太陽電池の作製
として非常なコスト高となる問題があった。
この発明は、このような問題を解決するためになされた
ものであり、製造工程が簡単で、半導体形成用材料の消
費量が少なく、ウェハの破損、ホトエツチング工程の位
置ずれ等による歩留り低下が無く、製造コストの低いM
I S素子制御用太陽電池を提供しようとするものであ
る。
(ニ)課題を解決するための手段 本発明者らは上記観点から、鋭意研究検討を重ねた結果
、基板上に絶縁層を形成した後、この上にCVD等の常
法で直接成長させることにより簡便に形成できる多結晶
半導体層を母体として光電変換素子を構成した場合に、
意外にも■ホトMOSリレー等におけるMIS素子制御
用として充分な電圧を出力する太陽電池を構成できる事
実、並びに■この太陽電池が前述したM I S素子制
御用太陽電池の製造時の種々の問題点を解消しつつ、極
めて簡便かつ低コストで効率良く製造できろ事実を見出
し、この発明に到達しfニ。
かくしてこの発明によれば、基体上に、絶縁層を介して
複数の半導体光電変換素子を分画形成し、かつこの半導
体光電変換素子を直列に電気接続してなり、上記半導体
光電変換素子が、各々多結晶半導体島から構成されてな
るMIS素子制御用太陽電池が提供される。
この発明における基体としては、半導体、フェライト、
磁器、プラスチック、ガラス製のものを用いることがで
きるが、中でも半導体がよく、とりわけS i 、 G
aAs等の単結晶バルクのスライスにより簡便に得られ
る単結晶半導体ウェハは、その基体自体を周辺回路構成
材として用いることができるので好ましい。
この発明の絶縁層は、例えばS i Ot、Si3N4
等の絶縁性の優れたものが好ましく、通常の方法、例え
ば熱酸化、低温気相成長、プラズマCVD法等によって
基板上に形成できる。
この発明の太陽電池は、上記絶縁層上に多結晶半導体島
からなる複数の光電変換素子を分画形成することにより
製造できる。ここで多結晶半導体島は、絶縁層上に多結
晶半導体層を形成し、これを複数に分画することにより
得られる。多結晶半導体の材質は、シリコンが適してい
るが、GaAs。
rnP等の化合物半導体などであってもよい。
上記多結晶半導体層は、例えば、熱分解CVD。
プラズマCVD等の手法で対応する半導体原料から形成
することができる。例えばシリコンの多結晶半導体層を
形成するためには、原料として5iC1aを用いこれを
H2で還元しつつSiを気相成長させて所望厚みに形成
することができ、原料としてS r H4を用いこれを
熱分解しつつSiを気相成長させて形成することもでき
る。
ここで上記多結晶半導体層の結晶径はできるだけ大きく
することが望まれ、通常、111m以上となるように調
整することが適している。このような結晶径の調整は、
前記した熱分解CVDやプラズマCVDにおける気相成
長温度を制御することにより簡便に行うことができ、5
iC14を用いたH7還元気相成長の場合は、約110
0〜1300℃、SiH+を用いた気相成長の場合は、
約900−1200℃に制御するのが適している。この
ような温度下においては、絶縁膜上に核形成が行われた
後、結晶粒が充分に成長して所望の多結晶半導体層が形
成されることとなる。ただし、アモルファス半導体から
の熱変換で構成することもできる。ここで多結晶半導体
層の厚みは1〜20μm程度で充分である。
なお、上記多結晶半導体層は、通常、充電変換素子構成
材としての所定の導電型半導体層とされる必要があり、
従って上記気相成長時に所望のドニピングガス(例えば
p型の場合はB * H*等、n型の場合はPH,等)
を共存させて行われる。
多結晶半導体層からの多結晶半導体島の分画形成は、公
知のリソグラフィーの技術により行われ、例えばホトレ
ジストやマスクを用いたウェットエツチング(例えば、
HF、HNOりやドライエツチング(例えば、CF4使
用)により行うのが適している。分画は通常基盤目状に
行うのが好ましく、得られた多結晶半導体島の寸法が数
100μmでその各間隔が数10μm程度とするのが高
出力化、小型化の点てより好ましい。
このようにして分画形成された多結晶半導体島を母体と
して光電変換素子を構成し、かつこの光電変換素子の端
子を直列に接続すると共に、必要な周辺回路を付設する
ことにより、この発明の太陽電池が得られる。
半導体島から光電変換素子を構成する方法としては、こ
の半導体島と逆の導電型半導体領域をこの半導体島内(
通常、表層)に形成して空乏層が生じるように構成する
ごとき、単結晶半導体に適用される通常の方法が適して
いる。この導電型半導体領域の形成は、逆導電性のドー
ピングイオンを熱拡散やイオン注入法などによって部分
的に導入する方法で行うことができる。ただし、この導
入は分画前に行ってもよい。かかる光電変換部の形成の
後、電圧を取り出すための電極(例えば、A I 、 
M o s W、 TiAu、 CrAu等)や絶縁性
保護膜を電子ビーム蒸着、スパッタリングや前述した公
知の手法で形成させることに上り光電変換素子が構成さ
れる。ただし、光電変換素子としては、その光電変換領
域の底面に光反射性金属膜を有するものを用いることも
でき、その具体例は後述の実施例に示される。この場合
には上記多結晶半導体層の形成に先立って、所定の金属
膜(Ti、Mo。
W% P t s Cr等)を絶縁層上に電子ビーム蒸
着やスパッタリングで形成させておく必要があり、この
金属膜上に多結晶半導体層の形成を行って同様に光電変
換素子が構成される。従って、この発明はこのような金
属膜を有する光電変換素子の態様も包含するものである
。
このように構成される各光電変換素子の直列接続は、こ
れら各素子間領域を用いて行ってもよく、例えばこの領
域にリード線を形成し各素子端と直列に接続されるよう
構成することにより行うことができる。
ただし1.上記各光電変換素子間領域には、上記リード
線以外の必要な周辺回路が組込まれていてもよく、例え
ば、デイプレッション型MOSPETを組み込むのも一
つの好ましい態様である。
かかるFETを光電変換素子間に構成する方法としては
種々の手法があるが、基板として前述した単結晶基板を
用いた際にはこの単結晶基板から引継がれた単結晶半導
体島を前記多結晶半導体島間の少なくとも一部に形成し
、これを母材としてデイプレッション型MOSを構成す
る素子構成効率上置も好ましく、この例は後述の実施例
に示される。かかる多結晶半導体島と単結晶半導体島と
を同時に基板上に構成する方法としては、基板上の絶縁
膜の一部をエツチング除去して露出させた状態で前記し
た半導体層の気相成長を行う方法が適している。これに
より絶縁層上には多結晶半導体層が基板の露出部(シー
ド部)上に単結晶半導体層が形成され、これらを適宜分
画することにより対応する各々の半導体島を構成するこ
とができる。
このようにして得られた太陽電池はホトMOSリレー等
のMIS素子制御用の太陽電池として用いられる。例え
ば、その出力部をM OSリレー等のゲート電極に接続
し、かつその入射面にLED等の発光素子を隣設配置す
ることによりホトMOSリレーを構成することができる
。この際太陽電池の入射面と発光素子との間は、少なく
とも22肩以内程度に近接して配設するのが適しており
、通常300μm前後の間隔にするのが好ましい。
(ホ)実施例 次に、この発明を実施例によって例証する。
実施例1 以下、第1図〜第3図を参照しながら説明する。
r)直径4インチで、厚さ500μmのシリコンウェハ
1(基体)を1100℃に加熱し、その片面を酸化して
厚さ0.5μmの酸化膜(絶縁膜2)を形成した。
■)次に、この絶縁膜を有するシリコンウェハをCVD
装置に入れ、1200℃の下で、5iC14とHl及び
微量のPH3を導入して、第2図に示すように絶縁膜2
の上に直系1μm以上の結晶粒からなる厚さ3μmのn
型多結晶シリコン半導体膜3を形成した。
■)次に、このn型多結晶シリコン半導体膜3の意図す
る分画パターンに対応する所定部分に、常法によって格
子状5iOzマスキング膜を形成してホウ素を熱拡散さ
せ、次にマスキング膜を除去して、第3図に示すように
n型多結晶シリコン半導体膜内に多数のp型拡散層4を
形成したウェハを得た。
■)次にこのp全拡散層を含む面上に、ホトレジストに
よって所定の分画用パターンのマスクを形成して保護し
た後、HN Osを用いてウェットエツチングして、多
結晶シリコン半導体膜を、約100μm角で各々p全拡
散層を有する多数の半導体島に分画(間隔10μg1)
シた。
■)この半導体島形成面にプラズマCVD法によって5
rOt絶縁層を形成し、前記工程■)のエツチングによ
って生じた凹部を埋めた後、この絶縁層面をエッチバッ
ク法によって平滑化し、保護膜とした。次に各半導体島
上における端部のp型拡散層上及びn型基板上の保護膜
の一部を電極形成用にエツチングして各半導体面を部分
露呈させた。
■)次に、全面にわたって、電子ビーム蒸着法によって
アルミニウムの金属膜を形成し、再びホトエツチングに
よって、所定パターンの電+4配線6を形成し、容品を
直列に接続した。
■)更にこの表面上にプラズマCVD法によってA l
 tos (S t O,T i Ox、 T ato
s等でも可)の光反射防止膜Aを形成し、第1図に示す
ごときこの発明のMIS素子制御用太陽電池を製造した
。
■)このように製造した太陽電池を、入力側の発光素子
(LED)と300μlの間隔をあけて対向して投置し
、その出力側をパワーMOS素子のゲートに接続した。
上記発光素子(LED)に20tnAの動作電流を流し
たとき、この太陽電池の光起電圧は7vとなり、MIS
素子のゲートは導通となった。また、LEDの動作電流
を切った時、光起電圧はOVとなり、MO9素子のゲー
トは非導通となり、良好な太陽電池特性を得、実用に供
することができた。
実施例2 以下、第4図〜第8図を参照しながら説明する。
■)単結晶シリコンウェハ7の表面に、熱酸化法によっ
て5iOz絶縁膜を形成した。次にこの絶縁膜の所定部
分を、エツチングして除去し、第4図に示すごとく格子
状に単結晶シリコン表面9を露出させ、5insの絶縁
膜8を分画形成した。
■)次に、この基板を気相成長装置に入れ、その中に5
iC14、H8及びB t H@をガス導入して120
0℃下でシリコンの気相成長を行った。これにより第5
図に示すように、絶縁H8上には各々p型多結晶シリコ
ン9Aが、単結晶ウェハ露呈面上にはp型車結晶シリコ
ン9Bが堆積された厚み3μmのシリコン膜10が形成
された。この際の多結晶シリコン9Aは、単結晶シリコ
ン9Bの結晶性の回り込みの影響を受け、実施例1より
も結晶粒径の大きな多結晶体からなるものであった。 
 ■)次にこのシリコンMlOにホトレジストによって
第6図の表面パターンに対応する所定のパターンのマス
クを形成後、シリコン膜をHN Oxを用いてウェット
エツチングによって除去し、その上に熱酸化によって、
S i Oを絶縁膜11を形成して、第6図に示すごと
く多数分画された多結晶半導体島10’とその間の一部
に単結晶半導体島lO“を有する素子を得た。
■)次に、第7図に示すように、単結晶半導体島10″
上面の絶縁膜11をエツチングして除去した後、熱酸化
によりゲート酸化膜12を形成し、このゲート酸化膜1
2上に、CVD装置を用いた気相成長法及びエツチング
により、ポリシリコン膜13を形成した。
■)次に、各多結晶半導体島10′の上面にある絶縁膜
11を除去し、PH3を用いたイオン注入法によりn型
半導体層14.15(拡散層)を形成し、次いでこのイ
オン注入法による拡散熱処理工程中に形成されたSto
w絶縁膜16や絶縁膜11における電極コンタクトとな
る部分をエツチングによって除去し、続いて電子ビーム
蒸着法によって、全面にAI金属膜を形成し、所定パタ
ーンになるようにエツチングして電極配線17を形成す
ることにより、第8図の30Aに示すごとく各多結晶半
導体島10’に光電変換素子を各々構成した。
さ馴にこの実施例においては、上記単結晶半導体島lO
″でMOS  FETからなる周辺回路を形成した。こ
の場合MO9FET形成部はp型であるためゲート酸化
膜12の下は反転しn型となりデイプレッション型MO
S  FETが形成される。しかる後電極配線17等を
被覆保護するため低温気相成長によりSin、よりなる
絶縁膜18を形成し電極バット部(図示せず)上の絶縁
膜18をホトエツチング技術選択エツチング技術によっ
て除去し、第8図の30Bに示すMOSFETを作製す
ることにより、同図に示すごとく所望の周辺回路を含む
この発明の太陽電池を得ることができた。
この太陽電池は実施例1で作製したものよりも光電変換
効率の優れたものであった。
実施例3 第9図及び第1O図はそれぞれ本実施例の構成説明図及
び平面図を示すものであり、かかる太陽電池はシリコン
ウェハよりなる基体19.5iOtよりなる絶縁膜20
.下部電極とからなりかつ上部より未吸収の光を反射す
る金属電極膜21、シリコンからなる多結晶半導体島2
2、この半導体島の一部に形成された拡散層23、上部
電極24・、Stowよりなる保護絶縁膜25及び半導
体島22からなる各光電変換素子を直列接続する電極配
線26より構成されている。
この太陽電池は、例えば下記のようにして製造される。
■)シリコンウェハよりなる基体19の表面を、熱酸化
することにより5ift絶縁膜20を形成する。
■)絶縁膜20の上面に、電子ビーム蒸着法やスパッタ
リングによりTi、Mo、W%Pt。
Cr等の金属膜を形成し、この金属膜をエツチングして
意図する光電変換素子に対応する金属電極膜21を多数
分画形成する。
■)次に、このウェハを気相成長装置に入れ、900〜
1100℃の下でS iH4及び微量のPH,を導入し
て、全面に多結晶シリコン膜を形成する。
■)次に、この多結晶シリコン膜の表面にホウ素をイオ
ン注入し、拡散層を形成する。このときpn接合層が形
成されろ。
■)次に、この拡散層の上面に、電子ビーム蒸着法によ
って上部電極24用のA1、Ti、Mo、Ni、W等の
金属膜を形成する。
■)次に、このようにシリコンウェハ上に多層に形成さ
れた膜をエツチングして多数の島状に分離することによ
り、第9図に示すごとく多数の光電変換素子を分画形成
する。
■)次に、この上に、プラズマCVD法ζこよって5i
Oz膜を形成し、このStow膜の金属電極膜21上部
の一部分及び電極配線24上部の一部分をエツチングし
て電極窓を設ける。
〜1)次に、この上に上記V)と同様にしてへ1金属膜
を形成し、これをエツチングして第9図における電極配
線26を形成する。
かくして所望のMIS素子制御用太陽電池を作製できる
。この太陽電池は金属膜上に多結晶膜を形成しかつ上部
拡散層側に於いてもN極を形成して、下部金属膜により
薄い多結晶膜で吸収しきれなかった光を反射再利用する
ことができ、かつ上下電極により電流を収集することに
上り光電変換効率がより向上されたもので、ホトMOS
リレーに好適に使用できるものであった。
(へ)発明の効果 この発明のMIS素子制御用太陽電池は、絶縁分離型で
かつ光電変換素子を多結晶半導体島で構成した構造にも
拘わらずMIS素子制御に有効な小型の電圧発生素子と
して働くものである。
そして、絶縁膜上への多結晶半導体島の形成は、極めて
簡便に行えるため、この発明の太陽電池は製造工程が簡
便である。また従来の製造法のように支持体として耐え
うるような厚い多結晶半導体層を成長させる必要もなく
材料が少なくすみ、かつ厚い支持多結晶半導体層による
ウェハのソリ等に起因する歩留りの低下もなく歩留りよ
く低コストに製造することができる。
【図面の簡単な説明】
第1図はこの発明の一実施例のMIS素子制御用太陽電
池の構成説明図、第2図及び第3図は各々第1図のar
 r s素子制御用太陽電池の製造工程説明図、第8図
は本発明の他の実施例を示す構成説明図、第4〜7図は
、各々第8図の太陽電池の製造工程説明図、第9図及び
第10図は本発明の更に他の実施例によって得られた太
陽電池の構成説明図及び部分平面図、第11図及び第1
2図は従来の誘電体分離法によるMIS素子制御用太陽
電池の製造工程説明図である。 1.7.19・・・・・・基体(シリコンウェハ)、3
・・・・・・多結晶シリコン半導体膜、2.5.8.I
 J、I 8.20.25・・・・・・絶縁膜、lO・
・・・・・シリコン膜、 10’、22・・・・・・多結晶半導体島、lO″・・
・・・・単結晶半導体島、 30A・・・・・・光電変換素子、 30B・・・・・・MOS  FET。 6.17,21,24.26・・・・・・電極配線。 ′″7 第9図 冨10図 第11図 第12図

Claims (1)

  1. 【特許請求の範囲】 1、基体上に、絶縁層を介して複数の半導体光電変換素
    子を分画形成し、かつこの半導体光電変換素子を直列に
    電気接続してなり、 上記半導体光電変換素子が、各々多結晶半導体島から構
    成されてなるMIS素子制御用太陽電池。 2、基体が単結晶半導体基板からなり、半導体光電変換
    素子間領域に、この基板から引継がれた単結晶半導体島
    からなる太陽電池周辺回路が組込まれてなる請求項1記
    載の太陽電池。
JP63103370A 1988-04-26 1988-04-26 Mis素子制御用太陽電池 Pending JPH01273362A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63103370A JPH01273362A (ja) 1988-04-26 1988-04-26 Mis素子制御用太陽電池

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63103370A JPH01273362A (ja) 1988-04-26 1988-04-26 Mis素子制御用太陽電池

Publications (1)

Publication Number Publication Date
JPH01273362A true JPH01273362A (ja) 1989-11-01

Family

ID=14352224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63103370A Pending JPH01273362A (ja) 1988-04-26 1988-04-26 Mis素子制御用太陽電池

Country Status (1)

Country Link
JP (1) JPH01273362A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2729504A1 (fr) * 1995-01-13 1996-07-19 Int Rectifier Corp Generateur photovoltaique

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2729504A1 (fr) * 1995-01-13 1996-07-19 Int Rectifier Corp Generateur photovoltaique
US5549762A (en) * 1995-01-13 1996-08-27 International Rectifier Corporation Photovoltaic generator with dielectric isolation and bonded, insulated wafer layers

Similar Documents

Publication Publication Date Title
EP0317124B1 (en) Silicon on insulator semiconductor components containing thin synthetic diamond films
USRE39393E1 (en) Device for reading an image having a common semiconductor layer
US4108684A (en) Large grain thin film polycrystalline P-InP/n-Cds solar cell
EP0073509B1 (en) Semiconductor integrated circuit device
US4965872A (en) MOS-enhanced, self-aligned lateral bipolar transistor made of a semiconductor on an insulator
JP2680083B2 (ja) 半導体基板及びその製造方法
US4819037A (en) Semiconductor device
JP2654055B2 (ja) 半導体基材の製造方法
JP2982792B2 (ja) 薄膜トランジスタの製造方法
JP2505754B2 (ja) 光電変換装置の製造方法
US6777714B2 (en) Crystalline silicon semiconductor device and method for fabricating same
US6525389B1 (en) High voltage termination with amorphous silicon layer below the field plate
US4751561A (en) Dielectrically isolated PMOS, NMOS, PNP and NPN transistors on a silicon wafer
EP0180457B1 (en) Semiconductor integrated circuit device and method for producing same
US6703289B2 (en) Method for forming crystalline silicon layer and crystalline silicon semiconductor device
JP2707654B2 (ja) 薄膜トランジスタの製造方法
JP2720473B2 (ja) 薄膜トランジスタ及びその製造方法
JP2867402B2 (ja) 半導体装置の製造方法
JP3091882B2 (ja) 半導体装置及びその製造方法
JP2645663B2 (ja) 薄膜半導体装置とその製造方法
JP2687394B2 (ja) 半導体装置の製造方法
JP2857397B2 (ja) 光駆動型半導体装置の製造方法
JP2001223162A (ja) 結晶シリコン半導体装置およびその製造方法
JPS58121642A (ja) 半導体装置の製造方法
JPS5952872A (ja) 受光装置