JPH0127601B2 - - Google Patents
Info
- Publication number
- JPH0127601B2 JPH0127601B2 JP55128753A JP12875380A JPH0127601B2 JP H0127601 B2 JPH0127601 B2 JP H0127601B2 JP 55128753 A JP55128753 A JP 55128753A JP 12875380 A JP12875380 A JP 12875380A JP H0127601 B2 JPH0127601 B2 JP H0127601B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- diode
- output
- transistor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3066—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45376—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using junction FET transistors as the active amplifying circuit
- H03F3/45408—Complementary long tailed pairs having parallel inputs and being supplied in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45236—Two dif amps realised in MOS or JFET technology, one of them being of the p-channel type and the other one of the n-channel type, are coupled in parallel with their gates
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45654—Indexing scheme relating to differential amplifiers the LC comprising one or more extra diodes not belonging to mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45701—Indexing scheme relating to differential amplifiers the LC comprising one resistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は増幅器に関し、特にSEPP（シングル
エンデツドプツシユプル）型のＢ級増幅器に関す
る。
エンデツドプツシユプル）型のＢ級増幅器に関す
る。
オーデイオパワーアンプの１例であるＢ及
SEPPアンプにおいては、出力パワー段の１対の
トランジスタをエミツタ（ソース）接地型のコレ
クタ（ドレイン）共通出力としてＢ級増幅器構成
とする回路がある。かかる回路では、１対の出力
増幅素子の各制御電極へバイアスを付与するダイ
オード等を含む１対のバイアス回路と、入力信号
の半周期毎にこの１対のバイアス回路に交互に入
力信号に応じた電流を供給する１対の駆動素子と
が設けられ、これら駆動素子を電圧増幅段の出力
により駆動する如き構成である。そして回路動作
がＢ級である故に、入力信号の半周期毎に出力増
幅素子が交互にカツトオフしていわゆるスイツチ
ング歪を発生することになる。
SEPPアンプにおいては、出力パワー段の１対の
トランジスタをエミツタ（ソース）接地型のコレ
クタ（ドレイン）共通出力としてＢ級増幅器構成
とする回路がある。かかる回路では、１対の出力
増幅素子の各制御電極へバイアスを付与するダイ
オード等を含む１対のバイアス回路と、入力信号
の半周期毎にこの１対のバイアス回路に交互に入
力信号に応じた電流を供給する１対の駆動素子と
が設けられ、これら駆動素子を電圧増幅段の出力
により駆動する如き構成である。そして回路動作
がＢ級である故に、入力信号の半周期毎に出力増
幅素子が交互にカツトオフしていわゆるスイツチ
ング歪を発生することになる。
従つて、本発明はこのスイツチング歪の発生を
防止する簡単な構成のＢ級プツシユプル増幅器を
提供することを目的としている。
防止する簡単な構成のＢ級プツシユプル増幅器を
提供することを目的としている。
本発明によるＢ級プツシユプル増幅器は、出力
能動素子のバイアス回路が前段の駆動素子のオフ
期間において電流供給を停止された時に、別に設
けた電流路を通してこのバイアス回路に所定電流
を供給するようになし、結果として出力増幅素子
へわずかに電流を流すようにバイアスして常に能
動領域にて動作するようにしたことを特徴として
いる。
能動素子のバイアス回路が前段の駆動素子のオフ
期間において電流供給を停止された時に、別に設
けた電流路を通してこのバイアス回路に所定電流
を供給するようになし、結果として出力増幅素子
へわずかに電流を流すようにバイアスして常に能
動領域にて動作するようにしたことを特徴として
いる。
以下に本発明について図面を用いて説明する。
第１図は本発明の一実施例回路図であり、
PNP及びNPNトランジスタQ3，Q4は夫々抵抗
R1及びR2を介してエミツタが電源±Ｂに接続さ
れ、そのコレクタ出力が共通接続されて負荷RL
をプツシユプル駆動するエミツタ接地型の出力ト
ランジスタである。両トランジスタQ3，Q4のベ
ース・エミツタ間のバイアスを発生するバイアス
回路がダイオードD1、抵抗R3及びダイオードD2、
抵抗R4より成つており、これらバイアス回路へ
必要な電流を供給すべく駆動用トランジスタQ1，
Q2が設けられている。両トランジスタQ1，Q2の
エミツタは接地されており、ベースはダイオード
D3及びD4より成る直列接続回路によりバイアス
が供給されている。尚、I1及びI2はダイオード
D3，D4の動作電流源である。入力信号は電圧増
幅回路１にて増幅されて駆動トランジスタQ1，
Q2を駆動するものである。そして、本例におい
ては１つのバイアス回路のダイオードD1のカソ
ードと他のバイアス回路のダイオードD2のアノ
ードとの間に電流路となる電流源I3が設けられて
おり、これは例えば高抵抗により置換され得る。
PNP及びNPNトランジスタQ3，Q4は夫々抵抗
R1及びR2を介してエミツタが電源±Ｂに接続さ
れ、そのコレクタ出力が共通接続されて負荷RL
をプツシユプル駆動するエミツタ接地型の出力ト
ランジスタである。両トランジスタQ3，Q4のベ
ース・エミツタ間のバイアスを発生するバイアス
回路がダイオードD1、抵抗R3及びダイオードD2、
抵抗R4より成つており、これらバイアス回路へ
必要な電流を供給すべく駆動用トランジスタQ1，
Q2が設けられている。両トランジスタQ1，Q2の
エミツタは接地されており、ベースはダイオード
D3及びD4より成る直列接続回路によりバイアス
が供給されている。尚、I1及びI2はダイオード
D3，D4の動作電流源である。入力信号は電圧増
幅回路１にて増幅されて駆動トランジスタQ1，
Q2を駆動するものである。そして、本例におい
ては１つのバイアス回路のダイオードD1のカソ
ードと他のバイアス回路のダイオードD2のアノ
ードとの間に電流路となる電流源I3が設けられて
おり、これは例えば高抵抗により置換され得る。
第２図は本発明の他の実施例回路図であり、第
１図と同等部分は同一符号により示されている。
図に於ては、出力トランジスタQ3と駆動トラン
ジスタQ1、及び出力トランジスタQ4と駆動トラ
ンジスタQ2とを夫々インバーテツドダーリント
ン接続構成とした回路例であつて、本例において
もダイオードD1のカソードとダイオードD2のア
ノードとの間に電流源I3による電流路が設けられ
ている。この電流源I3も抵抗に代えることが可能
である。
１図と同等部分は同一符号により示されている。
図に於ては、出力トランジスタQ3と駆動トラン
ジスタQ1、及び出力トランジスタQ4と駆動トラ
ンジスタQ2とを夫々インバーテツドダーリント
ン接続構成とした回路例であつて、本例において
もダイオードD1のカソードとダイオードD2のア
ノードとの間に電流源I3による電流路が設けられ
ている。この電流源I3も抵抗に代えることが可能
である。
第１図及び第２図の回路動作を第３図の１部回
路図及び第４図の波形図を用いて説明する。第３
図は第１図及び第２図の回路の一部回路図であ
り、これら図において同等部分は同一符号により
示されており、電流路として抵抗R0を用いた場
合である。Ａ点すなわち駆動トランジスタQ1の
ベースバイアスダイオードD3と他のダイオード
D4との共通接続点に正の信号が入力されると、
トランジスタQ1はオンとなつてバイアス回路の
ダイオードD1及び抵抗R3にはこの信号に応じた
電流が供給されるから、このバイアス電流に応じ
て出力トランジスタQ3が順方向にバイアスされ
て、駆動電流ａがオン時の駆動トランジスタQ1
を介して流れる。
路図及び第４図の波形図を用いて説明する。第３
図は第１図及び第２図の回路の一部回路図であ
り、これら図において同等部分は同一符号により
示されており、電流路として抵抗R0を用いた場
合である。Ａ点すなわち駆動トランジスタQ1の
ベースバイアスダイオードD3と他のダイオード
D4との共通接続点に正の信号が入力されると、
トランジスタQ1はオンとなつてバイアス回路の
ダイオードD1及び抵抗R3にはこの信号に応じた
電流が供給されるから、このバイアス電流に応じ
て出力トランジスタQ3が順方向にバイアスされ
て、駆動電流ａがオン時の駆動トランジスタQ1
を介して流れる。
Ａ点電圧が小となり負電圧に近ずくと、トラン
ジスタQ1はオフに移行してコレクタ電流ａは流
れなくなり、ダイオードD1、抵抗R3のバイアス
回路には駆動トランジスタQ1による電流は供給
されない。しかしながら抵抗R0による電流路が
形成されているから、ダイオードD1には順方向
電流が流れており、よつてダイオードD1には一
定の順方向電圧降下が生じている。このダイオー
ドD1のカソードの電位は抵抗R3を介して出力ト
ランジスタQ3のベースに印加される。従つて、
ｂで示すルートでトランジスタQ3のベース電流
が流れるために、第４図Ｂに示す如きコレクタ電
流（出力電流）波形となる。尚、同図Ａは抵抗
R0がない場合の出力電流波形である。
ジスタQ1はオフに移行してコレクタ電流ａは流
れなくなり、ダイオードD1、抵抗R3のバイアス
回路には駆動トランジスタQ1による電流は供給
されない。しかしながら抵抗R0による電流路が
形成されているから、ダイオードD1には順方向
電流が流れており、よつてダイオードD1には一
定の順方向電圧降下が生じている。このダイオー
ドD1のカソードの電位は抵抗R3を介して出力ト
ランジスタQ3のベースに印加される。従つて、
ｂで示すルートでトランジスタQ3のベース電流
が流れるために、第４図Ｂに示す如きコレクタ電
流（出力電流）波形となる。尚、同図Ａは抵抗
R0がない場合の出力電流波形である。
従つて、この電流ｂの値すなわち抵抗R0の値
を適当に定めることによつて、出力トランジスタ
Q3は常に能動領域にて動作することになる。
を適当に定めることによつて、出力トランジスタ
Q3は常に能動領域にて動作することになる。
他方の出力トランジスタQ4についても同様と
なることは明白であり、説明は省略する。
なることは明白であり、説明は省略する。
第５図及び第６図は本発明の他の実施例を夫々
示す回路図であり、共に第１，２図と同等部分は
同一符号により示されている。第５図においては
ダイオードD1のカソードと接地間に電流路とし
ての電流源I31を設け、まだダイオードD2のアノ
ードと接地間に電流路としての電流源I32を設け
たものである。第６図では、インバーテツドダー
リントン接続構成の回路に同様に、電流源I31，
I32を設けたものである。尚、これら電流源とし
て抵抗を用いても良いことは勿論である。
示す回路図であり、共に第１，２図と同等部分は
同一符号により示されている。第５図においては
ダイオードD1のカソードと接地間に電流路とし
ての電流源I31を設け、まだダイオードD2のアノ
ードと接地間に電流路としての電流源I32を設け
たものである。第６図では、インバーテツドダー
リントン接続構成の回路に同様に、電流源I31，
I32を設けたものである。尚、これら電流源とし
て抵抗を用いても良いことは勿論である。
両図においても、第１，２図と同様の作用が生
じて、出力トランジスタのカツトオフを防止し得
ることになる。
じて、出力トランジスタのカツトオフを防止し得
ることになる。
第７図は本発明の別の実施例回路図であり、出
力トランジスタQ3及びQ4は共にダーリントン接
続構成されており駆動段が差動アンプ構成となつ
ている。出力トランジスタQ3の駆動のために、
FET（電界効果トランジスタ）Q5，Q6及び電流源
I4よりなる差動アンプが用いられ、FETQ5のド
レインにダイオードD1、抵抗R3より成る出力ト
ランジスタ用ベースバイアス回路が設けられてい
る。またトランジスタQ4の駆動のために、
FETQ7，Q8及び電流源I5よりなる差動アンプが
用いられ、FETQ7のドレインにダイオードD2、
抵抗R4より成る出力トランジスタベースバイア
ス回路が設けられている。尚、R5は入力抵抗、
R6，R7は帰還抵抗を夫夫示す。そして、ダイオ
ードD1のカソードとダイオードD2のアノード間
に抵抗R0が設けられて出力トランジスタのカツ
トオフを防止している。
力トランジスタQ3及びQ4は共にダーリントン接
続構成されており駆動段が差動アンプ構成となつ
ている。出力トランジスタQ3の駆動のために、
FET（電界効果トランジスタ）Q5，Q6及び電流源
I4よりなる差動アンプが用いられ、FETQ5のド
レインにダイオードD1、抵抗R3より成る出力ト
ランジスタ用ベースバイアス回路が設けられてい
る。またトランジスタQ4の駆動のために、
FETQ7，Q8及び電流源I5よりなる差動アンプが
用いられ、FETQ7のドレインにダイオードD2、
抵抗R4より成る出力トランジスタベースバイア
ス回路が設けられている。尚、R5は入力抵抗、
R6，R7は帰還抵抗を夫夫示す。そして、ダイオ
ードD1のカソードとダイオードD2のアノード間
に抵抗R0が設けられて出力トランジスタのカツ
トオフを防止している。
第８図は本発明の更に他の実施例回路図であ
り、出力トランジスタQ3とQ4が夫々駆動トラン
ジスタQ1，Q2によつてインバーテツドダーリン
トン接続されたもので、出力トランジスタのコレ
クタ出力は抵抗R13，R14を介して共通接続され
ている。電圧増幅段としてFETQ9，Q10及び電流
源I6より成る差動アンプが用いられており、トラ
ンジスタQ9のドレイン抵抗R8から出力が得られ
てエミツタ接地のPNPトランジスタQ11のベース
へ印加される。このトランジスタQ11のコレクタ
出力によりダイオードD5，D6及び抵抗R19より成
るバイアス回路へ信号が供給されて駆動トランジ
スタQ1，Q2をドライブしている。尚、I7はダイ
オードD5，D6への電流供給源を示している。そ
してR9は入力抵抗を、R10，R11は帰還抵抗を
夫々示している。
り、出力トランジスタQ3とQ4が夫々駆動トラン
ジスタQ1，Q2によつてインバーテツドダーリン
トン接続されたもので、出力トランジスタのコレ
クタ出力は抵抗R13，R14を介して共通接続され
ている。電圧増幅段としてFETQ9，Q10及び電流
源I6より成る差動アンプが用いられており、トラ
ンジスタQ9のドレイン抵抗R8から出力が得られ
てエミツタ接地のPNPトランジスタQ11のベース
へ印加される。このトランジスタQ11のコレクタ
出力によりダイオードD5，D6及び抵抗R19より成
るバイアス回路へ信号が供給されて駆動トランジ
スタQ1，Q2をドライブしている。尚、I7はダイ
オードD5，D6への電流供給源を示している。そ
してR9は入力抵抗を、R10，R11は帰還抵抗を
夫々示している。
本例においてもダイオードD1のカソードとダ
イオードD2のアノードとの間に抵抗R0を設けて
スイツチング歪の防止を図つている。
イオードD2のアノードとの間に抵抗R0を設けて
スイツチング歪の防止を図つている。
こうして、駆動トランジスタがオフ状態となる
と順方向にバイアスされたダイオードの定電圧特
性によつて出力トランジスタのベースには略一定
電圧が印加され、所定ベース電流が供給されるの
で出力トランジスタがＢ級動作においてカツトオ
フとなることが抑制される。また、出力トランジ
スタのベースバイアス回路に挿入されたダイオー
ドは出力トランジスタの温度特性補償を兼ねる利
点がある。
と順方向にバイアスされたダイオードの定電圧特
性によつて出力トランジスタのベースには略一定
電圧が印加され、所定ベース電流が供給されるの
で出力トランジスタがＢ級動作においてカツトオ
フとなることが抑制される。また、出力トランジ
スタのベースバイアス回路に挿入されたダイオー
ドは出力トランジスタの温度特性補償を兼ねる利
点がある。
叙上の如く、本発明によれば簡単な構成で出力
トランジスタのカツトオフを抑圧することができ
るから、スイツチング歪がなくなると共に、トラ
ンジスタのスイツチング動作によりキヤリヤ蓄積
効果による動作速度の低下をも防止し得ることに
なる。
トランジスタのカツトオフを抑圧することができ
るから、スイツチング歪がなくなると共に、トラ
ンジスタのスイツチング動作によりキヤリヤ蓄積
効果による動作速度の低下をも防止し得ることに
なる。
また、実質的に定電圧回路によつて出力トラン
ジスタのカツトオフ動作特性が設定されるので、
特にIC回路とした場合、バイアス抵抗等の回路
素子の値のバラツキによる影響が抑制され、得ら
れる個々の回路の動作特性のバラツキが少ない点
で優れる。
ジスタのカツトオフ動作特性が設定されるので、
特にIC回路とした場合、バイアス抵抗等の回路
素子の値のバラツキによる影響が抑制され、得ら
れる個々の回路の動作特性のバラツキが少ない点
で優れる。
尚、上記においては出力トランジスタとしてバ
イポーラ素子を用いたがFET等のユニポーラ素
子を用いても同様な効果が得られる。
イポーラ素子を用いたがFET等のユニポーラ素
子を用いても同様な効果が得られる。
第１図及び第２図は本発明の各実施例の回路
図、第３図は第１，２図の一部回路図、第４図は
第１，２図の回路の動作を説明する出力波形図、
第５図乃至第８図は本発明の他の実施例を夫々示
す回路図である。 主要部分の符号の説明 Q3，Q4……出力トラ
ンジスタ、Q1，Q2……出力トランジスタ駆動の
ためのトランジスタ、D1，D2……バイアス回路
のダイオード、R3，R4……バイアス回路の抵抗、
I3……電流源、R0……抵抗。
図、第３図は第１，２図の一部回路図、第４図は
第１，２図の回路の動作を説明する出力波形図、
第５図乃至第８図は本発明の他の実施例を夫々示
す回路図である。 主要部分の符号の説明 Q3，Q4……出力トラ
ンジスタ、Q1，Q2……出力トランジスタ駆動の
ためのトランジスタ、D1，D2……バイアス回路
のダイオード、R3，R4……バイアス回路の抵抗、
I3……電流源、R0……抵抗。
Claims (1)
- 【特許請求の範囲】 １ コレクタ（ドレイン）が第１のコレクタ抵抗
（ドレイン抵抗）を介して正電源に接続された第
１の駆動トランジスタと、 コレクタ（ドレイン）が第２のコレクタ抵抗
（ドレイン抵抗）を介して負電源に接続され、エ
ミツタ（ソース）が前記第１の駆動トランジスタ
のエミツタ（ソース）に接続される前記第１の駆
動トランジスタと相補的な第２の駆動トランジス
タと、 前記第１の駆動トランジスタのコレクタ（ドレ
イン）出力がベース（ゲート）に入力され、エミ
ツタ（ソース）が正電源に接続される第１の出力
トランジスタと、 前記第２の駆動トランジスタのコレクタ（ドレ
イン）出力がベース（ゲート）に入力され、エミ
ツタ（ソース）が負電源に接続されると共に、コ
レクタ（ドレイン）が前記第１の出力トランジス
タのコレクタ（ドレイン）に接続されて出力端と
なる前記第１の出力トランジスタと相補的な第２
の出力トランジスタとを備えるプツシユプル増幅
器であつて、 前記第１のコレクタ抵抗（ドレイン抵抗）と正
電源間に順方向に接続され、前記第１のコレクタ
抵抗（ドレイン抵抗）と共に前記第１の出力トラ
ンジスタのベース・エミツタ間（ゲート・ソース
間）バイアスを与える第１のダイオードと、 前記第２のコレクタ抵抗（ドレイン抵抗）と負
電源間に順方向に接続され、前記第２のコレクタ
抵抗（ドレイン抵抗）と共に前記第２の出力トラ
ンジスタのベース・エミツタ間（ゲート・ソース
間）バイアスを与える第２のダイオードと、 前記第１のダイオードと第１のコレクタ抵抗と
の接続点と前記第２のダイオードと第２のコレク
タ抵抗との接続点との間に接続される電流源また
は抵抗とを備えたことを特徴とするプツシユプル
増幅器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55128753A JPS5753113A (en) | 1980-09-17 | 1980-09-17 | Push-pull amplifier |
| US06/301,863 US4431972A (en) | 1980-09-17 | 1981-09-14 | Push-pull amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55128753A JPS5753113A (en) | 1980-09-17 | 1980-09-17 | Push-pull amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5753113A JPS5753113A (en) | 1982-03-30 |
| JPH0127601B2 true JPH0127601B2 (ja) | 1989-05-30 |
Family
ID=14992605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55128753A Granted JPS5753113A (en) | 1980-09-17 | 1980-09-17 | Push-pull amplifier |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4431972A (ja) |
| JP (1) | JPS5753113A (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8304312A (nl) * | 1983-12-15 | 1985-07-01 | Philips Nv | Telefooncircuit met klasse-b versterker. |
| EP0189489B1 (en) * | 1984-12-28 | 1989-10-04 | International Business Machines Corporation | Constant biasing circuit and operational amplifier using said circuit |
| IT1215434B (it) * | 1987-04-21 | 1990-02-14 | Sgs Microelettronica Spa | Saturazione. stadio amplificatore con uscita di collettore, con controllo della |
| DE3728078A1 (de) * | 1987-08-22 | 1989-03-02 | Telefunken Electronic Gmbh | Integrierte komplementaere gegentakt-b-endstufe |
| EP0509112B1 (de) * | 1991-04-16 | 1997-01-22 | Siemens Aktiengesellschaft | Ausgangpufferverstärker |
| JPH04369105A (ja) * | 1991-06-17 | 1992-12-21 | Pioneer Electron Corp | 増幅器 |
| US5252931A (en) * | 1991-07-17 | 1993-10-12 | Sony Corporation | Wide band frequency amplifiers |
| US5814953A (en) * | 1995-12-18 | 1998-09-29 | Thomson Consumer Electronics, Inc. | Power amplifier predriver stage |
| KR19990077124A (ko) * | 1996-01-09 | 1999-10-25 | 스테판 베흐마이어 | 선형화한 교류전압 증폭기 |
| US5844443A (en) * | 1996-12-12 | 1998-12-01 | Philips Electronics North America Corporation | Linear high-frequency amplifier with high input impedance and high power efficiency |
| FR2794582B1 (fr) | 1999-06-07 | 2001-09-21 | St Microelectronics Sa | Circuit d'amplification a contre-reaction de courant et procede associe |
| AUPQ801000A0 (en) * | 2000-06-07 | 2000-06-29 | Techstream Pty Ltd | Improved output device changeover method for push-pull amplifiers |
| JP4745559B2 (ja) * | 2001-08-29 | 2011-08-10 | 富士通セミコンダクター株式会社 | オペアンプ |
| RU2261526C2 (ru) * | 2003-07-30 | 2005-09-27 | Затыльский Лев Васильевич | Способ стабилизации напряжения на электродах сток-исток транзисторов выходного каскада широкополосного усилителя мощности и выходной каскад для его осуществления |
| JP5760708B2 (ja) * | 2011-06-01 | 2015-08-12 | 株式会社リコー | 画像形成装置および駆動電圧生成回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA965159A (en) * | 1970-06-30 | 1975-03-25 | Bendix Corporation (The) | Half-bridge audio amplifier |
| US4160216A (en) * | 1978-01-16 | 1979-07-03 | Thornton Barry W | Apparatus for eliminating on-off transitional gain variations in class ab, b and c active element amplifiers |
| JPS6049367B2 (ja) * | 1979-03-30 | 1985-11-01 | 株式会社ケンウッド | Ｂ級増幅回路 |
| JPS6049368B2 (ja) * | 1979-04-16 | 1985-11-01 | 株式会社ケンウッド | プッシュプル増幅回路 |
| JPS6040018Y2 (ja) * | 1979-08-31 | 1985-12-02 | 株式会社ケンウッド | 電力増幅回路 |
-
1980
- 1980-09-17 JP JP55128753A patent/JPS5753113A/ja active Granted
-
1981
- 1981-09-14 US US06/301,863 patent/US4431972A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4431972A (en) | 1984-02-14 |
| JPS5753113A (en) | 1982-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4439743A (en) | Biasing circuit for power amplifier | |
| JPH0127601B2 (ja) | ||
| JPS648923B2 (ja) | ||
| US4254379A (en) | Push-pull amplifier circuit | |
| JPH0612859B2 (ja) | 差動増幅器回路 | |
| US4688001A (en) | High Efficiency, low distortion amplifier | |
| US4728903A (en) | Class A high-fidelity amplifier | |
| GB2047032A (en) | Power-amplifying circuits | |
| US4424493A (en) | Cross-coupled complementary power amplifier | |
| CA1090433A (en) | Audio-frequency power amplifiers | |
| US4706039A (en) | Amplifier arrangement | |
| KR940011386B1 (ko) | 증폭 회로 및 푸시풀 증폭기 | |
| JPH1197774A (ja) | 出力回路装置 | |
| JPH06180332A (ja) | 電流検出回路 | |
| KR930007294B1 (ko) | 달링턴 트랜지스터 장치 | |
| US4215318A (en) | Push-pull amplifier | |
| JPH05235658A (ja) | 増幅器 | |
| JPS5845842B2 (ja) | トランジスタ増幅回路 | |
| JPS6016126B2 (ja) | カスコ−ド回路 | |
| JPS5925483B2 (ja) | プツシユプル増幅回路 | |
| JPS591002B2 (ja) | 直結トランジスタ回路 | |
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JP3733188B2 (ja) | パワーアンプ | |
| JP2596151B2 (ja) | 電圧比較器 | |
| JPS606133B2 (ja) | プツシユプル増幅回路 |