JPH01280361A - 半導体記憶装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は電気的に書換え可能なメモリ （Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｅｒａｓａｂｌｅ　Ｐ　
ＲＯＭ　；　Ｅ　Ｅ　Ｐ　ＲＯＭ）を有する半導体記憶
装置およびその製造方法に関する。

（従来の技術） 従来のＥＥＰＲＯＭの断面を第７図に示す。例えばｐ型
の半導体基板６１の所定領域にｐ型の不純物領域６２が
形成され、この不純物領域６２上にシリコン酸化膜から
なる絶縁膜６３．６４が形成されている。この絶縁膜は
厚さ１００人程鹿の薄い膜厚のトンネル絶縁膜６３と、
これよりも厚い膜厚のゲート絶縁膜６４とからなってい
る。そして、この絶縁膜６３．６４上に高濃度のｎ型不
純物を含むフローティングゲート６５が形成され、さら
にフローティングゲート６５上に層間絶縁膜６６を介し
て高濃度のｎ型不純物を含むコントロールゲート６７が
形成されている。

このようなＥＥＰＲＯＭではトンネル絶縁膜６３を通じ
てフローティングゲート６５に電子を出し入れすること
により情報の書き込みおよび消去が行われる。しかし、
この書き込みおよび消去を数多く行なっている内に、ト
ンネル絶縁膜６３が破壊されるため、情報の書換え限度
回数が１０４レベルとなっている。又、フローティング
ゲート６５に電子を供給あるいはフローティングゲート
６５から電子を引き出した状態で長時間放置しておくと
、フローティングゲート６５中の電子量が変動して誤デ
ータとなる不都合もある。これら問題はフローティング
ゲート６５の不純物が半導体装置製造中にトンネル絶縁
膜６３に影響を与えるためである。

（発明が解決しようとする課題） このように従来装置ではフローティングゲートの不純物
がトンネル絶縁膜に悪影響を与えるため、トンネル絶縁
膜の破壊やデータの劣化が生じる。

本発明は上記事情を考慮してなされ、フローティングゲ
ートからのトンネル絶縁膜への不純物の影響を防止した
半導体記憶装置を提供すると共に、その半導体記憶装置
の製造に適した製造方法を提供することを目的とする。

〔発明の構成〕

（課題を解決するための手段） 本発明の半導体記憶装置は、フローティングゲートのト
ンネル絶縁膜と接する領域を含む部分の不純物をフロー
ティングゲートの他の部分より低濃度としたものである
。

又、このための製造方法は半導体基板内に不純物領域を
形成する工程と、前記半導体基板上に絶縁膜を形成した
後、この絶縁膜の一部を除去し、この除去部分に前記絶
縁膜より薄いトンネル絶縁膜を形成する工程と、前記ト
ンネル絶縁膜を含む前記絶縁膜上にシリコン層を形成し
た後、このシリコン層上に保護膜を形成する工程と、前
記シリコン層上の前記トンネル絶縁膜に対応する領域の
保護膜を残すように前記保護膜を除去する工程と、前記
残した保護膜をマスクとして前記シリコン層を不純物領
域からなるフローティングゲートとする工程とを具備し
ている。

（作　用） 上記の通りに構成される半導体記憶装置は、フローティ
ングゲートのトンネル絶縁膜と接する領域の不純物濃度
が通常よりも低濃度であるため、フローティングゲート
からのトンネル絶縁膜への不純物の影響が低減され、ト
ンネル絶縁膜の膜質が良好に保たれる。

又、上記の通りに構成される製造方法では、トンネル絶
縁膜と接する領域におけるフローティングゲートは不純
物を全く含まないか、含んでいても他の部分よりも低濃
度となるように製造される。

（実施例） 以下、本発明を添付図面により具体的に説明する。なお
、図面の説明において同一要素は同一符号により対応さ
せて重複する説明を省略する。

第１図は本発明の第１の実施例に係る半導体記憶装置の
断面図を示す。例えばｐ型シリコン基板からなる半導体
基板１にヒ素のイオン注入などによってｎ＋型の不純物
領域２が形成されており、この不純物領域２を含む領域
にシリコン酸化膜からなる絶縁［３，４が形成されてい
る。この絶縁膜は比較的薄いトンネル絶縁膜３と比較的
厚いゲート絶縁膜４とからなる。ゲート絶縁膜４は膜厚
４００人程鹿の厚さを有して、チャネルコントロールに
関与する。一方、トンネル絶縁膜３は膜厚１１００ＡＦ
度であり、後述するフローティングゲート膜５への電荷
の出入れに関与する。これら絶縁膜３，４上にはリンな
どの不純物を含むフローティングゲート５が形成され、
さらにフローティングゲート５上に層間絶縁膜６と、リ
ンなどを不鈍物とするコントロールゲート７が形成され
ている。なお、８は酸化膜、９は窒化膜であり、共に保
護膜を構成し、後述する製造工程で示されるように、共
にフローティングゲート５のトンネル絶縁膜３と接する
領域上の部分への不純物注入量を制限あるいは阻止する
ものである。このような半導体記憶装置において、フロ
ーティングゲート５のトンネル絶縁膜３と接する領域上
の部分は不純物濃度が他の部分よりも低いか、あるいは
全く不純物を含んでいない。第１図中、フローティング
ゲート５の部分５ａはその低濃度部分を示し、他の部分
５ｂは通常濃度の部分を示す。

このように少なくともトンネル絶縁膜と接する領域にお
けるフローティングゲートの不純物が低ン農度となって
いること１こより、フローティングゲート５内の不純物
がトンネル絶縁膜３に悪影響を与えることが少なくなる
。従って、トンネル絶縁膜３を介しての電荷の出入れを
円滑に行うことができ、かつ耐久性が増大すると共に、
誤データとなることが少ない。因みに、第１図の構造を
持つ６４　ＫｂｉｔのＥＥＰＲＯＭを耐久試験に供した
ところ、１０４回の書込み／消去を行なっても不良率は
０％であった。これに対して、従来装置では４％の不良
率となっていた。これはフローティングゲートからの不
純物がトンネル絶縁膜に与える影響が少ないため、トン
ネル領域の破壊が防止された結果と考えられる。このよ
うにトンネル絶縁膜の不良を低減できる本発明は、Ｅ　
Ｅ　Ｐ　ＲＯＭ単体においても、ＩＣカードなど異種デ
バイスとの混載チップにおいても信頼性の向上に寄与す
ることができる。

次に上記実施例の製造方法を第２図により説明する。

ｐ型の半導体基板１の所定領域をレジストでマスクした
状態でヒ素をイオン注入し、半導体基板１にｎ＋型の不
純物領域２を形成する。その後、熱酸化を行なって半導
体基板１上に約４００人の厚さのゲート絶縁膜４を形成
し、その一部をエツチング除去して、この除去部分に改
めて厚さ約１００へのトンネル絶縁膜を熱酸化により形
成する。そして、この絶縁膜３，４上にポリシリコン１
０を約４０００人堆積させ、このポリシリコン１０の表
面を酸化して厚さ約１００人の絶縁膜８を形成し、さら
にこの絶縁膜８上に同程度の厚さの窒化膜９を形成する
（第２図（Ａ））。なお、窒化膜９の形成は熱窒化ある
いはＣＶＤなどによって行うことができる。

その後、窒化膜９上のトンネル絶縁膜３に対応する領域
をマスクしてＰＥＰ法により窒化膜９および酸化膜８を
エツチング除去する。これによりポリシリコン１０上の
トンネル絶縁膜３に対応する領域に保護膜１１を形成す
る。この場合、保護膜１１の大きさはトンネル絶縁膜３
の領域よりも幾分、大きいことが望ましい。この保護膜
１１の形成の後、２０６ｇ３を用いてポリシリコン層１
０にリンを拡散してこのポリシリコン層１０を不純物領
域であるフローティングゲート５とする（同図（Ｂ））
。このリン拡散においては、トンネル絶縁膜３に対応す
る領域上に保護膜１１が設けられているため、この保護
膜１１下のポリシリコン層１０には不純物が拡散しない
か、拡散しても極く少量となる。従ってフローティング
ゲート５のトンネル絶縁膜３と接する領域上の部分５ａ
は他の部分５ｂよりも不純物濃度が低くなる。この場合
、フローティングゲート５の通常濃度部分５ｂは１０１
９１０＋Ｊ以上の濃度に不純物を拡散させることがしき
い値電圧の安定から好ましい。

次に、１０００〜１１００℃程度の高温酸化を行って、
ＳｉＯ３からなる層間絶縁膜６（第１図参照）をフロー
ティングゲート５上に形成し、その後、ポリシリコンを
４０００人程度堆積し、このポリシリコンにＰＯＣΩ３
によるリン拡散を行なってコントロールゲート７（第１
図参照）を形成する。そして、最終的にコントロールゲ
ート７、層間絶縁膜６、フローティングゲート５をＲＴ
Ｅ法によってバターニングして半導体記憶装置を得る。

従って、このような方法では、フローティングゲート５
内に、トンネル絶縁膜３と接する領域を含む不純物濃度
の低い部分を良好に形成することができる。

第３図は本発明の第２実施例の断面図を示す。

この実施例では窒素化膜９のみによりトンネル領域３の
保護膜が形成されている。保護膜は本来、トンネル絶縁
膜３上のフローティングゲート５への不純物拡散を阻止
するものであるところから、窒化膜９のみでも良い。同
様に絶縁膜８のみでも良く、またその他のセル特性に悪
影響を与えない材質を用いてもよい。

第４図は第３実施例の断面図であり、トンネル絶縁膜３
上の保護膜が除去されている。これは、ポリシリコン層
１０をフローティングゲート５とするための不純物拡散
工程（第２図（Ｂ））の後に、保護膜除去工程を加える
ことで可能であり、保護膜の除去により、その後の層間
絶縁膜６、コントロールゲート７に段差を生じることが
ない。

第５図は第４実施例の断面図であり、保護膜１１がフロ
ーティングゲート５に埋設された構造となっている。こ
の製造は、まずポリシリコンを絶縁膜３．４上に１００
０〜２０００人程度堆積し、そ堆積に第２図と同様に保
護膜１１を形成し、ポリシリコンをさらに堆積すること
で行うことができる。このような工程ではポリシリコン
への不純物拡散を第２回目のポリシリコン堆積後に行な
うことができる他に、保護膜１１形成直後に行うことも
でき、製造の自由度が拡大する。

第６図は本発明の第５実施例を示し、保護膜１１部分の
フローティングゲート５が段状に高くなっている。これ
は、保護膜１１をマスクとしてポリシリコンをエツチン
グ除去し、その後、改めてポリシリコンを堆積したため
である。この場合、改めて堆積されるポリシリコンとし
ては、あらかしめリンなどの不純物を含んだシリコンを
使用でき、これにより不純物拡散工程が不要となる。

〔発明の効果〕

以上説明したように本発明の装置は、フローティングゲ
ートのトンネル絶縁膜と接する領域を含む部分の不純物
濃度を他の部分よりも低濃度としてトンネル領域への不
純物の影響をなくしたため、トンネル領域の破壊を防止
でき耐久性が向上すると共に、誤データもなくなり信頼
性が向上する。

又、本発明の製造方法では、フローティングゲート形成
の際に、トンネル絶縁膜と接する領域を含む部分を保護
膜でカバーリングするため、上記装置を良好に得ること
ができる。

【図面の簡単な説明】

第１図は本発明の半導体記憶装置の第１実施例を示す断
面図、第２図はその製造方法を示す断面図、第３図は第
２実施例を示す断面図、第４図は第３実施例を示す断面
図、第５図は第４実施例を示す断面図、第６図は第５実
施例を示す断面図、第７図は従来装置の断面図である。 １・・・半導体基板、２・・・不純物領域、３・・・ト
ンネル絶縁膜、４・・・ゲート絶縁膜、５・・・フロー
ティングゲート、５ａ・・・フローティングゲートの低
濃度部分、５ｂ・・・フローティングゲートの通常濃度
部分、８・・・絶縁膜（保護膜）、９・・・窒化膜（保
護膜）、１０・・・ポリシリコン層、１１・・・保護膜
。 く ｍ Ｃ５Ｊ　　　　　　　　　　　　　　　　　　　　　（
％Ｊ（＼１−）１ ■

Claims (1)

1. 【特許請求の範囲】 １、半導体基板内の不純物領域上に形成された絶縁膜と
   、この絶縁膜上に形成された不純物領域からなるフロー
   ティングゲートと、前記絶縁膜の一部に形成され前記フ
   ローティングゲートの電荷の出入れに関与するトンネル
   絶縁膜とを有する半導体記憶装置において、前記フロー
   ティングゲートの前記トンネル絶縁膜と接する領域を含
   む部分の不純物濃度が前記フローティングゲートの他の
   部分の不純物濃度よりも低濃度となっていることを特徴
   とする半導体記憶装置。 ２、半導体基板内に不純物領域を形成する工程と、前記
   半導体基板上に絶縁膜を形成した後、この絶縁膜の一部
   を除去し、この除去部分に前記絶縁膜より薄いトンネル
   絶縁膜を形成する工程と前記トンネル絶縁膜を含む前記
   絶縁膜上にシリコン層を形成した後、このシリコン層上
   に保護膜を形成する工程と、前記シリコン層上の前記ト
   ンネル絶縁膜に対応する領域の保護膜を残すように前記
   保護膜を除去する工程と、前記残した保護膜をマスクと
   して前記シリコン層を不純物領域からなるフローティン
   グゲートとする工程とを備えていることを特徴とする半
   導体記憶装置の製造方法。