JPH01280890A - Ic card - Google Patents
Ic cardInfo
- Publication number
- JPH01280890A JPH01280890A JP63110865A JP11086588A JPH01280890A JP H01280890 A JPH01280890 A JP H01280890A JP 63110865 A JP63110865 A JP 63110865A JP 11086588 A JP11086588 A JP 11086588A JP H01280890 A JPH01280890 A JP H01280890A
- Authority
- JP
- Japan
- Prior art keywords
- card
- power consumption
- mode
- low power
- mpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Credit Cards Or The Like (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は外部機器である送受信機に挿着されて当該送受
信機との間で情報の授受を行うICカードに間する。DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention is applied to an IC card that is inserted into a transmitter/receiver, which is an external device, and exchanges information with the transmitter/receiver.
〈従来の技術〉
小型演算装置やメモリ等を内蔵したICカードは、コン
ピュータ等の送受信装置との間で情報の授受を行うこと
により利用に供せられる。<Prior Art> An IC card containing a small arithmetic device, a memory, etc. is put to use by exchanging information with a transmitting/receiving device such as a computer.
第9図及び第10図に基づいて従来のICカードの作動
を説明する。The operation of a conventional IC card will be explained based on FIGS. 9 and 10.
まず、ICカードの動作シーケンスを示す第9図におい
て、ICカードが送受信機に挿着されてICカード内の
超小型演算装置(MPU)が送受信機からのコマンドを
受信すると、このコマンドをチエツクしてコマンド処理
を実行し、その結果を送受信機へ出力する。なお、この
動作において、送受信機からの通信にエラーがある場合
若しくはコマンドにエラーがある場合には送受信機へエ
ラーメッセイジが出力される。First, in FIG. 9, which shows the operation sequence of an IC card, when the IC card is inserted into a transceiver and the microcomputer unit (MPU) inside the IC card receives a command from the transceiver, this command is checked. executes command processing and outputs the results to the transceiver. In addition, in this operation, if there is an error in the communication from the transceiver or if there is an error in the command, an error message is output to the transceiver.
そしてICカードのMPUは第10図に示すようなサイ
クルに従って行われる。すなわち、ICカードが送受信
機に挿着されて送受信機から電源電圧Vccとクロック
信号CLKがそれぞれIC電力 −ドのMPUに供給さ
れ、更に送受信機からリセット信号R5T (オーバー
・バー)がMPUに人力されると、MPUは初期化等の
リセットルーチン(AO)を行い、送受信機へ送信可能
を知らせるアンサ−信号ANSWERTo RESE
tを送信する(A1)。そして、MPUは送受信機から
のコマンド信号(コマンドと共にデータも含むシリアル
信号5IO)の入力を待ち(A2)、コマンド信号が人
力された場合には(A3)コマンド処理を実行して(A
4)その結果を送受信機へ出力する(A5)。このよう
な一連の動作が終了すると、MPUは送受信機から次の
コマンド信号が人力されるのを待ち(A2)、コマンド
信号が入力されたときには(A3)上記と同様な処理を
繰り返す。The MPU of the IC card is performed according to the cycle shown in FIG. That is, the IC card is inserted into the transceiver, the transceiver supplies the power supply voltage Vcc and the clock signal CLK to the MPU of the IC power mode, and the transceiver also sends a reset signal R5T (over bar) to the MPU manually. Then, the MPU performs a reset routine (AO) such as initialization, and sends an answer signal ANSWERTo RESE informing the transceiver that transmission is possible.
t (A1). Then, the MPU waits for input of a command signal (serial signal 5IO that includes data as well as command) from the transceiver (A2), and if the command signal is input manually (A3), executes command processing (A
4) Output the result to the transceiver (A5). When such a series of operations is completed, the MPU waits for the next command signal to be manually input from the transceiver (A2), and when the command signal is input (A3), repeats the same process as above.
〈発明が解決しようとする課題〉
ここで、ICカードを挿着する送受信機を持ち運び自在
なものとすれば、ICカードシステムとして用途が拡大
することから、送受信機に電源電池を内蔵してハンディ
−化することが強く望まれている。<Problem to be solved by the invention> Here, if the transceiver into which an IC card is inserted is made portable, its use as an IC card system will expand, so it is possible to make the transceiver equipped with a built-in power battery to make it portable. - It is strongly desired that the
このようなシステムを実現するためには、送受信機に内
蔵される電源電池の寿命を延ばす必要があり、送受信機
からICカードへ供給される電力の消費を極力抑える必
要がある。この方策として電池の容量を大きくすること
が考えられるが、電池の設置スペース的な制約や送受信
機の軽量化の必要性等から、電池容量増大には限界があ
る。また、ICカードに内蔵するデバイスを低消費電力
型のCM OS等に変更する方策も考えられるが、デバ
イス類の新たな設計が強いられる等、ICカードの開発
コストの面で大きな問題がある。In order to realize such a system, it is necessary to extend the life of the power supply battery built into the transceiver, and it is necessary to suppress the consumption of power supplied from the transceiver to the IC card as much as possible. One possible solution to this problem is to increase the capacity of the battery, but there is a limit to increasing the battery capacity due to constraints on the installation space of the battery, the need to reduce the weight of the transmitter/receiver, and so on. Another possibility is to change the device built into the IC card to a low-power-consumption CMOS, but this poses a major problem in terms of IC card development costs, such as requiring a new design for the devices.
本発明は上記従来の事情に鑑みなされたもので、上記不
具合を伴うことなくICカードの低消費電力化を合理的
に達成することを目的とする。The present invention has been made in view of the above-mentioned conventional circumstances, and it is an object of the present invention to rationally achieve low power consumption of an IC card without the above-mentioned problems.
く課題を解決するための手段〉
低消費電力化を達成する本発明のICカードは、情報処
理モードと低消費電力モードとを有する小型演算装置を
備えたICカードにおいて、前記小型演算装置が起動さ
れた後に前記小型演算装置を低消費電力モードに遷移さ
せる低消費電力モード遷移手段と、外部の送受信機から
の割り込み信号により前記小型演算装置を低消費電力モ
ードから情報処理モードヘ遷移させる情報処理モード遷
移手段と、情報処理を実行した後に前記小型演算装置を
再び低消費電力モードに遷移させる低消費電力モード復
帰手段とを備えたことを特徴とする。Means for Solving the Problems> An IC card of the present invention that achieves low power consumption is an IC card equipped with a small arithmetic unit having an information processing mode and a low power consumption mode, in which the small arithmetic unit is activated. low power consumption mode transition means for transitioning the small arithmetic unit to a low power consumption mode after the small arithmetic operation has been performed; and an information processing mode for transitioning the small arithmetic unit from the low power consumption mode to an information processing mode in response to an interrupt signal from an external transceiver. The present invention is characterized by comprising a transition means and a low power consumption mode return means for causing the small-sized arithmetic device to transition to the low power consumption mode again after performing information processing.
く作用〉
本発明のICカードに内蔵された小型演算装置(CPU
、MPU)は起動された後に低消費電力モード遷移手段
によって自動的に低消費電力モードに遷移し、送受信機
からの割り込み信号が入力された時に情報処理モード遷
移手段によって低消費電力モードから情報処理モードヘ
遷移して送受信機からのコマンドに基づいた情報処理を
実行する。そして、小型演算装置は情報処理の結果を送
受信機へ出力した後、低消費電力モード復帰手段によっ
て再び低消費電力モードに遷移する。すなわち、送受信
機からのコマンド信号が人力されるのを待つ間、ICカ
ードの小型演算装置は低消費電力モードに遷移した状態
となり、この間の電力消費を低減する。Function> The small arithmetic unit (CPU) built into the IC card of the present invention
, MPU) automatically transitions to the low power consumption mode after being activated by the low power consumption mode transition means, and changes from the low power consumption mode to information processing by the information processing mode transition means when an interrupt signal from the transceiver is input. mode and executes information processing based on commands from the transceiver. Then, after the small arithmetic device outputs the results of the information processing to the transmitter/receiver, the small-sized arithmetic device transits to the low power consumption mode again by the low power consumption mode return means. That is, while waiting for a command signal from the transmitter/receiver to be input manually, the small arithmetic unit of the IC card is in a state of transitioning to a low power consumption mode, reducing power consumption during this time.
〈実施例〉
本発明のICカードを実施例に基づいて具体的に説明す
る。<Example> The IC card of the present invention will be specifically described based on an example.
まず、本発明の一実施例に係るICカードの構成を第1
図に基づいて説明する。First, the configuration of an IC card according to an embodiment of the present invention will be explained in the first section.
This will be explained based on the diagram.
ICカード1には超小型演算装置であるMPU2と共に
メモリとして書き込み読み出し可能なEEPROM3が
内蔵されており、MPU2とEEPROM3とはマルチ
ビットのアドレス信号線An、データ信号線D8、制御
信号線CTRLにより接続されている。The IC card 1 has a built-in EEPROM 3 that can be written and read as a memory together with an MPU 2 which is an ultra-small arithmetic unit, and the MPU 2 and the EEPROM 3 are connected by a multi-bit address signal line An, a data signal line D8, and a control signal line CTRL. has been done.
尚、本実施例のMPU2としては日立製作所製のHD6
301系シリーズを用いている。The MPU2 in this embodiment is HD6 manufactured by Hitachi.
The 301 series is used.
ICカード1が挿着される送受信機5は互いにデータ・
アドレスバスて接続されたインターフェース6とパーソ
ナルコンピュータ7とを有している。送受信機5はイン
ターフェース6とパーソナルコンピュータ7とを一体と
して持ち運び自在なハンディ−なものであり、その電源
として電池(図示せず)が内蔵されている。The transceiver 5 into which the IC card 1 is inserted exchanges data with each other.
It has an interface 6 and a personal computer 7 connected via an address bus. The transmitter/receiver 5 is a portable and portable device that integrates an interface 6 and a personal computer 7, and has a built-in battery (not shown) as its power source.
使用に際して、ICカード1はインターフェース6に挿
着され、インターフェース6の電源端子Vcc 及び
接地端子GNDがMPU2とメモリ3とにそれぞれ接続
されて、送受信機S側からこれらMPU2とメモリ3と
に電源電圧を供給する。In use, the IC card 1 is inserted into the interface 6, the power terminal Vcc and the ground terminal GND of the interface 6 are connected to the MPU 2 and the memory 3, respectively, and the power supply voltage is applied to the MPU 2 and the memory 3 from the transceiver S side. supply.
また、インターフェース6のクロック信号出力端子CL
K、リセット信号出力端子RST (オーバー・バー)
はそれぞれMPU2に接続され、送受信機5側からMP
U2にクロック信号、リセット信号が入力される。また
、インターフェース6の情報信号入出力端子SIOはM
PU2の出力端子TX、入力端子RX、割り込み信号入
力端子IRQ(オーバー・バー)に接続され、送受信機
5とICカード1との間で情報の授受がなされる。尚、
MPU2のIRQ(オーバー・バー)端子はメモリ3の
RDY/BUSY (オーバー・バー)端子に接続され
、後述のようにメモリ3への書き込み中はMPU2への
IRQ割り込みを禁止するようにしている。In addition, the clock signal output terminal CL of the interface 6
K, Reset signal output terminal RST (over bar)
are connected to the MPU2, and the MP
A clock signal and a reset signal are input to U2. Also, the information signal input/output terminal SIO of the interface 6 is M
It is connected to the output terminal TX, input terminal RX, and interrupt signal input terminal IRQ (over bar) of the PU 2, and information is exchanged between the transceiver 5 and the IC card 1. still,
The IRQ (over bar) terminal of the MPU 2 is connected to the RDY/BUSY (over bar) terminal of the memory 3, and IRQ interrupts to the MPU 2 are prohibited during writing to the memory 3, as described later.
上記構成のICカード1の作動を第2図〜第6図に示す
フローチャートに沿って説明する。The operation of the IC card 1 having the above structure will be explained with reference to the flowcharts shown in FIGS. 2 to 6.
まず、メインルーチンを表す第2図に示すように、IC
カード1が送受信機5に挿着されて送受信機5から電源
電圧Vccが供給されると共にクロック信号CLK及び
リセット信号RST (オーバー・バー)が入力される
と、MPU2は初期化等のハードリセットルーチンを行
い(ステップS1)、送受信機5ヘコマンド信号を送信
可能であることを知らせるアンサ−信号ANSWERT
ORESETを出力する(ステップS2)。First, as shown in Figure 2, which represents the main routine, the IC
When the card 1 is inserted into the transceiver 5 and the power supply voltage Vcc is supplied from the transceiver 5, as well as the clock signal CLK and the reset signal RST (over bar) are input, the MPU 2 performs a hard reset routine such as initialization. (step S1), and sends an answer signal ANSWERT to inform that the command signal can be transmitted to the transceiver 5.
ORESET is output (step S2).
次いで、MPU2は5LEEP MODE遷移ルーチ
ンを実行しくステップS3)、本実施例における低消費
電力モードであるスリーブモードヘ遷移する。5LEE
P MODE遷移ルーチンでは、第3図に示すように
、MPU2のIRQ(オーバー・バー)端子を活性化し
てIRQ割り込み信号の入力による割り込み可能な状態
としくステップ521)、MPU2の情報処理回路が停
止して消費電力がきわめて小さい(通常作動時の約1/
6)スリーブモードヘの遷移を命令する(ステップ52
2)。これらMPU2で実行されるステップS3、S2
1、S22はMPU2を起動後に低消費電力モードヘ遷
移させる低消費電力モード遷移手段を構成している。Next, the MPU 2 executes a 5LEEP MODE transition routine (step S3), and transitions to the sleep mode, which is the low power consumption mode in this embodiment. 5LEE
In the P MODE transition routine, as shown in FIG. 3, the IRQ (over bar) terminal of MPU2 is activated to enable interrupts by inputting an IRQ interrupt signal (step 521), and the information processing circuit of MPU2 is stopped. The power consumption is extremely low (approximately 1/1 of normal operation).
6) Command transition to sleeve mode (step 52)
2). Steps S3 and S2 executed by these MPU2
1, S22 constitutes a low power consumption mode transition means for transitioning the MPU 2 to a low power consumption mode after startup.
スリーブモードヘの遷移命令によりMPU2がスリーブ
モードに遷移した状態では、MPU2はIRQ (オー
バー・バー)端子に送受信機5からIRQ割り込み信号
が入力されたか否かを判断しくステップS4)、IRQ
割り込み信号が入力されたときにはACTIVE M
ODE遷移ルーチンを実行しくステップS5)、MPU
2の情報処理回路が活性化されたアクティブモード(情
報処理モード)へ遷移する。ACTIVE MODE
遷移ルーチンでは、第4図に示すように、IRQ割り込
み信号を受けてMPU2のIRQ(オーバー・バー)端
子をマスクし、IRQ割り込み信号の入力による割り込
み不可能な状態としくステップ531)、スタックポイ
ンタSPに規定値を設定しくステップ532)、第5図
に示すコマンド入力ルーチンのアドレスをプログラムカ
ウンタPCに設定する(ステップ533)。これらMP
U2で実行されるステップS4、S5、S31、S32
、S33は送受信機5からの割り込み信号に基づいてM
PU2を情報処理モードに遷移させる情報処理モード遷
移手段を構成している。In the state where the MPU 2 has transitioned to the sleeve mode by the transition command to the sleeve mode, the MPU 2 determines whether or not an IRQ interrupt signal has been input from the transceiver 5 to the IRQ (over bar) terminal (step S4).
ACTIVE M when an interrupt signal is input
Step S5) to execute the ODE transition routine, the MPU
A transition is made to an active mode (information processing mode) in which the No. 2 information processing circuit is activated. ACTIVE MODE
In the transition routine, as shown in FIG. 4, in response to the IRQ interrupt signal, the IRQ (over bar) terminal of the MPU 2 is masked to make it impossible to be interrupted by the input of the IRQ interrupt signal (step 531), and the stack pointer is A specified value is set in SP (step 532), and the address of the command input routine shown in FIG. 5 is set in the program counter PC (step 533). These MP
Steps S4, S5, S31, S32 executed in U2
, S33 performs M based on the interrupt signal from the transceiver 5.
It constitutes an information processing mode transition means for transitioning the PU2 to an information processing mode.
ステップS5によりMPU2が情報処理モードに遷移し
た状態では、MPU2はインターフェース6のSIOか
ら入力されたコマンド信号(コマンドと共にデータも含
むバイト単位のシリアル信号)に基づく処理を実行する
(ステップS6)。In the state in which the MPU 2 has transitioned to the information processing mode in step S5, the MPU 2 executes processing based on a command signal (a byte-based serial signal that includes data as well as a command) input from the SIO of the interface 6 (step S6).
この情報処理を終了した後に5LEEP ’MODE
遷移ルーチンを実行して再びスリーブモードに遷移する
(ステップS7)。すなわち、第7図に示すように、コ
マンドを受信して(A3)これを処理しくA4)、処理
結果を出力した後は(A5)次のコマンドが入力される
までの間(インターフェース6とコンピュータ7との間
の通信にかかる時間)、MPU2は消費電力の小さいス
リーブモードに遷移して保持される。上記MPU2によ
って実行されるステップS7は情報処理を終了した後に
MPU2を再び低消費電力モードヘ復帰させる低消費電
力モード復帰手段を構成している。5LEEP 'MODE after finishing this information processing
A transition routine is executed to transition to the sleeve mode again (step S7). That is, as shown in FIG. 7, after receiving a command (A3), processing it (A4), and outputting the processing result (A5), until the next command is input (interface 6 and computer 7), the MPU 2 transitions to and maintains a sleep mode with low power consumption. Step S7 executed by the MPU 2 constitutes a low power consumption mode return means for returning the MPU 2 to the low power consumption mode again after completing the information processing.
上記ステップS6のコマンド処理では、第5図及び第6
図に示す処理が実行される。すなわち、コマンド信号が
入力されると(ステップ541)、この入力通信にエラ
ーがあるかをチエツクしくステップ542)、更にコマ
ンドをチエツクしくステップS43.44)、コマンド
に応じた処理を実行して(ステップ545)その結果を
送受信機5へ出力する(ステップ546)。尚、入力通
信やコマンドにエラーがある場合にはエラー処理が実行
され(ステップ547)、エラーメツセージが出力され
る。In the command processing in step S6 above, FIGS.
The process shown in the figure is executed. That is, when a command signal is input (step 541), it checks whether there is an error in this input communication (step 542), further checks the command (steps S43 and 44), and executes processing according to the command ( Step 545) Output the result to the transceiver 5 (Step 546). Note that if there is an error in the input communication or command, error processing is executed (step 547) and an error message is output.
また、上記コマンド処理(ステップ545)においてメ
モリ3への書き込み処理を実行する場合には、第6図及
び第8図に示すように、スリーブモードヘの遷移が行わ
れる。すなわち、MPU2はメモリ3へ制御信号゛を送
信してデータ書き込みを指示すると共にアドレス及びデ
ータを供給する(ステップ551)。そして、第3図に
示した5LEEP MODE遷移ルーチンを実行しく
ステップ552)、MPU2はスリーブモードヘ遷移す
る。メモリ3の書き込み処理が実行されている状態では
メモリ3のRDY/BUSY (オーバー・バー)が“
L”レベルとなり、これがインバータ8で反転されてM
PU2のIRQに“H”レベルとして供給され、IRQ
への割り込みを禁止した状態に保持する。このようにM
PU2がスリーブモードにある状態において、メモリ3
への書き込みが終了すると、メモリ3のRDY/BUS
Y(オーバー会バー)が“H”レベルとなり、これがイ
ンバータ8で反転されてMPU2のIRQに“L”レベ
ルとして供給されて、IRQへの割り込みが発生しくス
テップ553)、第4図に示したACTIME MO
DE遷移ルーチンカ実行されてアクティブモードに遷移
する(ステップ554)。すなわち、メモリ3の書き込
みがなされている間、MPU2は消費電力の小さいスリ
ーブモードにイ呆持される。Further, when writing processing to the memory 3 is executed in the above command processing (step 545), a transition to sleeve mode is performed as shown in FIGS. 6 and 8. That is, the MPU 2 sends a control signal to the memory 3 to instruct data writing and supplies an address and data (step 551). Then, the 5LEEP MODE transition routine shown in FIG. 3 is executed (step 552), and the MPU 2 transitions to the sleeve mode. While the memory 3 write process is being executed, the RDY/BUSY (over bar) of memory 3 is “
It becomes L” level, which is inverted by inverter 8 and becomes M
Supplied as “H” level to IRQ of PU2, IRQ
Keeps interrupts disabled. Like this M
When PU2 is in sleeve mode, memory 3
When writing to memory 3 is completed, RDY/BUS of memory 3 is
Y (overboard bar) goes to the "H" level, which is inverted by the inverter 8 and supplied to the IRQ of the MPU 2 as the "L" level, causing an interrupt to the IRQ (step 553), as shown in FIG. ACTIME M.O.
The DE transition routine is executed to transition to active mode (step 554). That is, while data is being written to the memory 3, the MPU 2 is kept in a sleep mode with low power consumption.
尚、低消費電力モードとして、上記実施例のHD630
1系の半導体装置ではスリーブモードを用いたが、この
他にノーオペレーションモード等、小型演算装置を構成
する半導体装置の種類に応じて種々設定することができ
る。In addition, as a low power consumption mode, the HD630 of the above embodiment
Although the sleeve mode is used in the 1-series semiconductor device, various other settings such as a no-operation mode can be set depending on the type of semiconductor device constituting the small-sized arithmetic device.
また、半導体装置としてCMO3を用いればより一層の
消費電力低減を図ることができる。Furthermore, if CMO3 is used as the semiconductor device, further reduction in power consumption can be achieved.
く効果〉
本発明によれば、送受信機からのコマンド信号が人力さ
れるのを待つ間、すなわち、ICカード起動後のかなり
の部分を占める時間、ICカードの小型演算装置は低消
費電力モードに遷移した状態となるため、ICカードの
電力消費を大幅に低減することができる。そして、この
ような低消費電力化はICカードのデバイスの変更を伴
わずに低コストにて達成することができる。このように
ICカードの電力消費を大幅に低減できる結果、送受信
機に電源電池を内蔵して送受信機を持ち運び自在なもの
とすることができ、ICカードシステムの用途を拡大す
ることができる。Effects> According to the present invention, while waiting for a command signal from the transmitter/receiver to be input manually, that is, during the time that occupies a considerable portion of the time after the IC card is activated, the small arithmetic unit of the IC card enters the low power consumption mode. Since the state is changed, the power consumption of the IC card can be significantly reduced. Such reduction in power consumption can be achieved at low cost without changing the IC card device. As a result of being able to significantly reduce the power consumption of the IC card in this manner, the transmitter/receiver can have a built-in power supply battery to make the transmitter/receiver portable, and the applications of the IC card system can be expanded.
また、本発明の適用は送受信機に電源電池を内蔵させた
形式のものに限定されるものではなく、ICカードに電
源電池を内蔵させた場合にも適用することができ、この
場合には低消費電力化によってICカードの寿命を長く
することができるという効果がある。更にまた、ICカ
ードに電R電池を内蔵することなく且つ送受信機の電源
として電池を用いない形式のものにも本発明を適用する
ことができ、この場合には、消費電力の低減によってI
Cカードに内蔵されている半導体装置の発熱を低減する
ことができ、ICカードの耐久性を向上することができ
るという効果がある。Further, the application of the present invention is not limited to a transceiver that has a built-in power battery, but can also be applied to a case where an IC card has a built-in power battery. This has the effect of extending the life of the IC card by reducing power consumption. Furthermore, the present invention can be applied to an IC card that does not have a built-in battery and does not use a battery as a power source for a transmitter/receiver.
This has the effect that the heat generated by the semiconductor device built into the C card can be reduced and the durability of the IC card can be improved.
第1図は本発明の一実施例に係るICカードシステムの
構成図、第2図は本発明の一実施例に係るICカートの
作動を示すメインルーチンのフローチャート、第3図は
その5LEEP MODEへの遷移ルーチンを示すフ
コ−チャート、第4図はそのACTIVE MODE
への遷移ルーチンを示すフローチャート、第5図はその
コマンド入力ルーチンを示すフローチャート、第6図は
そのメモリ書き込みルーチンを示すフローチャート、第
7図はコマンド信号に対するICカードのモード状態を
説明するタイムチャート、第8図はメモリ書き込み時に
おける動作を説明するタイムチャート、第9図は従来の
ICカードの動作の説明図、第10図はそのMPUの動
作を説明するタイムチャートである。
】はICカード、
2は小型演算装置(MPU)、
5は送受信機、
6はインターフェース、
7はコンピュータである。
特許出願人 °凸版印刷株式会社代理人 弁
理士 桑 井 清 −
第1図
し−一一一−
M2図
第3図
第4図
第5図
第6図Fig. 1 is a block diagram of an IC card system according to an embodiment of the present invention, Fig. 2 is a flowchart of a main routine showing the operation of an IC card according to an embodiment of the present invention, and Fig. 3 is a flowchart of the main routine to the 5LEEP MODE. A Fuco chart showing the transition routine of , Figure 4 shows its ACTIVE MODE
5 is a flowchart showing the command input routine, FIG. 6 is a flowchart showing the memory write routine, and FIG. 7 is a time chart explaining the mode state of the IC card in response to a command signal. FIG. 8 is a time chart for explaining the operation during memory writing, FIG. 9 is a time chart for explaining the operation of a conventional IC card, and FIG. 10 is a time chart for explaining the operation of the MPU. ] is an IC card, 2 is a small processing unit (MPU), 5 is a transceiver, 6 is an interface, and 7 is a computer. Patent Applicant Toppan Printing Co., Ltd. Agent Patent Attorney Kiyoshi Kuwai - Figure 1 - 111 - Figure M2 Figure 3 Figure 4 Figure 5 Figure 6
Claims (1)
装置を備えたICカードにおいて、前記小型演算装置が
起動された後に前記小型演算装置を低消費電力モードに
遷移させる低消費電力モード遷移手段と、外部の送受信
機からの割り込み信号により前記小型演算装置を低消費
電力モードから情報処理モードヘ遷移させる情報処理モ
ード遷移手段と、情報処理を実行した後に前記小型演算
装置を再び低消費電力モードに遷移させる低消費電力モ
ード復帰手段とを備えたことを特徴とするICカード。In an IC card equipped with a small arithmetic device having an information processing mode and a low power consumption mode, a low power consumption mode transition means for transitioning the small arithmetic device to a low power consumption mode after the small arithmetic device is activated; information processing mode transition means for transitioning the small arithmetic unit from a low power consumption mode to an information processing mode in response to an interrupt signal from an external transceiver; and for transitioning the small arithmetic unit to the low power consumption mode again after performing information processing; An IC card characterized by comprising means for returning to a low power consumption mode.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63110865A JP2654803B2 (en) | 1988-05-06 | 1988-05-06 | IC card |
| DK198902139A DK174975B1 (en) | 1988-05-06 | 1989-05-02 | Integrated circuit board |
| NO891828A NO176079C (en) | 1988-05-06 | 1989-05-03 | Integrated circuit board |
| US07/347,212 US5129091A (en) | 1988-05-06 | 1989-05-04 | Integrated-circuit card with active mode and low power mode |
| DE68920216T DE68920216T2 (en) | 1988-05-06 | 1989-05-05 | Integrated circuit card with low power consumption. |
| EP89108155A EP0349726B1 (en) | 1988-05-06 | 1989-05-05 | Integrated-circuit card with a low power consumption mode |
| US07/872,528 US5410714A (en) | 1988-05-06 | 1992-04-23 | Integrated-circuit card equipped with a single chip data processor automatically entering low-power consumption mode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63110865A JP2654803B2 (en) | 1988-05-06 | 1988-05-06 | IC card |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7313460A Division JP2601248B2 (en) | 1995-11-06 | 1995-11-06 | Communication method of IC card system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01280890A true JPH01280890A (en) | 1989-11-13 |
| JP2654803B2 JP2654803B2 (en) | 1997-09-17 |
Family
ID=14546642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63110865A Expired - Lifetime JP2654803B2 (en) | 1988-05-06 | 1988-05-06 | IC card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2654803B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02196389A (en) * | 1989-01-26 | 1990-08-02 | Hitachi Maxell Ltd | Ic card |
| JP2010097282A (en) * | 2008-10-14 | 2010-04-30 | Autonetworks Technologies Ltd | Controller and method of releasing resting state |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61285521A (en) * | 1985-06-12 | 1986-12-16 | Hitachi Ltd | Computer device of low power consumption |
| JPS6347812A (en) * | 1986-08-15 | 1988-02-29 | Fujitsu Kiden Ltd | Sleep mode controller |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2601248B2 (en) | 1995-11-06 | 1997-04-16 | 凸版印刷株式会社 | Communication method of IC card system |
-
1988
- 1988-05-06 JP JP63110865A patent/JP2654803B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61285521A (en) * | 1985-06-12 | 1986-12-16 | Hitachi Ltd | Computer device of low power consumption |
| JPS6347812A (en) * | 1986-08-15 | 1988-02-29 | Fujitsu Kiden Ltd | Sleep mode controller |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02196389A (en) * | 1989-01-26 | 1990-08-02 | Hitachi Maxell Ltd | Ic card |
| JP2010097282A (en) * | 2008-10-14 | 2010-04-30 | Autonetworks Technologies Ltd | Controller and method of releasing resting state |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2654803B2 (en) | 1997-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5129091A (en) | Integrated-circuit card with active mode and low power mode | |
| JP3813849B2 (en) | Card device | |
| US20030236934A1 (en) | Memory drive having multi-connector and method of controlling the same | |
| US6991173B2 (en) | Method and apparatus for autoreset of a USB smart card device in a mute mode | |
| WO2006070906A1 (en) | Card and host apparatus | |
| JP2004500717A (en) | Integrated circuit with various modes of operation and method therefor | |
| US6016549A (en) | Peripheral unit having at least two sequencer circuits configured to control data transfers for power saving | |
| US5867718A (en) | Method and apparatus for waking up a computer system via a parallel port | |
| JP2001051756A (en) | Power-on method of computer and computer | |
| WO1999021127A1 (en) | Card-shaped medium and pc card | |
| CN110888831B (en) | A multi-power domain asynchronous communication device | |
| JP7374588B2 (en) | Electronic equipment connected to a PCI device and equipped with a device capable of transitioning to a power saving state, and its control method | |
| JP2654803B2 (en) | IC card | |
| JPH08123583A (en) | Device for determining inner state | |
| JP2601248B2 (en) | Communication method of IC card system | |
| JP2560427B2 (en) | IC card | |
| JPH01280891A (en) | Ic card | |
| CN1956096B (en) | Memory device input buffer, associated memory device, controller and system | |
| JPH05108539A (en) | Data processing device | |
| JP2817503B2 (en) | IC card terminal | |
| JPH02196390A (en) | Ic card | |
| JP4784006B2 (en) | Electronics | |
| JP4364211B2 (en) | Card device | |
| JPS63268085A (en) | Portable memory medium reading and writing device | |
| JP4485113B2 (en) | PC adapter for small cards |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |