JPH01283015A

JPH01283015A - 信号演算装置

Info

Publication number: JPH01283015A
Application number: JP63109039A
Authority: JP
Inventors: Junichi Shiozaki; 塩崎　淳一; Akira Bando; 明阪東; Shigehiro Kayukawa; 粥川　滋広; Ikuro Miyashita; 宮下　郁朗
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-05-06
Filing date: 1988-05-06
Publication date: 1989-11-14
Anticipated expiration: 2011-06-05
Also published as: JP2505247B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、交流電気信号のベクトル検出装置に係り、特
に、デジタル信号処理中に発生するエラーが生じても、
これを検出・訂正するベクトル演算装置に関する。

〔従来の技術〕

例えば、励磁制御により有効電力制御を行う交流励磁同
期機を用いた可変速発電システムや、系統インピーダン
スを検出して系統保護を行うシステムでは、電圧や電流
などの交流量の大きさと位相、即ち、ベクトルを検出す
る必要がある。

このような目的に使用される交流信号のベクトル演算装
置のうち、入力信号をサンプリングしてデジタル信号処
理するものには、例えば、電気工学ハンドブック（電気
学会１９７８年）ｐｐ。

９４４〜９４５にいくつかの例が挙げられている。

デジタル信号処理する装置では、検出精度を高めようと
すると、一般に、処理が複雑となり、演算時間が長くな
り、センサとしての高速応答が損われる傾向があった。

このような問題に対して、ベクトルの検出に離散的フー
リエ変換を応用し、演算アルゴリズムに漸化式を用いて
演算量を減らす方法が、米国特許第４１４８０８７号に
提案されている。

以下、この従来技術による方法について第３図を用いて
説明する。

第３図において、１０はベクトル演算器、ｘ　（＝）は
交流信号入力、１１及び１２はそれぞれ位相基準信号発
生回路、１３は交流信号入力をディジタル変換するＡＤ
変換器、１４は１３のサンプル時刻を与えるクロック、
１７ａ〜１７Ｑ、及び、２１．２２は１サンプル間隔の
遅延回路である。

なお、加算器２５はエラー発生の機構を等測的に加算器
で表わしたものである。

入力Ｘ　（ｔ）が６０Ｈｚ系統の電圧の場合について説
明する。ＡＤ変換器１３はクロック１４の発生する７２
０Ｈｚのサンプル間隔で入力Ｘ（ｔ）をサンプルし、デ
ィジタルデータの系列ｘ　ｒ　（ｒ　＝　０　。

１．２．・・・）に変換する。ベクトル演算器１ｏの働
きは、サンプルｘｒが入力された時、過去にサンプルの
データＸ　ｒ−１１，Ｘ　ｒ−１０１”’　Ｘ　ｒ　　
（入力信号の一周期分に相当する）と、位相基準信号５
ｉｎ−ｒ　　との間で離散的フーリエ変換を行うことで
ある。すなわち、フーリエ係数Ｘ（ｒ）ｘ（ｒ）　＝Ｒ
ｅ（ｘ（ｒ））＋ｊｒ、（ｘ（１））但し、記号Ｒｅは
実部を、■、は虚部をとることを意味する。

遅延回路１７ａ〜１７Ｑは、このｘｒ　をＲサンプル間
隔の間、記憶しておくためのものである。

また、遅延回路２１．２２は、−サンプル間隔前のベク
トルＸ（ｒ−ｔ）を記憶しておくためのものである。

位相基準発生回路は、式（１）のｃｏｓ　−ｒ　。

５ｉｎ−ｒ　　を発生するための回路である。ｒ＝ｏの
時点で、遅延回路１５ａ〜１５Ｑにｃｏｓ　−Ｘ　１１
π 〜−５ｉｎ　−Ｘ　Ｑ　　を、それぞれ初期設定する。

そうすることにより、乗算器１９には、サンプル毎にｂ
　　　　　　　　　　６される。

トルｘ（ｒ）が計算できる。

計算されていたと仮定する。即ち、式（１）から、下式
で表わされる。

１１　　　π 同様に、・・・（４）となって、式（１）と一致し、ｘ（ｒ）も正しく計算さ
れることがわかる。初期設定で、遅延回路１７ａ〜１７
ｆｌ及び２１．２２を全て０となるようにすれば式（１
）が満たされる。

この従来例によれば、離散的フーリエ変換の式（１）を
そのまま計算する場合に比べて１乗算回数が、−サンプ
ルあたり二十四回から二回に減らすことができ、演算の
高速化が図れる。

〔発明が解決しようとする課題〕

上記従来技術では、離散的フーリエ変換の精度を何ら落
すことなく演算量を大幅に減らすことができるが、ノイ
ズ、ハードウェアの故障等によりデータに誤りが生じる
場合については考慮されておらず、−原生じたデータ誤
りが永久に繰り越され、定常的な検出誤差として残ると
いう問題があった。

以下、第４図及び第３図を参照しながらこの問題点を説
明する。第４図で（ａ）は入力信号Ｘ２、（ｂ）及び（
ｃ）はそれぞれ位相基準信号Ｃ０８−ｒ及び５ｉｎ−ｒ
、（ｄ）は第３図の加算器２５に印加されるエラー信号
、（ｅ）、（ｆ）はベクトルＸ（ｒ）の実部、虚部をあ
られす。簡単のため、入力ｘｒは位相基準信号ｃｏｓ−
ｒ　　と同位相としてぃる。従って、正常ならばＲｅ　
（ｘ（ｒ））　＝　１　。

１、（Ｘ（１））＝Ｏとなる。しかるに、第４図（ｄ）
に示すようなエラーが−サンプルだけ加わった場合、次
のサンプルから’−（Ｘ（ｒ））にこのエラーに等しい
誤差が重畳し、それ以後、元へ戻ることはない。

本発明の目的は、第３図の従来例のように、再帰的なア
ルゴリズムを用いて交流信号のベクトルを演算する方式
におけるエラーの繰り返しを検知、または、修正する手
段を提供することにある。

〔課題を解決するための手段〕

上記目的は、再帰的なアルゴリズムで演算したベクトル
Ｘ（１）と等しい結果ｘ’　（ｒ）を、非再帰的なアル
ゴリズムで演算する補助的ベクトル演算手段と、ｘ　（
ｒ）とｘ’　（ｒ）とを比較して一致しなかった時、警
報を発する手段とを備えることにより達成される。

〔作用〕

非再帰的なアルゴリズムでは、あるサンプル時点に対応
する演算途中で誤りが生じて演算結果ｘ’　（ｒ）が誤
っても、次のサンプル時点に対応する演算が正しく行わ
れれば前の演算結果Ｙ″（、）の誤りがＸ’（ｒ＋ｘ）
に影響せず、誤りが繰り越されることがない。従って、
誤りが継続して発生しない限り、ｘ’　（ｒ）は必ず正
しい値に復帰する。そのため。

非再帰的アルゴリズムの演算結果Ｘ］、）と、再帰的ア
ルゴリズムの演算結果Ｙ（１）とを比較することにより
ｘ（ｒ）の誤りを検出することができる。また、ｘ（ｒ
）の誤りが検出された時、Ｘ（１）をＸ’　（１）に置
換ることにより、誤りが一時的であれば、次回以降のサ
ンプル時点では誤りを修正することができる。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。以下
、従来例と異る部分に重点を置いて説明する。

第１図において、３０ａ及び３０ｂは補助ベクトル演算
器、３３　ａ　〜３３　Ｑ及び３４ａ〜３４Ｑは乗算器
、３４，３５，２３．２４は加算器、５０は警報発生器
、５１及びＳ２は、二つの入力の一致・不一致を判定す
る比較器、５３は、実部・虚部いずれか片方で不一致が
生じた場合も警報を発するためのＯＲゲートである。ま
た、遅延回路１７Ｑを除く１７ａ〜１７ｍからはタップ
を出し、乗算器３２ａ〜３２Ｑに入力する構成としてい
る。

本実施例では、入力サンプル−回毎に、補助ベクトル演
算器３０ａ、３０ｂは式（１）の演算をそのまま行いベ
クトルｘ’　（ｒ）を出力する働きがある。

従って、本実施例によれば、−サンプル毎に誤りを検出
できる効果がある。

本実施例において、乗算器３２ａ〜３２Ｑ。

３３ａ〜３３Ｑ及び加算器３４．３５の精度が、それぞ
れ乗算器１９．２０及び加算器１８，２３゜２４の精度
と一致する場合はＹ（１）及びｘ’　（１）は最下位ビ
ットまで一致する。これに対し、補助ベクトル演算３０
ａ、３０ｂの方の精度を８ビツト、ベクトル演算器１ｏ
の精度を１６ビツトと、異った精度にとっても良い。こ
の場合、比較器５１゜５２の不一致の判定基準を、精度
差に合わせて緩めたものとする。このような補助ベクト
ル演算器の精度を落とした構成とすれば、演算時間を低
減できる効果がある。

第２図は本発明の他の実施例のブロック図である。

第２図において３０は補助ベクトル演算器、３２．３３
は乗算器、３４．３５は加算器、３６゜３７は１サンプ
ル時間の遅延回路、３１は、サンプルクロック十二回に
つき一回出力がアクティブになる分周器、３８，３９，
７１．７２は分周器３１の出力がアクティブの時接点が
矢印の方に閉じるスイッチ、４０は、常に、ゼロを出力
するゼロ発生器、５４は分周器３１の出力がアクティブ
な時だけ警報を出力するためのＡＮＤゲートである。

本実施例では、補助ベクトル演算器３０は、Ｒサンプル
に一回の割合でベクトルｘ’　（ｒ）を出力する構成と
している。即ち、入力サンプルｘｒ−１１＋Ｘ　ｒ−１
０４”’　Ｘ　ｒ−Ｉ　ＨＸ　ｒに対するベクトルｘ’
　（ｒ）を計算すると、次は、ｘｒ”ｌｙ　ｘｒ”２１
・・・＋　ｘｒ＋ｔｔ。

Ｘ　ｒ＋１２に対するベクトルＸ’　（ｒ”Ｌ２）を計
算する構成となっている。この動作を、以下、簡単に説
明する。

Ｘ′（ｒ）が出力されると同時に分周器３１の出力がア
クティブになるように設定しておく。すると、スイッチ
３８．３９は下側に閉じて遅延回路３６゜３７はゼロク
リアされる。次のサンプル時点でｘｒ＋１が入力される
と、加算器３４．３５の出力は、それぞれとなる。以下類に累算されてゆき、ｘｒ’１２が入力さ
れた時点では、加算器３４．３５の出力は、・・・（５
）・・・（６）となって、所期のベクトルとなる。従って、−サンプル
あたり二回の乗算で済むので、演算時間が短い効果があ
る。比較器５１．５２は、Ｘ　ｒ＋１〜ｘｒ＋ｔｔ（７
）入力の間もＸ　（ｒ＋ｘ）〜Ｘ　（ｒ＋ｘｔ）とＸ’
（ｒ＋ｔ）〜Ｘ’　（ｒ＋ｔｔ）の不一致を検出してい
るが、警報出力はＡＮＤゲート５４でブロックされるの
でアクティブにはならない。

なお、本実施例では、スイッチ７１．７２によって、ｘ
’　（ｒ）の演算が終わると無条件にベクトル演算器１
０の出力Ｙ（１）をｘ’　（１）で置換ねる構成として
いる。このように構成することにより、Ｘ（１）又はｘ
’　（ｒ）に誤りが生じても、誤りの繰り越しのないｘ
’　（１）に入れ替わるので、誤りの原因が一時的であ
れば、誤りは必ず有限の時間で正しい値に戻るという効
果がある。誤りがハードウェア故障など永続的な場合は
、警報が出続けるので。

誤りの訂正はできないが、検出はできる。

乗算、加算の精度がベクトル演算器１０．補助ベクトル
演算器３０で異なる場合は本実施例のように、常に、ｘ
（ｒ）をｘ’　（ｒ）で置き換えるのでなく、誤りが検
出された時のみ置き換える構成としてもよい。この場合
は、補助ベクトル演算器３゜の演算精度を落として演算
時間を低減できる効果がある。

また、誤りの訂正が不要な場合は、スイッチ７１．７２
を省略して加算器２３．２４の出力を直接遅延回路２１
．２２に入力すればよい。

〔発明の効果〕

本発明によれば、誤りが一時的である限り正しい値に復
帰するベクトルの演算結果によって誤り検出ができるの
で、誤検知が続くことなく確実な誤り検出ができ、また
、誤りを訂正することもできる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は本発
明の他の実施例のブロック図、第３図は従来例のブロッ
ク図、第４図は第３図の従来の問題点を説明するための
波形図である。１０・・・ベクトル演算器、１１．１２・・・位相基準
信号発生器、１３・・・ＡＤ変換器、１４・・・サンプ
ルクロック発生器、１５ａ〜１５Ｒ，１６ａ〜１６ｆｌ
。１７　ａ　〜１７　Ｑ　、　２１　、２２　・−・１サ
ンプル遅延回路、１８・・・加算器、１９．２０・・・
乗算器、３０・・・補助ベクトル演算器、３１・・・１
２分周回路、３２゜３３・・・乗算器、３４．３５・・
・加算器、３６．３７・・・１サンプル遅延回路、３８
．３９・・・スイッチ、４０・・・ゼロ発生器、５０・
・・警報発生器、５１゜５２・・・比較器、５３・・・
ＯＲゲート。

Claims

【特許請求の範囲】１、交流入力信号をサンプリングして、サンプル毎に、
連続した過去Ｎ個のサンプルｘ＿ｒ＿−＿Ｎ＿＋＿１、
ｘ＿ｒ＿−＿Ｎ＿＋＿２、・・・ｘ＿ｒ＿−＿１、ｘ＿
ｒの、位相基準信号に対するベクトル＠Ｘ＠（＿ｒ）を
計算するベクトル演算の方式であつて、入力サンプル中
Ｎ−１個以下のサンプルと前記位相基準信号との間で演
算した結果を一サンプル前のベクトル＠Ｘ＠（＿ｒ＿−
＿１）に加減算して前記＠Ｘ＠（＿ｒ）を計算する方式
のベクトル演算装置において、前記ｘ＿ｒ＿−＿Ｎ＿＋＿１、ｘ＿ｒ＿−＿Ｎ＿＋＿２
、・・・、ｘ＿ｒと前記位相基準信号とを入力として前
記＠Ｘ＠（＿ｒ）と一致する＠Ｘ′＠（＿ｒ）を出力す
る補助ベクトル演算手段と、前記＠Ｘ′＠（＿ｒ）と前
記＠Ｘ＠（＿ｒ）とを比較して一致しなかつた時、警報
を発する手段とを備えたことを特徴とする交流信号のベ
クトル演算装置。２、特許請求の範囲第１項において、前記補助ベクトル演算手段は、サンプル二回以上に一回
の割合で前記＠Ｘ′＠（＿ｒ）を出力することを特徴と
する交流信号のベクトル演算装置。３、特許請求の範囲第１項において、前記＠Ｘ＠（＿ｒ）を前記＠Ｘ′＠（＿ｒ）で置換する
手段を備えたことを特徴とする交流信号のベクトル演算
装置。