JPH01284003A - 半波整流回路およびピークホールド回路 - Google Patents
半波整流回路およびピークホールド回路Info
- Publication number
- JPH01284003A JPH01284003A JP63113245A JP11324588A JPH01284003A JP H01284003 A JPH01284003 A JP H01284003A JP 63113245 A JP63113245 A JP 63113245A JP 11324588 A JP11324588 A JP 11324588A JP H01284003 A JPH01284003 A JP H01284003A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input terminal
- output terminal
- mos transistor
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、例えば無線回路において使用される集積回路
化が可能な半波整流回路およびピークホールド回路に関
する。
化が可能な半波整流回路およびピークホールド回路に関
する。
（従来の技術）
従来、この種の回路として例えば次のようなものが知ら
れている。第４図はその構成を示すもので、この回路は
演算増幅器１と、この演算増幅器１への信号の供給をオ
ンオフするトランジスタ２と、このトランジスタ２をス
イッチング制御する比較器３とを有し、これらの回路を
スイッチ８１〜Ｓ５および利得設定用のコンデンサＣＩ
。
れている。第４図はその構成を示すもので、この回路は
演算増幅器１と、この演算増幅器１への信号の供給をオ
ンオフするトランジスタ２と、このトランジスタ２をス
イッチング制御する比較器３とを有し、これらの回路を
スイッチ８１〜Ｓ５および利得設定用のコンデンサＣＩ
。
Ｃ２を介して図示するように接続したものである。
このような構成において、スイッチＳｌ、Ｓ４゜Ｓ５お
よびスイッチＳ２．Ｓ３は第５図のＳＳＩおよびＳＳ２
に示すタイミングでそれぞれオンオフ動作している。こ
の状態で、入力端子ＩＮに供給される交流信号ｖ１ｎが
正（ｖｉｎ≧０）のときには、比較器３の出力は“Ｈ″
レベルなりこれによりトランジスタ２は導通するため、
コンデンサＣ１からコンデンサＣ２へ電荷が転送されて
、回路全体としては利得がＣ２／Ｃ１の増幅器として動
作することになり、この結果上記交流信号ｗｉｎに応じ
た信号が出力端子ＯＵＴから出力される。
よびスイッチＳ２．Ｓ３は第５図のＳＳＩおよびＳＳ２
に示すタイミングでそれぞれオンオフ動作している。こ
の状態で、入力端子ＩＮに供給される交流信号ｖ１ｎが
正（ｖｉｎ≧０）のときには、比較器３の出力は“Ｈ″
レベルなりこれによりトランジスタ２は導通するため、
コンデンサＣ１からコンデンサＣ２へ電荷が転送されて
、回路全体としては利得がＣ２／Ｃ１の増幅器として動
作することになり、この結果上記交流信号ｗｉｎに応じ
た信号が出力端子ＯＵＴから出力される。
一方交流信号ｖｌｎが負（ｖ ｌｎ＜ Ｏ）のときには
、比較器３の出力は“Ｌ″レベルなりこれによりトラン
ジスタ２は遮断状態になるため、コンデンサＣ１からコ
ンデンサＣ２への電荷の転送は行なわれず、このため演
算増幅器１から出力端子ＯＵＴへは電圧は出力されない
。しかして、この回路は入力信号ｗｉｎが正のときには
ＶｏｕＬ−（Ｃ２／Ｃ１）ｖｉｎを、また入力信号ｖｉ
ｎが負のときにはＶｏｕｔ＝０をそれぞれ出力する半波
整流回路として動作する。
、比較器３の出力は“Ｌ″レベルなりこれによりトラン
ジスタ２は遮断状態になるため、コンデンサＣ１からコ
ンデンサＣ２への電荷の転送は行なわれず、このため演
算増幅器１から出力端子ＯＵＴへは電圧は出力されない
。しかして、この回路は入力信号ｗｉｎが正のときには
ＶｏｕＬ−（Ｃ２／Ｃ１）ｖｉｎを、また入力信号ｖｉ
ｎが負のときにはＶｏｕｔ＝０をそれぞれ出力する半波
整流回路として動作する。
（発明が解決しようとする課題）
ところがこのような従来の回路は、全ての回路素子をＭ
ＯＳプロセスにて実現でき、これにより集積回路化が可
能であるが、入力信号ｖｌｎの正負を判定するための比
較器３が必要であり、このため回路の消費電流が大きく
例えば電源としてバッテリを使用した携帯用無線機等に
は適さないという問題点があった。
ＯＳプロセスにて実現でき、これにより集積回路化が可
能であるが、入力信号ｖｌｎの正負を判定するための比
較器３が必要であり、このため回路の消費電流が大きく
例えば電源としてバッテリを使用した携帯用無線機等に
は適さないという問題点があった。
本発明はこの点に着目し、集積化が可能であることは勿
論のこと、電圧比較器を不要として消費電流の低減を図
り、これによグ消費電力が少なく特に電源としてバッテ
リを用いた回路に好適な半波整流回路を提供しようとす
るものである。
論のこと、電圧比較器を不要として消費電流の低減を図
り、これによグ消費電力が少なく特に電源としてバッテ
リを用いた回路に好適な半波整流回路を提供しようとす
るものである。
また本発明の別の目的は、集積化が可能であることは勿
論のこと、電圧比較器を不要として消費電流の低減を図
り、これにより消費電力が少なく特に電源としてバッテ
リを用いた回路に好適なピークホールド回路を提供しよ
うとするものである。
論のこと、電圧比較器を不要として消費電流の低減を図
り、これにより消費電力が少なく特に電源としてバッテ
リを用いた回路に好適なピークホールド回路を提供しよ
うとするものである。
［発明の構成］
（課題を解決するための手段）
本発明は、各々ダイオード接続されかつ相互に順方向直
列接続された第１および第２のＭＯＳトランジスタ回路
と、反転入力端子が第１の抵抗を介して信号入力端子に
接続されるとともに非反転入力端子が接地されかつ出力
端子が上記第１および第２のＭＯＳトランジスタ回路の
相互接続端に接続された演算増幅器とを備え、上記第１
および第２のＭＯ３Ｆ−ランジスタ回路からなる直列回
路の電流流入端側を上記演算増幅器の反転入力端子に接
続するとともに電流流出端側を整流信号出力端子に接続
し、かつこれらの電流流入端と電流流出端との間を第２
の抵抗を介して接続するようにしたものである。
列接続された第１および第２のＭＯＳトランジスタ回路
と、反転入力端子が第１の抵抗を介して信号入力端子に
接続されるとともに非反転入力端子が接地されかつ出力
端子が上記第１および第２のＭＯＳトランジスタ回路の
相互接続端に接続された演算増幅器とを備え、上記第１
および第２のＭＯ３Ｆ−ランジスタ回路からなる直列回
路の電流流入端側を上記演算増幅器の反転入力端子に接
続するとともに電流流出端側を整流信号出力端子に接続
し、かつこれらの電流流入端と電流流出端との間を第２
の抵抗を介して接続するようにしたものである。
また別の本発明は、上記発明の構成に加えて、出力端子
と接地端子との間に容量性負荷を接続するとともに、上
記第１および第２のＭＯＳトランジスタ回路からなる直
列回路の電流流入端と電流流出端との間に接続される第
２の抵抗の抵抗値を、演算増幅器の出力インピーダンス
と上記出力端子側に接続されたＭＯＳトランジスタ回路
の導通抵抗との合成抵抗値よりも十分に大きく設定した
ものである。
と接地端子との間に容量性負荷を接続するとともに、上
記第１および第２のＭＯＳトランジスタ回路からなる直
列回路の電流流入端と電流流出端との間に接続される第
２の抵抗の抵抗値を、演算増幅器の出力インピーダンス
と上記出力端子側に接続されたＭＯＳトランジスタ回路
の導通抵抗との合成抵抗値よりも十分に大きく設定した
ものである。
（作用）
この結果、ダイオード構成のＭＯＳトランジスタを用い
て整流およびピークホールドを行なえるようになり、こ
のため電圧比較器は不要となってこれにより消費電流は
低減され、電源としてバッテリを使用した携帯用無線機
等に好適な回路を提供することが可能となる。また、回
路素子全てをＭＯＳプロセスにて実現可能であるため、
集積回路化についても容易に行ない得る。
て整流およびピークホールドを行なえるようになり、こ
のため電圧比較器は不要となってこれにより消費電流は
低減され、電源としてバッテリを使用した携帯用無線機
等に好適な回路を提供することが可能となる。また、回
路素子全てをＭＯＳプロセスにて実現可能であるため、
集積回路化についても容易に行ない得る。
（実施例）
第１図は本発明の一実施例における半波整流回路の構成
を示すものである。この回路は、反転入力端子（−）と
非反転入力端子（＋）との間に抵抗Ｒ１を直列に介して
入力信号ｖｉｎが供給される演算増幅器１０と、各々ゲ
ートとドレインとが短絡されたＰチャネル形のＭＯＳト
ランジスタ１１およびＮチャネル形のＭＯＳトランジス
タ１２とを有しており、これらのＭＯＳトランジスタ１
１．１２は上記演算増幅器１０の反転入力端子（−）と
出力端子ＯＵＴとの間に順方向に直列接続されている。
を示すものである。この回路は、反転入力端子（−）と
非反転入力端子（＋）との間に抵抗Ｒ１を直列に介して
入力信号ｖｉｎが供給される演算増幅器１０と、各々ゲ
ートとドレインとが短絡されたＰチャネル形のＭＯＳト
ランジスタ１１およびＮチャネル形のＭＯＳトランジス
タ１２とを有しており、これらのＭＯＳトランジスタ１
１．１２は上記演算増幅器１０の反転入力端子（−）と
出力端子ＯＵＴとの間に順方向に直列接続されている。
また、上記各ＭＯＳトランジスタ１１．１２の直列回路
には抵抗Ｒ２が並列に接続されており、さらに上記各Ｍ
ＯＳトランジスタ１１．１２の相互接続点であるソース
には上記演算増幅器１０の出力端が接続されている。尚
、２１．２２は上記各ＭＯＳトランジスタ１１，１２の
バックゲートにバイアス電圧ＶＢＩ、 ＶＢ２を供給す
るためのバイアス電源であり、通常■旧は正電圧、ＶＢ
２は負電圧にそれぞれ設定される。
には抵抗Ｒ２が並列に接続されており、さらに上記各Ｍ
ＯＳトランジスタ１１．１２の相互接続点であるソース
には上記演算増幅器１０の出力端が接続されている。尚
、２１．２２は上記各ＭＯＳトランジスタ１１，１２の
バックゲートにバイアス電圧ＶＢＩ、 ＶＢ２を供給す
るためのバイアス電源であり、通常■旧は正電圧、ＶＢ
２は負電圧にそれぞれ設定される。
このような構成であるから、各ＭＯＳトランジスタ１１
．１２はそれぞれ電流をｂ点から出力端子ＯＵＴへ、ま
たａ点からｂ点へしか流さないダイオードとして動作す
る。
．１２はそれぞれ電流をｂ点から出力端子ＯＵＴへ、ま
たａ点からｂ点へしか流さないダイオードとして動作す
る。
したがって、入力端子ＩＮと接地端子との間に交流信号
ｖｉｎが供給されると、先ずこの交流入力信号ｖｌｎが
正（ｖｌｎ≧０）の時には、演算増幅器１０の出力が負
電圧になるため、電流は入力端子ＩＮから抵抗Ｒ１およ
びＭＯＳトランジスタ１２をそれぞれ介してｂ点に流れ
、ＭＯＳトランジスタ１１には流れない。このため、出
力端子ＯＵＴには仮想接地点であるａ点の電圧がそのま
ま現われる。一方丈流入力信号ｖｌｎが負（ｖ Ｉｎ＜
０ ）のときには、演算増幅器１０の出力が正電圧に
なるため、電流はｂ点からＭＯＳトランジスタ１１を経
たのち抵抗Ｒ２および抵抗Ｒ１をそれぞれ介して入力端
子ＩＮへ流れ、ＭＯＳトランジスタ１２には流れない。
ｖｉｎが供給されると、先ずこの交流入力信号ｖｌｎが
正（ｖｌｎ≧０）の時には、演算増幅器１０の出力が負
電圧になるため、電流は入力端子ＩＮから抵抗Ｒ１およ
びＭＯＳトランジスタ１２をそれぞれ介してｂ点に流れ
、ＭＯＳトランジスタ１１には流れない。このため、出
力端子ＯＵＴには仮想接地点であるａ点の電圧がそのま
ま現われる。一方丈流入力信号ｖｌｎが負（ｖ Ｉｎ＜
０ ）のときには、演算増幅器１０の出力が正電圧に
なるため、電流はｂ点からＭＯＳトランジスタ１１を経
たのち抵抗Ｒ２および抵抗Ｒ１をそれぞれ介して入力端
子ＩＮへ流れ、ＭＯＳトランジスタ１２には流れない。
このため、出力端子ＯＵＴにはＶｏｕｔ ＝−（Ｒ２／
Ｒ１）ｖｌｎ なる電圧が現われる。すなわちこの回路は、入力信号ｖ
ｉｎが接地電圧以上のとき出力端子ＯＵＴに接地電圧（
ＯＶ）が、また入力信号ｖｌｎが負電圧のとき出力端子
に−（Ｒ２／Ｒ１）ｖｌｎなる電圧がそれぞれ出力され
る、半波整流回路として動作することになる。
Ｒ１）ｖｌｎ なる電圧が現われる。すなわちこの回路は、入力信号ｖ
ｉｎが接地電圧以上のとき出力端子ＯＵＴに接地電圧（
ＯＶ）が、また入力信号ｖｌｎが負電圧のとき出力端子
に−（Ｒ２／Ｒ１）ｖｌｎなる電圧がそれぞれ出力され
る、半波整流回路として動作することになる。
この様に本実施例であれば、電圧比較器を用いずに交流
入力信号ｖｌｎが負電圧のときのみ入力信号電圧に比例
した電圧Ｖｏｕｔ ＝−（Ｒ２／Ｒ１）ｖｌｎを出力す
る半波整流を行なうことができ、これにより消費電流を
低減して回路の低消費電力化を図ることができる。した
がって、例えば携帯用無線機のように電源としてバッテ
リを使用した機器においても十分に使用することができ
る。また、整流を行なうためのダイオードをＭＯＳトラ
ンジスタ１１．１２により構成したので、全ての回路素
子をＭＯＳプロセスの集積回路上で実現することができ
る。さらに本実施例であれば、出力端子ＯＵＴ側に配置
されるＭＯＳトランジスタ１１をＰチャネル形のＭＯＳ
トランジスタとしたので、このＭＯＳトランジスタ１１
にｂ点から出力端子ＯＵＴへ向かう電流が流れる際に、
ＭＯＳトランジスタ１１のソース、つまりｂ点の電圧が
ＭＯＳトランジスタ１１のバックゲートのバイアス電圧
ＶＢＩに近付くように働き、これによりバックゲート効
果を打消してゲート−ソース間の電位差の増加を押える
ことができる。このため、出力端子ＯＵＴにおけるダイ
ナミックレンジをＮチャネル形のＭＯＳトランジスタを
用いた場合よりも広く設定することができる。
入力信号ｖｌｎが負電圧のときのみ入力信号電圧に比例
した電圧Ｖｏｕｔ ＝−（Ｒ２／Ｒ１）ｖｌｎを出力す
る半波整流を行なうことができ、これにより消費電流を
低減して回路の低消費電力化を図ることができる。した
がって、例えば携帯用無線機のように電源としてバッテ
リを使用した機器においても十分に使用することができ
る。また、整流を行なうためのダイオードをＭＯＳトラ
ンジスタ１１．１２により構成したので、全ての回路素
子をＭＯＳプロセスの集積回路上で実現することができ
る。さらに本実施例であれば、出力端子ＯＵＴ側に配置
されるＭＯＳトランジスタ１１をＰチャネル形のＭＯＳ
トランジスタとしたので、このＭＯＳトランジスタ１１
にｂ点から出力端子ＯＵＴへ向かう電流が流れる際に、
ＭＯＳトランジスタ１１のソース、つまりｂ点の電圧が
ＭＯＳトランジスタ１１のバックゲートのバイアス電圧
ＶＢＩに近付くように働き、これによりバックゲート効
果を打消してゲート−ソース間の電位差の増加を押える
ことができる。このため、出力端子ＯＵＴにおけるダイ
ナミックレンジをＮチャネル形のＭＯＳトランジスタを
用いた場合よりも広く設定することができる。
一方第２図は、本発明の別の実施例として、前記半波整
流回路の主要部をそのまま用いて構成したピークホール
ド回路の構成を示すものである。
流回路の主要部をそのまま用いて構成したピークホール
ド回路の構成を示すものである。
尚、同図において前記第１図と同一部分には同一符号を
付して詳しい説明は省略する。
付して詳しい説明は省略する。
本実施例の回路において前記第１図と構成を異にすると
ころは、出力端子ＯＵＴと接地端子との間に容量性負荷
ＣＬを接続した点である。このような構成において、信
号無人力時において容量性負荷ＣＬには初期電圧ｖ １
ｎｉｔ１ａｌが充電されておリ、この状態で入力端子Ｉ
Ｎに交流信号ｖｌｎが人力されると、このときの交流入
力信号ｖｉｎと上記初期電圧Ｖ １ｎ１ｔｌａｌとが −（Ｒ２’ ／ Ｒ１） Ｖ ｉｎ＜ ｖ １ｎｉ
ｔｉａｌの関係にあるときには、上記容量性負荷Ｃしに
充電されている電圧はｖ １ｎｉｔ１ａｌから−（Ｒ２
’ ／Ｒ１）ｖｉｎになるまで抵抗Ｒ２’を通して放電
される。このときの放電時定数τは τ＝−Ｒ２′ＣＬ である。
ころは、出力端子ＯＵＴと接地端子との間に容量性負荷
ＣＬを接続した点である。このような構成において、信
号無人力時において容量性負荷ＣＬには初期電圧ｖ １
ｎｉｔ１ａｌが充電されておリ、この状態で入力端子Ｉ
Ｎに交流信号ｖｌｎが人力されると、このときの交流入
力信号ｖｉｎと上記初期電圧Ｖ １ｎ１ｔｌａｌとが −（Ｒ２’ ／ Ｒ１） Ｖ ｉｎ＜ ｖ １ｎｉ
ｔｉａｌの関係にあるときには、上記容量性負荷Ｃしに
充電されている電圧はｖ １ｎｉｔ１ａｌから−（Ｒ２
’ ／Ｒ１）ｖｉｎになるまで抵抗Ｒ２’を通して放電
される。このときの放電時定数τは τ＝−Ｒ２′ＣＬ である。
逆に、上記交流入力信号ｖｉｎと上記初期電圧ｖ １ｎ
ｉｔｉａｌ とが −（Ｒ２’ ／Ｒ１）ｖｌｎ≧ｖ Ｉｎ１ｔｉａ！の関
係にあるときには、上記容量性負荷Ｃ，の電圧は初期電
圧ｖ １ｎｉｔｉａｌから−（Ｒ２’ Ｒ１）ｖｉｎに
なるまで充電される。このときの充電時定数τは、演算
増幅器１０の出力インピーダンスをＲｏｐＳＭＯＳ ト
ランジスタ１１の導通抵抗をＲ１１とすれば、 ｒ −（Ｒｏｐ＋Ｒ１１） ＣＬ である。したがって、いま仮に抵抗Ｒ２’の抵抗値を Ｒ２’ ）Ｒｏｐ＋Ｒ１１ となるように設定すれば、出力端子ＯＵＴには例えば第
３図（ａ）に示すような交流入力信号に対し、第３図（
ｂ）に示すようにその信号波形のピーク値が保持された
信号が出力されることになり、回路はピークホールド回
路として動作することになる。
ｉｔｉａｌ とが −（Ｒ２’ ／Ｒ１）ｖｌｎ≧ｖ Ｉｎ１ｔｉａ！の関
係にあるときには、上記容量性負荷Ｃ，の電圧は初期電
圧ｖ １ｎｉｔｉａｌから−（Ｒ２’ Ｒ１）ｖｉｎに
なるまで充電される。このときの充電時定数τは、演算
増幅器１０の出力インピーダンスをＲｏｐＳＭＯＳ ト
ランジスタ１１の導通抵抗をＲ１１とすれば、 ｒ −（Ｒｏｐ＋Ｒ１１） ＣＬ である。したがって、いま仮に抵抗Ｒ２’の抵抗値を Ｒ２’ ）Ｒｏｐ＋Ｒ１１ となるように設定すれば、出力端子ＯＵＴには例えば第
３図（ａ）に示すような交流入力信号に対し、第３図（
ｂ）に示すようにその信号波形のピーク値が保持された
信号が出力されることになり、回路はピークホールド回
路として動作することになる。
この様に本実施例の回路であれば、電圧比較器を用いず
にピークホールドを行なうことができ、これにより消費
電流が小さくランニングコストが安価なピークホールド
回路を提供することができる。また、回路素子として全
てＭＯＳプロセスにて実現できるものを使用しているの
で、集積回路化を容易に実現することができる。
にピークホールドを行なうことができ、これにより消費
電流が小さくランニングコストが安価なピークホールド
回路を提供することができる。また、回路素子として全
てＭＯＳプロセスにて実現できるものを使用しているの
で、集積回路化を容易に実現することができる。
尚、本発明は上記各実施例に限定されるものではない。
例えば、前記実施例では出力端子側にＰチャネル形のＭ
ＯＳトランジスタ１１を使用するとともに入力端子側に
Ｎチャネル形のＭＯＳトランジスタ１２を使用した場合
について説明したが、出力端子ＯＵＴ側にＮチャネル形
のＭＯＳトランジスタを使用しかつ入力端子側にＰチャ
ネル形のＭＯＳトランジスタを使用するようにしてもよ
く、また両方ともＰチャネル形のＭＯＳトランジスタま
たはＮチャネル形のＭＯＳトランジスタを使用するよう
にしてもよい。その他、演算増幅器とＭＯＳトランジス
タとの接続構成等についても、本発明の要旨を逸脱しな
い範囲で種々変形して実施できる。
ＯＳトランジスタ１１を使用するとともに入力端子側に
Ｎチャネル形のＭＯＳトランジスタ１２を使用した場合
について説明したが、出力端子ＯＵＴ側にＮチャネル形
のＭＯＳトランジスタを使用しかつ入力端子側にＰチャ
ネル形のＭＯＳトランジスタを使用するようにしてもよ
く、また両方ともＰチャネル形のＭＯＳトランジスタま
たはＮチャネル形のＭＯＳトランジスタを使用するよう
にしてもよい。その他、演算増幅器とＭＯＳトランジス
タとの接続構成等についても、本発明の要旨を逸脱しな
い範囲で種々変形して実施できる。
［発明の効果］
以上詳述したように本発明によれば、各々ダイオード接
続されかつ相互に順方向直列接続された第１および第２
のＭＯＳトランジスタ回路と、反転入力端子が第１の抵
抗を介して信号入力端子に接続されるとともに非反転入
力端子が接地されかつ出力端子が上記第１および第２の
ＭＯＳトランジスタ回路の相互接続端に接続された演算
増幅器とを備え、上記第１および第２のＭＯＳトランジ
スタ回路からなる直列回路の電流流入端側を上記演算増
幅器の反転入力端子に接続するとともに電流流出端側を
整流信号出力端子に接続し、かつこれらの電流流入端と
電流流出端との間を第２の抵抗を介して接続するように
したことによって、集積化が可能であることは勿論のこ
と、電圧比較器を不要として消費電流の低減を図ること
ができ、これにより消費電力が少なく特に電源としてバ
ッテリを用いた回路に好適な半波整流回路を提供するこ
とができる。
続されかつ相互に順方向直列接続された第１および第２
のＭＯＳトランジスタ回路と、反転入力端子が第１の抵
抗を介して信号入力端子に接続されるとともに非反転入
力端子が接地されかつ出力端子が上記第１および第２の
ＭＯＳトランジスタ回路の相互接続端に接続された演算
増幅器とを備え、上記第１および第２のＭＯＳトランジ
スタ回路からなる直列回路の電流流入端側を上記演算増
幅器の反転入力端子に接続するとともに電流流出端側を
整流信号出力端子に接続し、かつこれらの電流流入端と
電流流出端との間を第２の抵抗を介して接続するように
したことによって、集積化が可能であることは勿論のこ
と、電圧比較器を不要として消費電流の低減を図ること
ができ、これにより消費電力が少なく特に電源としてバ
ッテリを用いた回路に好適な半波整流回路を提供するこ
とができる。
また上記発明の構成に加えて、出力端子と接地端子との
間に容量性負荷を接続するとともに、上記第１および第
２のＭＯＳトランジスタ回路からなる直列回路の電流流
入端と電流流出端との間に接続される第２の抵抗の抵抗
値を、演算増幅器の出力インピーダンスと上記出力端子
側に接続されたＭＯＳトランジスタ回路の導通抵抗との
合成抵抗値よりも十分に大きく設定したことによって、
集積化が可能であることは勿論のこと、電圧比較器を不
要として消費電流の低減を図ることができ、これにより
消費電力が少なく特に電源としてバッテリを用いた回路
に好適なピークホールド回路を提供することができる。
間に容量性負荷を接続するとともに、上記第１および第
２のＭＯＳトランジスタ回路からなる直列回路の電流流
入端と電流流出端との間に接続される第２の抵抗の抵抗
値を、演算増幅器の出力インピーダンスと上記出力端子
側に接続されたＭＯＳトランジスタ回路の導通抵抗との
合成抵抗値よりも十分に大きく設定したことによって、
集積化が可能であることは勿論のこと、電圧比較器を不
要として消費電流の低減を図ることができ、これにより
消費電力が少なく特に電源としてバッテリを用いた回路
に好適なピークホールド回路を提供することができる。
第１図は本発明の一実施例における半波整流回路の回路
構成図、第２図は本発明の別の実施例におけるピークホ
ールド回路の回路構成図、第３図は同回路の動作説明に
使用する入出力信号波形の一例を示す図、第４図は従来
の半波整流回路の一例を示す回路構成図、第５図は同回
路におけるスイッチのオンオフタイミングを示す図であ
る。 １０・・・演算増幅器、１１・・・Ｐチャネル形のＭＯ
Ｓトランジスタ、１２・・・Ｎチャネル形のＭＯＳトラ
ンジスタ、２１．２２・・・バックゲート用のバイアス
電源、ＩＮ・・・交流信号ｖｌｎの入力端子、ＯＵＴ・
・・出力端子、Ｒ１，Ｒ２，Ｒ２’・・・抵抗、ＣＬ・
・・容量性負荷。 出願人代理人 弁理士 鈴江武彦 １＄１図 ｉＩ２図
構成図、第２図は本発明の別の実施例におけるピークホ
ールド回路の回路構成図、第３図は同回路の動作説明に
使用する入出力信号波形の一例を示す図、第４図は従来
の半波整流回路の一例を示す回路構成図、第５図は同回
路におけるスイッチのオンオフタイミングを示す図であ
る。 １０・・・演算増幅器、１１・・・Ｐチャネル形のＭＯ
Ｓトランジスタ、１２・・・Ｎチャネル形のＭＯＳトラ
ンジスタ、２１．２２・・・バックゲート用のバイアス
電源、ＩＮ・・・交流信号ｖｌｎの入力端子、ＯＵＴ・
・・出力端子、Ｒ１，Ｒ２，Ｒ２’・・・抵抗、ＣＬ・
・・容量性負荷。 出願人代理人 弁理士 鈴江武彦 １＄１図 ｉＩ２図
Claims (2)
- （１）各々ダイオード接続されかつ相互に順方向直列接
続された第１および第２のＭＯＳトランジスタ回路と、
反転入力端子が第１の抵抗を介して信号入力端子に接続
されるとともに非反転入力端子が接地されかつ出力端子
が前記第１および第２のＭＯＳトランジスタ回路の相互
接続端に接続された演算増幅器とを備え、前記第１およ
び第２のＭＯＳトランジスタ回路からなる直列回路の電
流流入端側を前記演算増幅器の反転入力端子に接続する
とともに電流流出端側を整流信号出力端子に接続し、か
つこれらの電流流入端と電流流出端との間を第２の抵抗
を介して接続してなることを特徴とする半波整流回路。 - （２）各々ダイオード接続されかつ相互に順方向直列接
続された第１および第２のＭＯＳトランジスタ回路と、
反転入力端子が第１の抵抗を介して信号入力端子に接続
されるとともに非反転入力端子が接地されかつ出力端子
が前記第１および第２のＭＯＳトランジスタ回路の相互
接続端に接続された演算増幅器とを備え、前記第１およ
び第２のＭＯＳトランジスタ回路からなる直列回路の電
流流入端側を前記演算増幅器の反転入力端子に接続する
とともに電流流出端側を出力端子に接続し、かつこれら
の電流流入端と電流流出端との間を前記演算増幅器の出
力インピーダンスと前記出力端子側に接続されたＭＯＳ
トランジスタ回路の導通抵抗との合成抵抗値よりも抵抗
値が十分に大きい第２の抵抗を介して接続し、かつ前記
出力端子と接地端子との間に容量性負荷を接続してなる
ことを特徴とするピークホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63113245A JP2590197B2 (ja) | 1988-05-10 | 1988-05-10 | 半波整流回路およびピークホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63113245A JP2590197B2 (ja) | 1988-05-10 | 1988-05-10 | 半波整流回路およびピークホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01284003A true JPH01284003A (ja) | 1989-11-15 |
| JP2590197B2 JP2590197B2 (ja) | 1997-03-12 |
Family
ID=14607251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63113245A Expired - Lifetime JP2590197B2 (ja) | 1988-05-10 | 1988-05-10 | 半波整流回路およびピークホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2590197B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5791673A (en) * | 1980-11-27 | 1982-06-07 | Omron Tateisi Electronics Co | Full wave rectifying circuit |
| JPS6083408A (ja) * | 1983-10-14 | 1985-05-11 | Pioneer Electronic Corp | 電流変換回路 |
| JPS6195105U (ja) * | 1984-11-28 | 1986-06-19 |
-
1988
- 1988-05-10 JP JP63113245A patent/JP2590197B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5791673A (en) * | 1980-11-27 | 1982-06-07 | Omron Tateisi Electronics Co | Full wave rectifying circuit |
| JPS6083408A (ja) * | 1983-10-14 | 1985-05-11 | Pioneer Electronic Corp | 電流変換回路 |
| JPS6195105U (ja) * | 1984-11-28 | 1986-06-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2590197B2 (ja) | 1997-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2783044B2 (ja) | 昇圧回路 | |
| US8284581B2 (en) | Active rectifier and method for energy harvesting power management circuit | |
| KR0128731B1 (ko) | 차동 증폭기와 전류 감지 회로 및 직접 회로 | |
| JP3183672B2 (ja) | チャージポンプ装置 | |
| DE69735094T2 (de) | Stromversorgungseinrichtung und tragbare elektronische einrichtung | |
| US4463270A (en) | MOS Comparator circuit | |
| US20030006736A1 (en) | Circuit assembly for doubling the voltage of a battery | |
| JP5516260B2 (ja) | 負電源制御回路 | |
| EP0881770A1 (en) | Control circuit for the current switch edges of a power transistor | |
| US4859928A (en) | CMOS comparator bias voltage generator | |
| EP0582289A1 (en) | Transistor circuit for holding peak/bottom level of signal | |
| JPH01284003A (ja) | 半波整流回路およびピークホールド回路 | |
| JPH0155762B2 (ja) | ||
| US5065056A (en) | Clamping circuit | |
| CN111290466A (zh) | 低压差稳压装置 | |
| US6747489B2 (en) | Frequency multiplying circuitry with a duty ratio varying little | |
| JPH05127764A (ja) | ボルテージレギユレータ | |
| JPS636908A (ja) | 定電流源回路 | |
| US5942912A (en) | Devices for the self-adjusting setting of the operating point in amplifier circuits with neuron MOS transistors | |
| JPH0746113B2 (ja) | Ｃｍｏｓパワ−オン検出回路 | |
| US8471414B2 (en) | Low impedance polarity conversion circuit | |
| JPH09229970A (ja) | 入力検出回路 | |
| US5978249A (en) | High impedance signal conversion circuit and method | |
| US5266886A (en) | CMOS power supply voltage limiter | |
| JP3012558B2 (ja) | 電源回路 |