JPH01286062A - 情報監視回路 - Google Patents
情報監視回路Info
- Publication number
- JPH01286062A JPH01286062A JP63116211A JP11621188A JPH01286062A JP H01286062 A JPH01286062 A JP H01286062A JP 63116211 A JP63116211 A JP 63116211A JP 11621188 A JP11621188 A JP 11621188A JP H01286062 A JPH01286062 A JP H01286062A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- counter
- bus
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012544 monitoring process Methods 0.000 claims description 9
- 239000013256 coordination polymer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報監視回路に関し、特に汎用バス上のデータ
を記憶する情報監視回路に関する。
を記憶する情報監視回路に関する。
従来、この種の情報監視回路は、バス上のデータを総て
ラッチするようになっていた。また、トレースデータを
記憶するメモリ達容量も小さい物が多かった。
ラッチするようになっていた。また、トレースデータを
記憶するメモリ達容量も小さい物が多かった。
上述した従来の情報監視回路は、装置間をバスにより接
続し制御情報及びデータの送受信を行なうシステムにお
いては、システムの障害探索のため、各装置の動作解析
をバス上データのモニタ情報により行なうことがしばし
ばある。装置間を１度に転送するデータ量が大きい場合
、モニタした情報の殆どが装置間の転送データで占めら
れてしまい、動作解析に必要な制御情報等が得られない
という欠点があった。
続し制御情報及びデータの送受信を行なうシステムにお
いては、システムの障害探索のため、各装置の動作解析
をバス上データのモニタ情報により行なうことがしばし
ばある。装置間を１度に転送するデータ量が大きい場合
、モニタした情報の殆どが装置間の転送データで占めら
れてしまい、動作解析に必要な制御情報等が得られない
という欠点があった。
本発明の情報監視回路は、データバス、転送バス及び管
理バス上のデータをラッチする手段と、前記ラッチした
データを記憶するメモリと、このメモリのアドレスを発
生する第１のカウンタと、前記メモリへ前記ラッチした
データを書込むための制御回路とを有して構成する情報
監視回路において、データモードにおけるバス上の転送
データをカウントする第２のカウンタと、この第２のカ
ウンタがあらかじめ定めたカウント値に達すると前記メ
モリへの書込み動作を停止し、管理バスのＡＴＮ又はＥ
ＯＩ信号がオンになると、前記第２のカウンタをリセッ
トし、前記メモリへの書込み動作を再開させる制御手段
を有している。
理バス上のデータをラッチする手段と、前記ラッチした
データを記憶するメモリと、このメモリのアドレスを発
生する第１のカウンタと、前記メモリへ前記ラッチした
データを書込むための制御回路とを有して構成する情報
監視回路において、データモードにおけるバス上の転送
データをカウントする第２のカウンタと、この第２のカ
ウンタがあらかじめ定めたカウント値に達すると前記メ
モリへの書込み動作を停止し、管理バスのＡＴＮ又はＥ
ＯＩ信号がオンになると、前記第２のカウンタをリセッ
トし、前記メモリへの書込み動作を再開させる制御手段
を有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
第１図を参照して説明する。
ＧＰＩＢＩは、ＩＥＥＥ４８８汎用バスである。
第１のレジスタ２はＧＰ Ｉ Ｂ ｌ上のデータをラッ
チする。
チする。
メモリ３は、第１のレジスタ２がラッチしたデータを記
憶する。
憶する。
第１のカウンタ４は、メモリ３に対するアドレスを発生
する。第２のカウンタ５は、データのメモリ３への書込
み数をカウントする。
する。第２のカウンタ５は、データのメモリ３への書込
み数をカウントする。
ＡＮＤ回路６は、制御回路７で第１と第２のカウンタ４
，５及び第１と第２のレジスタ２．８へのクロックとメ
モリ３の書き込み及び読出しの制御を行なう。
，５及び第１と第２のレジスタ２．８へのクロックとメ
モリ３の書き込み及び読出しの制御を行なう。
第２のレジスタ８は、メモリ３からトレースデータを読
み出してラッチしたトレースデータ９を出力する。
み出してラッチしたトレースデータ９を出力する。
第２図は、第１図の実施例の動作を説明するためのタイ
ミング図である。第１図及び第２図を参照して動作を説
明する。第１図はＧＰ Ｉ Ｂ １からの第２図に示す
ＤＡＶ信号線がオンになった時点でＧＢＩＢ上のデータ
をメモリ３に書き込む場合を示している。第２図に示す
ＡＴＮ信号がオンであるコマンドモードの区間において
は、カウンタ５はクリアされており、第２のカウンタ５
のキャリ信号ＣＹはオフになっている。
ミング図である。第１図及び第２図を参照して動作を説
明する。第１図はＧＰ Ｉ Ｂ １からの第２図に示す
ＤＡＶ信号線がオンになった時点でＧＢＩＢ上のデータ
をメモリ３に書き込む場合を示している。第２図に示す
ＡＴＮ信号がオンであるコマンドモードの区間において
は、カウンタ５はクリアされており、第２のカウンタ５
のキャリ信号ＣＹはオフになっている。
制御回路７は、第２のカウンタ５のキャリ信号ＣＹがオ
フの間ＤＡＶ信号信号上第２のカウンタ４．５に対する
クロックＣＰ及びメモリ３に対する書き込みクロックＷ
Ｅを作り各々に供給する。
フの間ＤＡＶ信号信号上第２のカウンタ４．５に対する
クロックＣＰ及びメモリ３に対する書き込みクロックＷ
Ｅを作り各々に供給する。
ＧＰＩＢＩ上のデータは制御回路７からのクロックＣＰ
及び書き込みパルスＷＥによってレジスタ２に取込まれ
、メモリ３に書き込まれ、第１のカウンタ４が歩進され
、メモリ３のアドレスが更新される。次に第２図に示す
ＡＴＮ信号がオフになると、第２のカウンタ５のクリア
ＣＬが解除され、クロックＣＰが入力される毎に歩進さ
れる。
及び書き込みパルスＷＥによってレジスタ２に取込まれ
、メモリ３に書き込まれ、第１のカウンタ４が歩進され
、メモリ３のアドレスが更新される。次に第２図に示す
ＡＴＮ信号がオフになると、第２のカウンタ５のクリア
ＣＬが解除され、クロックＣＰが入力される毎に歩進さ
れる。
第２のカウンタ５のカウント値が最大値（４ビツトのカ
ウンタの場合１６）になるとキャリ〃信号ｃｙがオンに
なる。
ウンタの場合１６）になるとキャリ〃信号ｃｙがオンに
なる。
また、制御回路７は、キャリ〃信号ＣＹを受信すると、
クロックＣＰ及び書き込みクロックＷＥの送出を停止す
る。この後、ＥＯＩ信号がオン又は、ＡＴＮ信号がオン
になって第２のカウンタ５に対するクリア信号ＣＬがオ
ンになり第２のカウンタ５がクリアされキャリ信号Ｃ’
Ｙがオフになる迄で前記状態を保つ。逆って、データモ
ードに切換ってから、第２のカウンタ５のカウント値が
最大値になるか、又は、前記以前にＥＯＩ信号がオンに
なる迄の間ＧＰＩＢＩ上のデータがメモリ３に取込まれ
５更にデータモードが続く場合には第１のカウンタ５の
カウント値が最大値に達した後、ＥＯＩ信号がオンにな
る前のＧＰＩＢＩ上のデータはメモリ３に取込まれず棄
てられる。
クロックＣＰ及び書き込みクロックＷＥの送出を停止す
る。この後、ＥＯＩ信号がオン又は、ＡＴＮ信号がオン
になって第２のカウンタ５に対するクリア信号ＣＬがオ
ンになり第２のカウンタ５がクリアされキャリ信号Ｃ’
Ｙがオフになる迄で前記状態を保つ。逆って、データモ
ードに切換ってから、第２のカウンタ５のカウント値が
最大値になるか、又は、前記以前にＥＯＩ信号がオンに
なる迄の間ＧＰＩＢＩ上のデータがメモリ３に取込まれ
５更にデータモードが続く場合には第１のカウンタ５の
カウント値が最大値に達した後、ＥＯＩ信号がオンにな
る前のＧＰＩＢＩ上のデータはメモリ３に取込まれず棄
てられる。
メモリ３に取込まれたトレースデータは、入力された制
御信号１０によってレジスタ８からトレースデータ９を
出力する。
御信号１０によってレジスタ８からトレースデータ９を
出力する。
以上説明したように、本発明はデータモードの中のあま
り解析に必要でない情報を取り込まないようにすること
により、少ないメモリ容量で多くの制御情報のトレース
データを残すことができるという効果がある。
り解析に必要でない情報を取り込まないようにすること
により、少ないメモリ容量で多くの制御情報のトレース
データを残すことができるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
本実施例の動作説明のためのタイミング図である。 １・・・ＧＰＩＢ、２．８・・・第１．第２のレジスタ
、３・・・メモリ、４，５・・・第１．第２のカウンタ
、６・・・ＡＮＤ回路、７・・・制御回路、９・・・ト
レースデータ、１０・・・制御信号。
本実施例の動作説明のためのタイミング図である。 １・・・ＧＰＩＢ、２．８・・・第１．第２のレジスタ
、３・・・メモリ、４，５・・・第１．第２のカウンタ
、６・・・ＡＮＤ回路、７・・・制御回路、９・・・ト
レースデータ、１０・・・制御信号。
Claims (1)
- データバス、転送バス及び管理バス上のデータをラッチ
する手段と、前記ラッチしたデータを記憶するメモリと
、このメモリのアドレスを発生する第１のカウンタと、
前記メモリへ前記ラッチしたデータを書込むための制御
回路とを有して構成する情報監視回路において、データ
モードにおけるバス上の転送データをカウントする第２
のカウンタと、この第２のカウンタがあらかじめ定めた
カウント値に達すると前記メモリへの書込み動作を停止
し、管理バスのＡＴＮ又はＥＯＩ信号がオンになると、
前記第２のカウンタをリセットし、前記メモリへの書込
み動作を再開させる制御手段を有することを特徴とする
情報監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116211A JPH079634B2 (ja) | 1988-05-13 | 1988-05-13 | 情報監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116211A JPH079634B2 (ja) | 1988-05-13 | 1988-05-13 | 情報監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01286062A true JPH01286062A (ja) | 1989-11-17 |
| JPH079634B2 JPH079634B2 (ja) | 1995-02-01 |
Family
ID=14681590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63116211A Expired - Lifetime JPH079634B2 (ja) | 1988-05-13 | 1988-05-13 | 情報監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079634B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57101952A (en) * | 1980-12-17 | 1982-06-24 | Hitachi Ltd | Bus tracer |
| JPS58181158A (ja) * | 1982-04-16 | 1983-10-22 | Nec Corp | 状態履歴記憶装置 |
| JPS608949A (ja) * | 1983-06-29 | 1985-01-17 | Toshiba Corp | 汎用インタ−フエ−スバスアナライザ |
-
1988
- 1988-05-13 JP JP63116211A patent/JPH079634B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57101952A (en) * | 1980-12-17 | 1982-06-24 | Hitachi Ltd | Bus tracer |
| JPS58181158A (ja) * | 1982-04-16 | 1983-10-22 | Nec Corp | 状態履歴記憶装置 |
| JPS608949A (ja) * | 1983-06-29 | 1985-01-17 | Toshiba Corp | 汎用インタ−フエ−スバスアナライザ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH079634B2 (ja) | 1995-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100902765B1 (ko) | 선입 선출 메모리 시스템 및 그 방법 | |
| JPH01286062A (ja) | 情報監視回路 | |
| JPH11338712A (ja) | 割込順序保存回路 | |
| JPH06187256A (ja) | バストレース機構 | |
| JPH05173939A (ja) | マルチマイクロプロセッサシステムの障害保守方式 | |
| JPS61123086A (ja) | 磁気バブル記憶装置 | |
| SU1179349A1 (ru) | Устройство дл контрол микропрограмм | |
| SU1654822A1 (ru) | Логический анализатор | |
| SU1481854A1 (ru) | Динамическое запоминающее устройство | |
| RU2030784C1 (ru) | Устройство для поиска перемежающихся неисправностей в микропроцессорных системах | |
| JP2730109B2 (ja) | タイムスロット入替え装置におけるメモリ監視方式 | |
| SU1305771A1 (ru) | Устройство управлени буферной пам тью | |
| JP3219438B2 (ja) | 入出力制御装置の状況記憶方式 | |
| SU1087962A1 (ru) | Устройство контрол параметров | |
| US3482216A (en) | Data obliterating circuit of data processing system | |
| JPS58103050A (ja) | 履歴情報記録方式 | |
| SU682900A1 (ru) | Устройство дл сопр жени каналов ввода-вывода с оперативной пам тью | |
| KR19990047479A (ko) | 파워-다운 모드 절환회로 | |
| JPS6379145A (ja) | トレ−ス制御方式 | |
| JPH05241852A (ja) | 情報処理システムの割り込み発生装置 | |
| JPH01175046A (ja) | 動作履歴記憶装置 | |
| JPS59188757A (ja) | アドレス記憶制御装置 | |
| JPH01305450A (ja) | データ読出回路 | |
| JPS61236094A (ja) | 直列デ−タ入力メモリ | |
| JPS5942342B2 (ja) | 計算機ハ−ドウエア利用状態監視装置 |