JPH01287751A - マイクロプロセサ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はマイクロプロセサ装置のテスト容易化に関する
もので、特に実行部の機能テストを効率よく行えるマイ
クロプロセサ装置に関する。

従来の技術 従来マイクロプロセサ装置の実行部の試験方法として、
特に算術論理演算回路１桁移動回路等への演算数の併結
方法および演算結果の格納又はマイクロプロセサ装置の
外部への読出し方法として１）　第３図のごとく一つ以
上の汎用レジスタをシフトレジスタ構成とし、それぞれ
をマイクロプロセサ装置のスキャンパスに接続し、マイ
クロプロセサ装置の外部ビンより与えられたシリアルな
データを汎用レジスタにスキャンインすることにより格
納し、前記汎用レジスタの値を演算数として演算を実行
し演算結果をシストレジスタ構成された汎用レジスタに
格納しこれをマイクロプロセサ装置の出力ビンにスキャ
ンアウトすることにより演算結果をシリアルデータとし
て得る方法と、■〉　即値命令による汎用レジスタへの
即値の格納又はマイクロプログラムＲＯＭに蓄積された
即値の汎用レジスタへの格納を行い、次に前記格納され
た即値を演算数として前記演算装置において演算を行わ
せ、汎用レジスタに演算結果を格納し、格納された演算
結果をＭＯＶＥ命令あるいはＩ１０命令によりマイクロ
プロセサ装置のデータ出力ビンに読み出し、実行部の試
験を行う方法が用いられていた。

発明が解決しようとする課題 前記Ｉ）の方法では１つ以上の汎用レジスタをジフトレ
ジスタ構成とする必要があり、前記シストレジスタ構成
された汎用レジスタはその他の汎用レジスタに比べ、読
み出し、及び書き込み速度が遅い上にレイアウト的にも
シフトレジスタ構成をとった汎用レジスタにより規則性
が乱れるといった問題点があった。

また前記■）の方法においては、出力結果が期待値と異
なる場合、イ）演算数を前記汎用レジスタに格納する過
程、口）与えられた演算数により演算を行い演算結果を
出力する過程、ハ）演算結果をマイクロプロセサの外部
に出力する過程、のいずれに障害が発生しているのがと
いう故障箇所の特定が困難であり、試験手順、及び試験
時間の増大をまねく、あるいは故障の検出は行えるが故
障箇所の特定は行えないといった問題があった。

本発明はかかる点に鑑みてなされたもので、汎用レジス
タとして命令セットにより操作できる１つ以上の定数レ
ジスタをシフトレジスタ構成とし、マイクロプロセサ装
置のスキャンパスに接続することにより汎用レジスタの
読込み、書込み速度を劣化させることな（、かつレイア
ウトの規則性も良く、実行部の試験も簡単に行えるマイ
クロプロセサ装置を提供することを目的としている。

課題を解決するための手段 本発明は、上記問題を解決するため命令セットにより操
作される汎用レジスタ群内の定数レジスタの少なくとも
１個は、スキャン用クロック信号入力端子とスキャンイ
ンデータ入力端子とスキャンアウトデータ出力端子と機
能選択信号入力端子とを有し、前記スキャンインデータ
入力端子と前記スキャンアウトデータ出力端子とを介し
てスキャンパスに接続されていることを特徴とするマイ
クロプロセサ装置である。

作　　　用 定数レジスタは、機能選択信号により通常動作モード、
試験モードのいずれかの状態に設定される。

通常動作モードにおいて前記定数レジスタに書込み信号
が与えられた場合、前記定数レジスタは定数レジスタの
シフトレジスタ部にデータバス上のデータを書込む。ま
た読出し信号により前記シフトレジスタ部に格納されて
いるデータにかかわりなく常に定数レジスタ固有の定数
をデータバス上に出力する。

次に試験動作モードにおいて、スキャン用クロック信号
入力端子に与えられるクロックにより前記シフトレジス
タ部へのシリアルデータの設定２前記シフトレジスタ部
に格納されているデータのシリアル読出しをそれぞれス
キャンインデータ入力端子、スキャンアウトデータ出力
端子を介して行う。前記シフトレジスタはマイクロプロ
セサ装置のスキャンパスに接続されていることから前記
マイクロプロセサ装置の外部端子より、前記シフトレジ
スタ部へのシリアルデータのスキャンイン、スキャンア
ウトが行える。読出し信号が入力されると通常モードに
おいて書込まれた、あるいは試験モードにおいてスキャ
ンインされたシストレジスタ部のデータをデータバス上
に出力する。

実施例 第１図は本発明のマイクロプロセサ装置の一実施例を示
すブロック図である。第１図において１は汎用レジスタ
群であって１つ以上の汎用レジスタ１２、及び定数レジ
スタ１１を備え、データバス入出力端子１１５を介して
実行部２と接続されている。定数レジスタ１１は、スキ
ャン用クロック信号入力端子１１１．スキャンインデー
タ入力端子１１２．スキャンアウトデータ出力端子１１
３゜機能選択信号入力端子１１４を有する。また第２図
は本発明のマイクロブセッサ装置の一実施例におけるマ
イクロプロセサの定数レジスタの構成例である。第２図
において１１は定数レジスタであってスキャン用クロッ
ク信号入力端子１１１゜スキャンインデータ入力端子１
１２．スキャンアウトデータ出力端子１１３、機能選択
信号入力端子１１４．データバス入出力端子１１５ａ、
１１５ｂを有する。

この定数レジスタ１１を用いて実行部の試験を行うには
機能選択信号により試験モードに設定する。まずマイク
ロプロセサ装置の外部端子によりスキャンパスに対しシ
リアルデータをスキャンインし全てのスキャンパスにデ
ータを設定し、続いてスキャンパスに設定されたデータ
を外部端子にスキャンアウトしこのスキャンアウトされ
たデータとスキャンインしたデータとの照合を行うこと
により、スキャンパスの機能試験を行う必要がある。こ
のスキャンパスの機能試験を行うことにより前記定数レ
ジスタ１１のシフトレジスタ部の機能確認、及びシフト
レジスタへのデータの格納が同時に完了する。引き続き
試験モードにおいて定数レジスタ１１のシフトレジスタ
群に格納されたデータをマイクロプロセサの命令を用い
て他の汎用レジスタ１２に転送する。これに先たち転送
命令の機能確認を行う必要がある。この転送命令として
ＮＯＴ命令を用い前記定数レジスタ１１をソースレジス
タとし、ディスティネーションレジスタにも前記定数レ
ジスタ１１を指定する。ＮＯＴ命令実行後、前記定数レ
ジスタ１１のシフトレジスタ群には設定されていたデー
タの反転されたものが再格納される。この再格納された
データをスキャンアウトし、設定したデータが反転され
ているか否かを確認し、ＮＯＴ命令の機能確認を行う。

転送命令の機能確認終了後、汎用レジスタに対し前記定
数レジスタ１１のシフトレジスタ部に格納されたデータ
を転送命令を用い転送する。ただしＮＯＴ命令を用いる
ことから汎用レジスタ１２に設定されるデータは前記シ
フトレジスタ部のデータを反転したものとなる。必要で
あれば前記定数レジスタ１１のシフトレジスタ部にシリ
アルデータをスキャンインし、複数の汎用レジスタ１２
に異なるデータを転送する。

実行部の試験は汎用レジスタ１２に設定されたデータを
用いて行う。２オペランドあるいは３オペランド演算命
令のディスティネーションレジスタとして前記定数レジ
スタ１１を指定し、ソースレジスタとして前記定数レジ
スタ１１よりデータを転送し、設定した汎用レジスタ１
２か、あるいは前記定数レジスタ１１を用いる。実行部
での演算終了後演算結果は前記定数レジスタ１１のシフ
トレジスタ部に格納される。この演算結果をテストモー
ドにおいて、マイクロプロセサ装置の外部端子にスキャ
ンアウトし、期待値と比較することにより実行部の機能
試験が行える。

この方法によれば、データフェッチユニット等を介さず
直接レジスタにデータを設定できるため、演算結果が期
待値を満たしていない場合実行部に障害が発生している
と判定できる。またロード命令においてはディスティネ
ーションレジスタを、ストア命令においてはソースレジ
スタを前記定数レジスタ１１とし、即値命令においてデ
ィスティネーションレジスタを前記定数レジスタ１１と
することにより、データフェッチ部、命令フェッチ部の
簡単な試験が同様の方法で実現出来る。

発明の効果 以上述べてきたように、本発明によれば極めて簡易な回
路構成で実行部の故障特定が容易にできることから本発
明にかかるマイクロプロセサ装置は産業上極めて有用で
ある。

【図面の簡単な説明】

第１図は本発明の一実施例におけるマイクロプロセサ装
置を示すブロック図、第２図は本発明の一実施例におけ
るマイクロプロセサの定数レジスタ構成図、第３図は従
来のマイクロプロセサ装置を示すブロック図である。 １・・・・・・汎用レジスタ群、２・・・・・・実行部
、１１・・・・・・定数レジスタ、１２・・・・・・汎
用レジスタ。 代理人の氏名　弁理士　中尾敏男　ほか１名第１図 第３図

Claims (1)

【特許請求の範囲】
1. 命令セットにより操作される汎用レジスタ群内の定数レ
   ジスタの少なくとも１個は、スキャン用クロック信号入
   力端子とスキャンインデータ入力端子とスキャンアウト
   データ出力端子と機能選択信号入力端子とを有し、前記
   スキャンインデータ入力端子と前記スキャンアウトデー
   タ出力端子とを介してスキャンパスに接続されているこ
   とを特徴とするマイクロプロセサ装置。