JPH01290266A - 化合物半導体素子 - Google Patents
化合物半導体素子Info
- Publication number
- JPH01290266A JPH01290266A JP63119390A JP11939088A JPH01290266A JP H01290266 A JPH01290266 A JP H01290266A JP 63119390 A JP63119390 A JP 63119390A JP 11939088 A JP11939088 A JP 11939088A JP H01290266 A JPH01290266 A JP H01290266A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- amorphous
- type
- schottky junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6738—Schottky barrier electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/801—FETs having heterojunction gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/602—Heterojunction gate electrodes for FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
m−v族化合物半導体素子のゲート電極に係り、特にG
aAsショットキーゲート電界トランジスタ(GaAs
MIESFET)のゲート電極に関し、非晶質3i
−Ge −BとGaAsとの間のバリア1ハイドの高さ
を保持したまま、ショットキー接合の安定性を増加させ
るm−v族化合物半導体素子におけるゲート電極を提供
することを目的とし、m−v族化合物半導体基板上にP
型非晶質SiC層と非晶質Si −Ge −B層とを順
次形成したショットキー接合電極を有してなることを構
成とする。
aAsショットキーゲート電界トランジスタ(GaAs
MIESFET)のゲート電極に関し、非晶質3i
−Ge −BとGaAsとの間のバリア1ハイドの高さ
を保持したまま、ショットキー接合の安定性を増加させ
るm−v族化合物半導体素子におけるゲート電極を提供
することを目的とし、m−v族化合物半導体基板上にP
型非晶質SiC層と非晶質Si −Ge −B層とを順
次形成したショットキー接合電極を有してなることを構
成とする。
本発明は化合物半導体素子に係り、特にGaAsショッ
トキーゲート電界トランジスタ(GaAs MESFE
T)のゲート電極に関するものである。
トキーゲート電界トランジスタ(GaAs MESFE
T)のゲート電極に関するものである。
m−v族化合物半導体、例えばGaAsは室温でバンド
ギャップが1.43eVとシリコンに比較して大きく、
高抵抗(抵抗率が108Ω・1以上)の結晶が得られ、
これを基板として、単体デバイスや集積回路を作ると寄
生容量を小さくできかつ素子間分離も容易となるためG
aAsを用いたトランジスタ特にMESFET HEM
Tあるいはショットキーダイオードとしてよく用いられ
ている。
ギャップが1.43eVとシリコンに比較して大きく、
高抵抗(抵抗率が108Ω・1以上)の結晶が得られ、
これを基板として、単体デバイスや集積回路を作ると寄
生容量を小さくできかつ素子間分離も容易となるためG
aAsを用いたトランジスタ特にMESFET HEM
Tあるいはショットキーダイオードとしてよく用いられ
ている。
GaAs MESFETは第4図に示すように半絶縁性
GaAs基板1上に形成された薄い能動層であるn型G
aAs層2上にソース電極3、ドレイン電極4、及びゲ
ート電極15が形成され、ゲート電極15とGaAs間
のバリアーハイド(障壁高さ)を高くするために従来ゲ
ート電極材料として非晶質Si −Ge−Bを用いてい
た。そのゲート電極とGaAsハイドは約1.OeVで
あった。
GaAs基板1上に形成された薄い能動層であるn型G
aAs層2上にソース電極3、ドレイン電極4、及びゲ
ート電極15が形成され、ゲート電極15とGaAs間
のバリアーハイド(障壁高さ)を高くするために従来ゲ
ート電極材料として非晶質Si −Ge−Bを用いてい
た。そのゲート電極とGaAsハイドは約1.OeVで
あった。
バリアーハイドを高くするためのゲート電極材料である
非晶質Si −Ge −BJiGaAsとのショットキ
ー接合が不安定なため例えばアニール後の■い電圧が経
時的に変化(低下)する。(第3図参照) 本発明は非晶質Si −Ge−B層とGaAsとのバリ
アーハイドの高さを保持したままショットキー接合の安
定性を増加させるm−v族化合物半導体素子におけるゲ
ート電極を提供することを目的とする。
非晶質Si −Ge −BJiGaAsとのショットキ
ー接合が不安定なため例えばアニール後の■い電圧が経
時的に変化(低下)する。(第3図参照) 本発明は非晶質Si −Ge−B層とGaAsとのバリ
アーハイドの高さを保持したままショットキー接合の安
定性を増加させるm−v族化合物半導体素子におけるゲ
ート電極を提供することを目的とする。
上記課題は本発明によればm−v族化合物半導体基板上
にP型非晶質SiC層と非晶質Si −Ge−BNとを
順次形成してなることを特徴とする化合物半導体素子に
よって解決される。
にP型非晶質SiC層と非晶質Si −Ge−BNとを
順次形成してなることを特徴とする化合物半導体素子に
よって解決される。
本発明では半絶縁性GaAs 、 A 1 gGal
−xAs 、 InP 。
−xAs 、 InP 。
InヨGap−xAs等のm−v族化合物半導体素子、
特に5FET 、 MEMTあるいはショットキーダイ
オード等に適用される。
特に5FET 、 MEMTあるいはショットキーダイ
オード等に適用される。
非晶質Si −Ge−B中のGeはGaAs中に拡散し
易< GaAs中に浅いドナーレベルを形成するためシ
ョットキー接合によるGaAs中の空乏層がn型化され
チャネルが形成されるがSi −Ge −BとGaAs
との間にP型SiC層を設けるとSi −Ge −B中
のGeがGaAs側へ拡散するのが防止される。
易< GaAs中に浅いドナーレベルを形成するためシ
ョットキー接合によるGaAs中の空乏層がn型化され
チャネルが形成されるがSi −Ge −BとGaAs
との間にP型SiC層を設けるとSi −Ge −B中
のGeがGaAs側へ拡散するのが防止される。
以下本発明の実施例を図面に基づいて説明する。
第1図は本発明に係るGaAs MIliSFETの1
実施例を示す模式図である。
実施例を示す模式図である。
第1図において半絶縁性GaAs基板1、n型GaAs
層2、AuGe/Niのソース、ドレイン電極3.4は
従来と同様の構造である。ゲート電極5は800人の厚
さのP型非晶質炭化珪素(a−SiC)層5aと厚さ3
000人の従来の非晶質Si −Ge −B層との2層
構造とした。本発明のa−SiC層は150〜1000
人の厚さが適当である。
層2、AuGe/Niのソース、ドレイン電極3.4は
従来と同様の構造である。ゲート電極5は800人の厚
さのP型非晶質炭化珪素(a−SiC)層5aと厚さ3
000人の従来の非晶質Si −Ge −B層との2層
構造とした。本発明のa−SiC層は150〜1000
人の厚さが適当である。
製造方法としては従来方法によりn型GaAs層2上に
AuGe/Niを真空蒸着し、2次元電子チャネルとオ
ーミック接触するため合金化を行ない、ソースドレイン
電極を形成した。続いて、プラズマCVD法を用いて、
300〜450℃の成長温度でP型a−SiC層5aを
成長させた。反応ガスはSiH4,。
AuGe/Niを真空蒸着し、2次元電子チャネルとオ
ーミック接触するため合金化を行ない、ソースドレイン
電極を形成した。続いて、プラズマCVD法を用いて、
300〜450℃の成長温度でP型a−SiC層5aを
成長させた。反応ガスはSiH4,。
C)1.、 、B、H,を使用し反応ガス圧を0.2
〜2to−とした。P型a−SiC層5aの成長後、従
来と同様に減圧CVD法によりSiH+ 、 GeH*
、 BJaガスを用いてa Si −Ge−B層5
bを3000人の厚さに形成した。
〜2to−とした。P型a−SiC層5aの成長後、従
来と同様に減圧CVD法によりSiH+ 、 GeH*
、 BJaガスを用いてa Si −Ge−B層5
bを3000人の厚さに形成した。
なお上記a−SiCの形成方法としてプラズマCVD法
の他に:5iJ6. CtHa 、 C2Hb 、 C
xHsガスを用いた、ECR(電子サイクロトロン共鳴
)CVD法が用いられる。
の他に:5iJ6. CtHa 、 C2Hb 、 C
xHsガスを用いた、ECR(電子サイクロトロン共鳴
)CVD法が用いられる。
第2図は本発明により得られた2N構造のゲート電極と
GaAs基板のバンドダイヤグラムを示す。
GaAs基板のバンドダイヤグラムを示す。
a−SiCによりバリアーバイトが安定となっている。
第3図は350℃アニール後のFET特性(vti、)
の変動を本発明と従来例で比較したグラフである。
の変動を本発明と従来例で比較したグラフである。
本発明の方が経時的に安定しているのがわかる。
以上説明した様に非晶質Si −Ge −B層とGaA
s基板の間にP型SiC層を設けるとSiCN中ではG
eは拡散しにくいためにGe0GaAs側への拡散が抑
えられバリアーハイドの高さを保持したままショットキ
ー接合を安定させることができる。
s基板の間にP型SiC層を設けるとSiCN中ではG
eは拡散しにくいためにGe0GaAs側への拡散が抑
えられバリアーハイドの高さを保持したままショットキ
ー接合を安定させることができる。
本発明は上記MESFETのゲート電極のみならず。
GaAsを能動層(活性層)、A I GaAsを電子
供給層とするHEMT、及びm−v族化合物半導体を基
板とするショットキーダイオードのゲート電極にも用い
られる。
供給層とするHEMT、及びm−v族化合物半導体を基
板とするショットキーダイオードのゲート電極にも用い
られる。
第1図は本発明に係るGaAs ME!5FETの1実
施例を示す模式図であり、 第2図は本発明により得られた2層構造のゲート電極と
GaAs基板のバンドダイヤグラムであり、第3図は3
00℃アニール後(7)FET特性(Vth)の変動を
本発明と従来例で比較したグラフであり、第4図は従来
例を説明するための模式図である。 1−GaAs基板、 ’l−n型GaAs層、
3 、4 ・・・ソース・ドレイン電極(AuGe/
N i)、5・・・ゲート電極、 5a・・・a−
SiC層、5 b・・・a−Si −Ge −B層。 実施例 第1回 1 ・半絶縁性GaAa基板 2・・n型GaAs層 5q・・Q−5□C層 5b、=a −5=−Ge−B層 第2回
施例を示す模式図であり、 第2図は本発明により得られた2層構造のゲート電極と
GaAs基板のバンドダイヤグラムであり、第3図は3
00℃アニール後(7)FET特性(Vth)の変動を
本発明と従来例で比較したグラフであり、第4図は従来
例を説明するための模式図である。 1−GaAs基板、 ’l−n型GaAs層、
3 、4 ・・・ソース・ドレイン電極(AuGe/
N i)、5・・・ゲート電極、 5a・・・a−
SiC層、5 b・・・a−Si −Ge −B層。 実施例 第1回 1 ・半絶縁性GaAa基板 2・・n型GaAs層 5q・・Q−5□C層 5b、=a −5=−Ge−B層 第2回
Claims (1)
- 1、III−V族化合物半導体基板上にP型非晶質SiC
層と非晶質Si−Ge−B層とを順次形成したショット
キー接合電極を有してなることを特徴とする化合物半導
体素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63119390A JPH01290266A (ja) | 1988-05-18 | 1988-05-18 | 化合物半導体素子 |
| US07/346,456 US4929985A (en) | 1988-05-18 | 1989-05-02 | Compound semiconductor device |
| EP89304800A EP0342866B1 (en) | 1988-05-18 | 1989-05-11 | III-V group compounds semiconductor device Schottky contact |
| KR8906631A KR920007792B1 (en) | 1988-05-18 | 1989-05-18 | Compound semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63119390A JPH01290266A (ja) | 1988-05-18 | 1988-05-18 | 化合物半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01290266A true JPH01290266A (ja) | 1989-11-22 |
Family
ID=14760317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63119390A Pending JPH01290266A (ja) | 1988-05-18 | 1988-05-18 | 化合物半導体素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4929985A (ja) |
| EP (1) | EP0342866B1 (ja) |
| JP (1) | JPH01290266A (ja) |
| KR (1) | KR920007792B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5506421A (en) * | 1992-11-24 | 1996-04-09 | Cree Research, Inc. | Power MOSFET in silicon carbide |
| US5686737A (en) * | 1994-09-16 | 1997-11-11 | Cree Research, Inc. | Self-aligned field-effect transistor for high frequency applications |
| SE9503630D0 (sv) * | 1995-10-18 | 1995-10-18 | Abb Research Ltd | A semiconductor device having a heterojunction |
| US5847414A (en) * | 1995-10-30 | 1998-12-08 | Abb Research Limited | Semiconductor device having a hetero-junction between SiC and a Group 3B-nitride |
| US7154153B1 (en) * | 1997-07-29 | 2006-12-26 | Micron Technology, Inc. | Memory device |
| US6965123B1 (en) * | 1997-07-29 | 2005-11-15 | Micron Technology, Inc. | Transistor with variable electron affinity gate and methods of fabrication and use |
| US6794255B1 (en) * | 1997-07-29 | 2004-09-21 | Micron Technology, Inc. | Carburized silicon gate insulators for integrated circuits |
| US7196929B1 (en) * | 1997-07-29 | 2007-03-27 | Micron Technology Inc | Method for operating a memory device having an amorphous silicon carbide gate insulator |
| CN101807527B (zh) * | 2010-03-23 | 2011-12-14 | 中国电子科技集团公司第十三研究所 | 一种SiC MESFET栅极制作方法 |
| JP5991018B2 (ja) | 2012-05-16 | 2016-09-14 | ソニー株式会社 | 半導体装置 |
| US9953839B2 (en) * | 2016-08-18 | 2018-04-24 | International Business Machines Corporation | Gate-stack structure with a diffusion barrier material |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0252179B1 (en) * | 1986-07-11 | 1992-05-27 | International Business Machines Corporation | Process for producing undercut mask profiles |
-
1988
- 1988-05-18 JP JP63119390A patent/JPH01290266A/ja active Pending
-
1989
- 1989-05-02 US US07/346,456 patent/US4929985A/en not_active Expired - Fee Related
- 1989-05-11 EP EP89304800A patent/EP0342866B1/en not_active Expired - Lifetime
- 1989-05-18 KR KR8906631A patent/KR920007792B1/ko not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0342866A3 (en) | 1991-01-09 |
| KR920007792B1 (en) | 1992-09-17 |
| EP0342866B1 (en) | 1994-03-16 |
| US4929985A (en) | 1990-05-29 |
| EP0342866A2 (en) | 1989-11-23 |
| KR900019250A (ko) | 1990-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6281528B1 (en) | Ohmic contact improvement between layer of a semiconductor device | |
| US6410947B1 (en) | Semiconductor device and process of production of same | |
| US7884393B2 (en) | High electron mobility transistor, field-effect transistor, and epitaxial substrate | |
| US5663583A (en) | Low-noise and power ALGaPSb/GaInAs HEMTs and pseudomorpohic HEMTs on GaAs substrate | |
| US9620362B2 (en) | Seed layer structure for growth of III-V materials on silicon | |
| US8698202B2 (en) | Semiconductor device | |
| KR930006983A (ko) | 델타도핑 양자우물 전계효과 트랜지스터의 제조방법 | |
| US20100244045A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2757364B2 (ja) | 半導体装置 | |
| JPH01290266A (ja) | 化合物半導体素子 | |
| US20030027394A1 (en) | Semiconductor device and process for production thereof | |
| TW200416892A (en) | Semiconductor device and manufacturing method for the same | |
| KR20140111921A (ko) | 게르마늄 캡에 의한 SiGe 표면 패시베이션 | |
| US10038057B2 (en) | Junction interlayer dielectric for reducing leakage current in semiconductor devices | |
| US6953729B2 (en) | Heterojunction field effect transistor and manufacturing method thereof | |
| JP2830144B2 (ja) | 半導体装置 | |
| CN114864505A (zh) | 一种GaN HEMT和GaOx MOSFET异构反相器的制备方法 | |
| JP3633587B2 (ja) | 半導体装置の製造方法 | |
| JP2980630B2 (ja) | 化合物半導体装置 | |
| TWI912936B (zh) | 半導體結構及其製造方法以及高電子遷移率電晶體及其製造方法 | |
| JPH0793323B2 (ja) | 電界効果トランジスタ | |
| JP2658898B2 (ja) | 電界効果トランジスタ | |
| JP2002025922A (ja) | Iii−v族化合物半導体の製造方法 | |
| KR100205068B1 (ko) | 금속-반도체 전계 효과 트랜지스터 | |
| JPH04102312A (ja) | 半導体装置 |