JPH01290318A - Frequency correction circuit - Google Patents
Frequency correction circuitInfo
- Publication number
- JPH01290318A JPH01290318A JP63119346A JP11934688A JPH01290318A JP H01290318 A JPH01290318 A JP H01290318A JP 63119346 A JP63119346 A JP 63119346A JP 11934688 A JP11934688 A JP 11934688A JP H01290318 A JPH01290318 A JP H01290318A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- local oscillation
- counter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
- Superheterodyne Receivers (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、局部発振回路の発振周波数を、周波数精度の
高い受信波により較正を行い、局部発振回路の発掘周波
数誤差を少なくする周波数較正回路に関するもので、例
えば移動体用の通信機に利用できる。Detailed Description of the Invention (Field of Industrial Application) The present invention provides a frequency calibration circuit that calibrates the oscillation frequency of a local oscillation circuit using received waves with high frequency accuracy and reduces excavated frequency errors of the local oscillation circuit. It can be used, for example, in communication equipment for mobile bodies.
(従来の技術)
近年、無線通信の需要増加により、無線周波数の高周波
化、占有周波数の狭帯域化が必須となっている。これに
伴い周波数ヘテロダイン方式の無線装置に使用する局部
発振回路の発振周波数を高安定にする必要がある。局部
発振回路の発掘周波数は、温度変動、経年変化により変
動する。この周波数変動を補償するため、第8図の構成
に示すような周波数較正回路が従来使用されていた。こ
の周波数較正回路は、周波数変換回路1、中間周波数(
IF)信号増幅回路2、周波数カウンタ回路5、検波回
路3、局部発掘周波数調整回路6、局部発振回路7から
構成されている。局部発振周波数のドリフト補償は、周
波数精度の高い受信波をもとに行う。この構成において
局部発振回路7の発振周波数が変動すると、中間周波数
も同様に変動する。周波数カウンタ回路5はIF倍信号
入力し、その周波数を測定する。局部発振回路7は外部
からの周波数制御電圧により発振周波数を調整できる。(Prior Art) In recent years, with the increasing demand for wireless communications, it has become essential to use higher radio frequencies and narrower occupied frequencies. Accordingly, it is necessary to make the oscillation frequency of a local oscillation circuit used in a frequency heterodyne wireless device highly stable. The excavation frequency of the local oscillator circuit fluctuates due to temperature fluctuations and aging. In order to compensate for this frequency fluctuation, a frequency calibration circuit as shown in the configuration of FIG. 8 has conventionally been used. This frequency calibration circuit consists of frequency conversion circuit 1, intermediate frequency (
IF) Consists of a signal amplification circuit 2, a frequency counter circuit 5, a detection circuit 3, a local excavation frequency adjustment circuit 6, and a local oscillation circuit 7. Drift compensation of the local oscillation frequency is performed based on the received wave with high frequency accuracy. In this configuration, when the oscillation frequency of the local oscillation circuit 7 fluctuates, the intermediate frequency similarly fluctuates. The frequency counter circuit 5 receives the IF multiplied signal and measures its frequency. The local oscillation circuit 7 can adjust the oscillation frequency using an external frequency control voltage.
局部発振周波数調整回路6は、周波数カウンタ回路5の
測定結果と、予め設定されている中間周波数との差を零
になるように、局部発振回路7の周波数制御電圧を調整
する。このような構成により、局部発振周波数のドリフ
トを補償できる。The local oscillation frequency adjustment circuit 6 adjusts the frequency control voltage of the local oscillation circuit 7 so that the difference between the measurement result of the frequency counter circuit 5 and a preset intermediate frequency becomes zero. With such a configuration, it is possible to compensate for drift in the local oscillation frequency.
(発明が解決しようとする課題)
しかし受信波が一定振幅でないディジタル変調波の場合
、周波数カウンタ回路5による周波数測定が困難になる
。第9図は帯域制限を受けた2相デイジタル変調波(B
PSK波)のIF倍信号表している。このような変調波
は、振幅が零となるゼロクロス点を有する。このため、
このIP倍信号そのまま周波数カウンタ回路で測定する
と測定誤差を生じる。また受信入力レベルが著しく低下
した場合も誤った周波数測定結果となる。局部発振周波
数調整回路は、誤った周波数測定結果をもとに局部発振
回路の周波数制御電圧を調整するため、局部発振周波数
に誤差を生じることになる。(Problems to be Solved by the Invention) However, if the received wave is a digitally modulated wave that does not have a constant amplitude, it becomes difficult for the frequency counter circuit 5 to measure the frequency. Figure 9 shows a band-limited two-phase digitally modulated wave (B
It represents the IF multiplied signal of PSK wave). Such a modulated wave has a zero crossing point where the amplitude becomes zero. For this reason,
If this IP multiplied signal is directly measured using a frequency counter circuit, a measurement error will occur. Also, if the received input level drops significantly, incorrect frequency measurement results will occur. Since the local oscillation frequency adjustment circuit adjusts the frequency control voltage of the local oscillation circuit based on an erroneous frequency measurement result, an error occurs in the local oscillation frequency.
本発明の目的は、振幅が変動するディジタル変調波およ
び受信入力レベルが著しく低下しても、正確にIP信号
周波数の測定を行い、局部発振回路の発振周波数変動を
正確に補償できる周波数較正回路に関するものである。An object of the present invention is to relate to a frequency calibration circuit that can accurately measure the IP signal frequency and accurately compensate for oscillation frequency fluctuations of a local oscillation circuit even when the amplitude of a digitally modulated wave fluctuates and the reception input level significantly decreases. It is something.
(課題を解決するための手段)
前記目的を達成するための本発明の特徴は、受信周波数
を中間周波数に変換する周波数変換回路と、発掘周波数
の制御が可能で前記周波数較正回路に局部発掘周波数を
提供する局部発振回路と、中間周波数の周波数を測定す
る周波数カウンタ回路と、該周波数カウンタ回路の測定
結果に従フて前記局部発揚回路を制御する局部発掘周波
数調整回路と、前記周波数変換回路の出力と、前記周波
数カウンタ回路の入力の間にもうけられる搬送波再生回
路とを有し、中間周波数に等しい周波数でこれと同期し
て振幅がほゞ一定の信号を前記周波数カウンタ回路に入
力することにより、局部発振周波数調整回路が予め定め
た周波数値と前記周波数カウンタ回路の測定値とを比較
し、両者の差をゼロとするように、前記局部発振回路の
発振周波数を制御する周波数較正回路にある。(Means for Solving the Problems) The features of the present invention for achieving the above object include a frequency conversion circuit that converts a reception frequency into an intermediate frequency, and a frequency calibration circuit that is capable of controlling an excavation frequency and that uses a local excavation frequency. a frequency counter circuit that measures the frequency of the intermediate frequency; a local excavation frequency adjustment circuit that controls the local oscillation circuit according to the measurement result of the frequency counter circuit; a carrier wave regeneration circuit provided between the output and the input of the frequency counter circuit, and inputting a signal having a substantially constant amplitude at a frequency equal to the intermediate frequency and having a substantially constant amplitude to the frequency counter circuit in synchronization therewith. , in a frequency calibration circuit that controls the oscillation frequency of the local oscillation circuit so that the local oscillation frequency adjustment circuit compares a predetermined frequency value and the measured value of the frequency counter circuit, and makes the difference between the two zero. .
本発明の別の特徴は、前記構成に、更に、受信信号のレ
ベルを検出するレベル検出回路と、前記搬送波再生回路
の出力が受信信号と同期したことを検出する搬送波同期
検出回路と、前記レベル検出回路の出力と前記搬送波同
期検出回路の出力を受け、ある特定の条件を満足した場
合に、前記周波数カウンタの動作を継続し、それ以外の
条件下では、該条件を満足する直前の周波数カウンタの
測定結果を保持したまま周波数カウンタの動作を停止す
るように制御するカウンタ制御回路を具備した周波数較
正回路にある。Another feature of the present invention is that the above configuration further includes a level detection circuit that detects the level of the received signal, a carrier synchronization detection circuit that detects that the output of the carrier regeneration circuit is synchronized with the received signal, and the level detection circuit that detects the level of the received signal. Upon receiving the output of the detection circuit and the output of the carrier synchronization detection circuit, if a certain specific condition is satisfied, the frequency counter continues to operate, and under other conditions, the frequency counter continues operating the frequency counter immediately before satisfying the condition. The frequency calibration circuit includes a counter control circuit that controls the frequency counter to stop operating while holding the measurement result.
(作用)
上述の構成において、周波数カウンタ回路への入力は、
搬送波再生回路により、変調波の振幅にか工わらず、振
幅がはメ一定の信号が印加される。従って周波数カウン
タ回路による周波数の測定は正確であり、従来の技術の
問題点が解決される。(Function) In the above configuration, the input to the frequency counter circuit is
A carrier wave regeneration circuit applies a signal whose amplitude is constant regardless of the amplitude of the modulated wave. Therefore, the frequency measurement by the frequency counter circuit is accurate and the problems of the prior art are solved.
又、搬送波再生が不能の場合には、周波数カウンタ回路
は動作を停止し直前の測定結果を保持するので局部発振
周波数に大きな誤差が発生することはない。Furthermore, when carrier wave regeneration is impossible, the frequency counter circuit stops operating and holds the immediately previous measurement result, so that no large error occurs in the local oscillation frequency.
従来の技術では、IP倍信号そのまま測定していたので
変調レベルの影響をうけたのに対し、本発明ではこのよ
うな問題点は完全に解決される。In the conventional technology, the IP multiplied signal was measured as it was, which was affected by the modulation level, whereas the present invention completely solves this problem.
(実施例)
1.1゛ の−
本発明の第1の実施例を第1図に示す。本発明の周波数
較正回路は、周波数変換回路1、IP信号増幅回路2、
搬送波再生回路8、周波数カウンタ回路5、局部発振周
波数調整回路6、局部発振回路9から成る。局部発振回
路の発振周波数をfL、受信周波数をf、とすると周波
数変換回路1の出力、すなわち中間周波数fiFは、f
rr =f、 f+、 (1
)となる。局部発振回路9の発振周波数は、温度変動、
経年変化等によりfLOからf、に変動し、f+、=f
bo<’+α+αADJ) (2)のよう
に表される。ただしαは温度変動、経年変化等による変
化率、αADJは外部からのfIIJ御により周波数を
可変できる調整率である。中間周波数flFは、
ftp =f、−L、o(1+α+a AOJ)
(3)となる。さらに搬送波再生回路8は、出力周波
数がflPに等しくなるように動作する。周波数カウン
タ回路5は搬送波再生回路8の出力周波数を測定する。(Embodiment) 1.1゛- A first embodiment of the present invention is shown in FIG. The frequency calibration circuit of the present invention includes a frequency conversion circuit 1, an IP signal amplification circuit 2,
It consists of a carrier wave regeneration circuit 8, a frequency counter circuit 5, a local oscillation frequency adjustment circuit 6, and a local oscillation circuit 9. If the oscillation frequency of the local oscillation circuit is fL and the reception frequency is f, then the output of the frequency conversion circuit 1, that is, the intermediate frequency fiF, is f
rr = f, f+, (1
). The oscillation frequency of the local oscillation circuit 9 varies depending on temperature fluctuations,
Changes from fLO to f due to aging, etc., and f+, = f
It is expressed as bo<'+α+αADJ) (2). However, α is a rate of change due to temperature fluctuations, aging, etc., and αADJ is an adjustment rate that allows the frequency to be varied by controlling fIIJ from the outside. The intermediate frequency flF is ftp = f, -L, o (1+α+a AOJ)
(3) becomes. Furthermore, the carrier wave regeneration circuit 8 operates so that the output frequency becomes equal to flP. Frequency counter circuit 5 measures the output frequency of carrier wave recovery circuit 8.
周波数カウンタ回路5のゲート開閉のための基準時間を
t8とすると、周波数カウンタ回路5の測定結果(カウ
ント数C)は、
C= (f、 ft、o(1+α+a Al)J)
) t−(4)となる。局部発振周波数調整回路6はC
を入力し、あらかじめ設定されている一定値C8Eアと
比較する。この時、C<C,EアであればαADJを減
少し、C>Csr:rであればαADJを増加する。Assuming that the reference time for opening and closing the gate of the frequency counter circuit 5 is t8, the measurement result (number of counts C) of the frequency counter circuit 5 is as follows: C= (f, ft, o(1+α+a Al)J)
) t-(4). The local oscillation frequency adjustment circuit 6 is C
is input and compared with a preset constant value C8Ea. At this time, if C<C,Ea, αADJ is decreased, and if C>Csr:r, αADJ is increased.
C5Er= (f、 −fLo) ts+:、、(5)
としEs=jS!!ニアとすれば、局部発振回路9の発
振周波数は常にfboになるように調整される。C5Er= (f, -fLo) ts+:,, (5)
ToshiEs=jS! ! If it is near, the oscillation frequency of the local oscillation circuit 9 is adjusted so that it always becomes fbo.
本発明では、局部発振周波数の較正機能に加え、IF倍
信号変調状態に無関係に局部発振周波数の較正ができる
。搬送波再生回路8は、IF倍信号第9図のようにゼロ
クロス点を有している変調波でも、入力IF信号の搬送
波に同期した周波数を出力している。周波数カウンタ回
路5は搬送波再生用回路8の出力をクロック入力として
これをカウントする。従来の構成ではIF倍信号周波数
カウンタ回路5のクロック入力としているため、IF倍
信号ゼロクロス点を有していると、周波数カウント回路
5は測定誤差を生じる。これに対して本構成のようにす
れば、周波数カウント回路5は測定誤差を生じない。し
たがってIF倍信号変調状態に無関係に局部発振周波数
を正確に較正できる。In addition to the function of calibrating the local oscillation frequency, the present invention can calibrate the local oscillation frequency regardless of the IF multiplier signal modulation state. The carrier wave regeneration circuit 8 outputs a frequency synchronized with the carrier wave of the input IF signal even if the modulated wave has a zero crossing point as shown in FIG. 9 of the IF multiplied signal. The frequency counter circuit 5 counts the output of the carrier wave regeneration circuit 8 as a clock input. In the conventional configuration, since the IF multiplied signal is used as the clock input of the frequency counter circuit 5, if the IF multiplied signal has a zero cross point, the frequency count circuit 5 will cause a measurement error. On the other hand, with this configuration, the frequency count circuit 5 does not produce measurement errors. Therefore, the local oscillation frequency can be accurately calibrated regardless of the IF multiplication signal modulation state.
四見昆発振厘に
本発明の周波数較正回路に使用する局部発振回路は外部
からの周波数制御信号により出力周波数を調整できる機
能を備えなければならない。局部発振回路としては、位
相同期ループを使用した周波数シンセサイザが一般に使
用される。この周波数シンセサイザを使用した局部発振
回路の例を第2図に示す。この構成において、出力周波
数fLは基準用分周器12の分周数をM、帰還用分周器
16の分周数をN、基準周波数発振回路11の出力周波
数をfRとすると、
ft、= (N/M)f*
(6)となる。基準周波数発振回路11としては、水晶
発振回路が使用され、この発振周波数が温度変動、経年
変化に伴い変動すると、fLに誤差を生じることになる
。fRは温度変動、経年変化に伴う変動率をαとすると
、
f*=fRo(1+α)(7)
と表せる。出力周波数を調整するためには、基準周波数
発振回路11として使用される水晶発振回路にバラクタ
ダイオードを付加することにより、その発振周波数を電
圧印加により簡単に調整できる。この電圧を周波数制御
電圧とする。その調整率をαADJとすれば、fRは、
fR=fRo(1+α十αADJ ) (
s)したがって、fしは
fL= (87M)fRo(1+α+αADJ)
(9)さらにfLo = (87M)fRoとす
れば、L、=fLo(1+α+αADJ)
(10)となり(2)式に示すような周波数調整可
能な局部発振回路となる。For oscillation purposes, the local oscillation circuit used in the frequency calibration circuit of the present invention must have the ability to adjust the output frequency using an external frequency control signal. A frequency synthesizer using a phase-locked loop is generally used as the local oscillator circuit. FIG. 2 shows an example of a local oscillation circuit using this frequency synthesizer. In this configuration, the output frequency fL is as follows, where M is the frequency division number of the reference frequency divider 12, N is the frequency division number of the feedback frequency divider 16, and fR is the output frequency of the reference frequency oscillation circuit 11. (N/M)f*
(6) becomes. A crystal oscillation circuit is used as the reference frequency oscillation circuit 11, and if this oscillation frequency fluctuates due to temperature fluctuations and aging, an error will occur in fL. fR can be expressed as f*=fRo(1+α)(7) where α is the rate of change due to temperature fluctuations and aging. In order to adjust the output frequency, by adding a varactor diode to the crystal oscillation circuit used as the reference frequency oscillation circuit 11, the oscillation frequency can be easily adjusted by applying a voltage. This voltage is defined as the frequency control voltage. If the adjustment rate is αADJ, then fR is fR=fRo(1+α+αADJ) (
s) Therefore, fL= (87M)fRo(1+α+αADJ)
(9) Furthermore, if fLo = (87M)fRo, then L, = fLo(1+α+αADJ)
(10), resulting in a frequency adjustable local oscillation circuit as shown in equation (2).
■で説明したように、周波数カウンタ回路5は周波数を
正確に測定するため、時間基準t8を必要とする。この
時間基準として、航記の基準周波数発振回路11を利用
できる。しかし、その発振周波数は(7)式のような誤
差を持っている。このため■で説明したように、j、=
tsETとすることができず、周波数較正に誤差を生
ずる。しかし基準発振回路の発振周波数に比べ周波数シ
ンセサイザ出力周波数fLが十分高い場合には、周波数
カウンタ回路5の測定誤差は十分小さくできる。またこ
の−連の制御を複数回繰り返すことにより、基準周波数
発振回路11の誤差が小さくなるので、周波数カウンタ
回路5の測定誤差もさらに小さくなり、誤差は零に収束
する。As explained in (2), the frequency counter circuit 5 requires the time reference t8 in order to accurately measure the frequency. As this time reference, the reference frequency oscillation circuit 11 of Koki can be used. However, the oscillation frequency has an error as shown in equation (7). For this reason, as explained in ■, j, =
tsET, resulting in an error in frequency calibration. However, if the frequency synthesizer output frequency fL is sufficiently higher than the oscillation frequency of the reference oscillation circuit, the measurement error of the frequency counter circuit 5 can be made sufficiently small. Furthermore, by repeating this series of controls a plurality of times, the error of the reference frequency oscillation circuit 11 becomes smaller, so the measurement error of the frequency counter circuit 5 also becomes smaller, and the error converges to zero.
さらに周波数シンセサイザの出力周波数を調整する方法
として、第3図に示す方法がある。本構成では、基準周
波数発振回路11の発振周波数を外部から調整せず、そ
の代わりに二つの分周器の分周数を変更する。基準用分
周回路12の分周数をM、帰還用分周回路16の分周数
をNとすると(6) 、 <7)式より、出力周波数f
LはfL= (87M) fno (1+ a )
(11)となる。fLを調整するため、MとN
を、それぞれμとνに変更する。このときのfLは
fL=(ν/μ)L+o (i+α) (12
)となる。分周数制御回路18は、希望する調整周波数
量を調整データとして入力し、設定すべきμ値とμ値を
計算し、そのデータをそれぞれの分周回路12.16に
加える。このように、二つの分周回路の分周数を変える
ことにより、fLを調整できる。Furthermore, there is a method shown in FIG. 3 as a method for adjusting the output frequency of the frequency synthesizer. In this configuration, the oscillation frequency of the reference frequency oscillation circuit 11 is not adjusted externally, but instead the frequency division numbers of the two frequency dividers are changed. If the frequency division number of the reference frequency divider circuit 12 is M, and the frequency division number of the feedback frequency divider circuit 16 is N, then from equations (6) and <7), the output frequency f
L is fL= (87M) fno (1+ a)
(11). To adjust fL, M and N
are changed to μ and ν, respectively. At this time, fL is fL=(ν/μ)L+o (i+α) (12
). The frequency division number control circuit 18 inputs the desired adjustment frequency amount as adjustment data, calculates the μ value to be set and the μ value, and applies the data to each frequency division circuit 12.16. In this way, fL can be adjusted by changing the frequency dividing numbers of the two frequency dividing circuits.
夾直孤ぶ)
第1図の実施例において、受信レベルが著しく低下する
と、搬送波再生回路8が搬送波の再生不可能となり、そ
の出力周波数に誤差を生じる。このため局部発振回路9
は誤った周波数に制御されてしまう。第4図の実施例は
、これを防ぐための周波数較正回路である。In the embodiment shown in FIG. 1, when the reception level drops significantly, the carrier wave regeneration circuit 8 becomes unable to reproduce the carrier wave, causing an error in its output frequency. Therefore, the local oscillation circuit 9
is controlled to the wrong frequency. The embodiment shown in FIG. 4 is a frequency calibration circuit to prevent this.
第4図の実施例は、第1図の実施例にレベル検出回路2
0、搬送波同期検出回路21、カウンタ制御回路22を
加えている。レベル検出回路20は、IP信号レベルを
監視する。IF信号レベルが低下した時、レベル検出回
路20は、搬送波再生回路8が搬送波再生不可能となる
IF信号レベルを検出し、その検出信号をカウンタ制御
回路22に送る。カウンタ制御回路22は、この検出信
号を受けた時、そのIF信号レベル低下直前の周波数測
定結果(カウント結果)を保持するための保持信号を周
波数カウンタ回路5に送る。またIF信号レベルが、搬
送波再生可能なレベルまで増加した時、搬送波同期検出
回路21は、搬送波再生回路8の出力が入力IF(3号
の搬送波周波数に同期したことを検出し、検出信号をカ
ウンタ制御回路22に送る。カウンタ制御回路22はこ
の検出信号を受け、周波数カウンタ回路5に、カウント
保持の解除信号を送る。The embodiment of FIG. 4 has a level detection circuit 2 in addition to the embodiment of FIG.
0, a carrier synchronization detection circuit 21 and a counter control circuit 22 are added. Level detection circuit 20 monitors the IP signal level. When the IF signal level decreases, the level detection circuit 20 detects the IF signal level at which the carrier wave regeneration circuit 8 cannot reproduce the carrier wave, and sends the detection signal to the counter control circuit 22. When the counter control circuit 22 receives this detection signal, it sends a holding signal to the frequency counter circuit 5 for holding the frequency measurement result (count result) immediately before the IF signal level drops. Further, when the IF signal level increases to a level that allows carrier wave regeneration, the carrier wave synchronization detection circuit 21 detects that the output of the carrier wave regeneration circuit 8 is synchronized with the carrier wave frequency of the input IF (No. 3), and converts the detected signal into a counter. The counter control circuit 22 receives this detection signal and sends a count holding release signal to the frequency counter circuit 5.
搬送波同期検出回路21が搬送波同期を検出するために
、以下のような方法がある。あらかじめ定められた任意
の長さの特定の信号列で変調された変調波を受信し、搬
送波同期検出回路21は、搬送波再生回路8の出力を使
用して、この変調波を復調する。さらに搬送波同期検出
回路21は、復調された信号列が本来定められている信
号列と一致するか否かによって搬送波同期が完了し、搬
送波を再生したことを検出する。The following methods are available for the carrier synchronization detection circuit 21 to detect carrier synchronization. The carrier synchronization detection circuit 21 receives a modulated wave modulated with a specific signal string having an arbitrary predetermined length, and demodulates this modulated wave using the output of the carrier regeneration circuit 8. Furthermore, the carrier synchronization detection circuit 21 detects that carrier synchronization has been completed and that the carrier wave has been regenerated, depending on whether the demodulated signal sequence matches the originally determined signal sequence.
一般の無線システムでは局部発振回路の周波数変動時間
は、受信入力レベルの低下している時間に比べ、非常に
長い。従って上記で説明した、受信入力レベル、搬送波
再生の同期完了の検出を行うことにより、局部発振回路
の発振周波数を正確に較正できる。In a general wireless system, the frequency fluctuation time of the local oscillator circuit is much longer than the time during which the receiving input level is decreasing. Therefore, by detecting the reception input level and the completion of synchronization of carrier wave regeneration as described above, the oscillation frequency of the local oscillation circuit can be accurately calibrated.
搬送波再生回路としては、逓倍形回路がある(例えば、
産報図書ディジタルコミュニケーションシリーズ、ディ
ジタル無線通信)。−例として4相位相変調波の逓倍形
回路の構成を第5図に示す。端子23のIP倍信号4逓
倍回路24により4逓倍しフィルタ25を通した信号を
基準信号として、VCO(29) 、4逓倍回路28、
位相比較回路26、ループフィルタ27から成る位相同
期ループ(PLL)が構成されている。この構成により
VCO(29)は入力IP信号の搬送波に位相同期して
いる。このVCO(29)の発振周波数を出力端子31
を介して周波数カウンタ回路に入力する。なお、30は
検波回路で出力端子32に復調出力を出力する。As carrier wave regeneration circuits, there are multiplier circuits (for example,
Sanpo Tosho Digital Communication Series, Digital Wireless Communication). - As an example, the configuration of a multiplier circuit for four-phase phase modulated waves is shown in FIG. The IP multiplier signal at the terminal 23 is multiplied by 4 by the 4-multiplier circuit 24 and passed through the filter 25 as a reference signal, and the VCO (29), the 4-multiplier circuit 28,
A phase locked loop (PLL) consisting of a phase comparison circuit 26 and a loop filter 27 is configured. With this configuration, the VCO (29) is phase-synchronized with the carrier wave of the input IP signal. The oscillation frequency of this VCO (29) is output to the output terminal 31.
input to the frequency counter circuit via. Note that 30 is a detection circuit that outputs a demodulated output to an output terminal 32.
搬送波再生回路としては、逓倍形回路の他に逆変調形回
路がある(例えば、産報図書ディジタルコミュニケーシ
ョンシリーズ、ディジタル無線通信)。−例として4相
位相変調波の逆変調形検波回路の構成を第6図に示す。In addition to multiplication type circuits, there are inverse modulation type circuits as carrier wave regeneration circuits (for example, Sanpo Tosho Digital Communication Series, Digital Wireless Communication). - As an example, the configuration of an inverse modulation type detection circuit for four-phase phase modulated waves is shown in FIG.
検波回路30により端子23のIF低信号ら変調信号が
復調される。4相位相変調回路34は復調された変調信
号を変調波入力と遅延回路33を介したIF低信号用い
て逆変調を行う。この4相位相変調回路34の出力を基
準信号として、VCO(29) 、ループフィルタ27
、位相比較回路26、遅延回路33からなる位相同期ル
ープ(PLL)を構成している。この構成によりVCO
(29)は入力IF倍信号搬送波に位相同期している。The modulation signal from the IF low signal at the terminal 23 is demodulated by the detection circuit 30 . The four-phase phase modulation circuit 34 performs inverse modulation on the demodulated modulation signal using the modulated wave input and the IF low signal via the delay circuit 33. Using the output of this four-phase phase modulation circuit 34 as a reference signal, the VCO (29) and the loop filter 27
, a phase comparison circuit 26, and a delay circuit 33 constitute a phase locked loop (PLL). With this configuration, the VCO
(29) is phase-locked to the input IF multiplied signal carrier wave.
このVCO(29)の発振周波数を再生搬送波出力とし
て出力端子31を介して周波数カウンタ回路に印加する
。The oscillation frequency of this VCO (29) is applied to the frequency counter circuit via the output terminal 31 as a reproduced carrier wave output.
なお、復調出力は検波回路30から出力端子32に与え
られる。Note that the demodulated output is given to the output terminal 32 from the detection circuit 30.
搬送波再生回路としては、上記回路の他にコスタス形回
路がある(例えば、産報図書ディジタルコミュニケーシ
ョンシリーズ、ディジタル無線通信)。−例として4相
位相変調波のコスタス形回路を第7図に示す。35は同
期検波回路、36は乗算回路、37は差回路、38は和
回路である。本構成の回路は復調された変調信号から、
この変調信号に依存しない、VCO(29)の制御電圧
を発生し、VCO(29)の発振周波数をIF低信号搬
送波周波数に位相同期させている。V(:0(29)の
発振周波数を周波数カウンタ回路で測定する。In addition to the circuits described above, there are Costas type circuits as carrier wave regeneration circuits (for example, Sanpo Tosho Digital Communication Series, Digital Wireless Communication). - As an example, a Costas type circuit for a four-phase phase modulated wave is shown in FIG. 35 is a synchronous detection circuit, 36 is a multiplication circuit, 37 is a difference circuit, and 38 is a summation circuit. The circuit of this configuration uses the demodulated modulated signal to
A control voltage for the VCO (29) that does not depend on this modulation signal is generated, and the oscillation frequency of the VCO (29) is phase-synchronized with the IF low signal carrier frequency. The oscillation frequency of V(:0(29)) is measured with a frequency counter circuit.
(発明の効果)
本発明の構成は、受信波がゼロクロス点を有する変調波
、または受信レベルが著しく低下した場合でも、局部発
掘回路の発振周波数を常に正しく較正できる。さらに自
動車電話システムのように高安定度の周波数源を有する
基地局と、これにくらべ周波数安定があまり良くない移
動機がある場合、本構成を移動機側に適応すれば、移動
機の周波数安定度を大幅に改善できる。(Effects of the Invention) The configuration of the present invention makes it possible to always correctly calibrate the oscillation frequency of the local excavation circuit even when the received wave is a modulated wave having a zero-crossing point or when the reception level has significantly decreased. Furthermore, if there is a base station with a highly stable frequency source, such as a car phone system, and a mobile device, whose frequency stability is not very good compared to the base station, if this configuration is applied to the mobile device side, the frequency stability of the mobile device can be stabilized. can significantly improve the degree of
第1図は本発明の第1の実施例、
第2図は出力周波数の調整ができる局部発振回路の例。
第3図は出力周波数の調整ができる局部発振回路の4列
。
第4図は本発明の第2の実施例、
第5図は検波回路の例、
第6図は検波回路の別の例、
第7図は検波回路の別の例、
第8図は従来の周波数較正回路、
第9図は帯域制限を受けた2相位相変調波である。
l・・周波数変換回路、2・・IF増幅回路、3 ・・
検波回路、 4・・復調出力端子、5・・周波数カウ
ンタ回路、
6・・局部発振周波数調整回路、
7・・局部発振回路、8・・搬送波再生回路、9・・周
波数制御端子骨の局部発振回路、10・・制御端子、
11・・基準周波数発振回路、
12・・基準用分周回路、
13・・位相比較回路、14・・ループフィルタ、15
・・電圧制御発振回路、
I6・・帰還用分周回路、
17・・局部発振出力端子、
I8・・分周数制御回路、
19・・調整データ端子、
20・・レベル検出回路、
21・・搬送波同期検出回路、
22・・カウンタ制御回路、
23・・IF信号入力、 24・・4逓倍回路、25・
・フィルタ、 26・・位相比較回路、27・・ルー
プルフィルタ、
28・・4逓倍回路、
29・・電圧制御発掘回路(VCO)、30・・検波回
路、
3I・・再生搬送波出力端子、
32・・復調出力端子、33・・遅延回路、34・・4
相位相変調回路、
35・・同期検波回路、
36・・乗算回路、 37・・差回路、38・・和回路
。FIG. 1 shows a first embodiment of the present invention, and FIG. 2 shows an example of a local oscillation circuit that can adjust the output frequency. Figure 3 shows four rows of local oscillator circuits that can adjust the output frequency. Fig. 4 shows a second embodiment of the present invention, Fig. 5 shows an example of a detection circuit, Fig. 6 shows another example of a detection circuit, Fig. 7 shows another example of a detection circuit, and Fig. 8 shows a conventional detection circuit. Frequency Calibration Circuit, Figure 9 shows a band-limited two-phase phase modulated wave. l...Frequency conversion circuit, 2...IF amplifier circuit, 3...
Detection circuit, 4. Demodulation output terminal, 5. Frequency counter circuit, 6. Local oscillation frequency adjustment circuit, 7. Local oscillation circuit, 8. Carrier wave regeneration circuit, 9. Local oscillation of frequency control terminal bone. Circuit, 10... Control terminal, 11... Reference frequency oscillation circuit, 12... Reference frequency divider circuit, 13... Phase comparison circuit, 14... Loop filter, 15
...Voltage controlled oscillation circuit, I6...Feedback frequency divider circuit, 17...Local oscillation output terminal, I8...Frequency division number control circuit, 19...Adjustment data terminal, 20...Level detection circuit, 21... Carrier wave synchronization detection circuit, 22.. Counter control circuit, 23.. IF signal input, 24.. 4 multiplier circuit, 25.
・Filter, 26.. Phase comparison circuit, 27.. Loop filter, 28.. 4 multiplier circuit, 29.. Voltage control detection circuit (VCO), 30.. Detection circuit, 3I.. Regenerated carrier wave output terminal, 32.・Demodulation output terminal, 33...delay circuit, 34...4
Phase phase modulation circuit, 35... Synchronous detection circuit, 36... Multiplier circuit, 37... Difference circuit, 38... Sum circuit.
Claims (2)
路と、 発振周波数の制御が可能で前記周波数変換回路に局部発
振周波数を提供する局部発振回路と、中間周波数の周波
数を測定する周波数カウンタ回路と、 該周波数カウンタ回路の測定結果に従って前記局部発振
回路を制御する局部発振周波数調整回路とを有し、 局部発振周波数調整回路が予め定めた周波数値と前記周
波数カウンタ回路の測定値とを比較し、両者の差をゼロ
とするように、前記局部発振回路の発振周波数を制御す
る周波数較正回路において、 前記周波数変換回路の出力と、前記周波数カウンタ回路
の入力の間に搬送波再生回路がもうけられ、 中間周波数に等しい周波数でこれと同期して振幅がほゞ
一定の信号を前記周波数カウンタ回路に入力することを
特徴とする周波数較正回路。(1) A frequency conversion circuit that converts a received frequency to an intermediate frequency, a local oscillation circuit that is capable of controlling an oscillation frequency and provides a local oscillation frequency to the frequency conversion circuit, and a frequency counter circuit that measures the frequency of the intermediate frequency. , a local oscillation frequency adjustment circuit that controls the local oscillation circuit according to the measurement result of the frequency counter circuit, and the local oscillation frequency adjustment circuit compares a predetermined frequency value with the measurement value of the frequency counter circuit, In a frequency calibration circuit that controls the oscillation frequency of the local oscillation circuit so that the difference between the two is zero, a carrier regeneration circuit is provided between the output of the frequency conversion circuit and the input of the frequency counter circuit, and an intermediate A frequency calibration circuit characterized in that a signal having a frequency equal to the frequency and having a substantially constant amplitude is input to the frequency counter circuit in synchronization with the frequency.
号のレベルを検出するレベル検出回路と、前記搬送波再
生回路の出力が受信信号と同期したことを検出する搬送
波同期検出回路と、前記レベル検出回路の出力と前記搬
送波同期検出回路の出力を受け、ある特定の条件を満足
した場合に、前記周波数カウンタの動作を継続し、それ
以外の条件下では、該条件を満足する直前の周波数カウ
ンタの測定結果を保持したまま周波数カウンタの動作を
停止するように制御するカウンタ制御回路を具備したこ
とを特徴とする周波数較正回路。(2) The frequency calibration circuit according to claim 1, further comprising a level detection circuit for detecting the level of the received signal, a carrier synchronization detection circuit for detecting that the output of the carrier wave regeneration circuit is synchronized with the received signal, and the level detection circuit for detecting the level of the received signal. Upon receiving the output of the circuit and the output of the carrier synchronization detection circuit, if a certain condition is satisfied, the frequency counter continues to operate, and under other conditions, the operation of the frequency counter immediately before satisfying the condition is continued. A frequency calibration circuit comprising a counter control circuit that controls a frequency counter to stop operating while holding measurement results.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63119346A JPH01290318A (en) | 1988-05-18 | 1988-05-18 | Frequency correction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63119346A JPH01290318A (en) | 1988-05-18 | 1988-05-18 | Frequency correction circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01290318A true JPH01290318A (en) | 1989-11-22 |
Family
ID=14759214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63119346A Pending JPH01290318A (en) | 1988-05-18 | 1988-05-18 | Frequency correction circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01290318A (en) |
-
1988
- 1988-05-18 JP JP63119346A patent/JPH01290318A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4808882B2 (en) | Wireless transmitter mechanism having a PLL and a delta-sigma modulator | |
| US5113416A (en) | Digital radio frequency compensation | |
| CN1879304B (en) | PLL Bandwidth Calibration Circuit and Its Realization Method | |
| US7800452B2 (en) | Phase locked loop circuit | |
| EP0408238B1 (en) | A frequency synthesiser | |
| GB2344006A (en) | Direct modulation phase lock loop and method therefor | |
| EP2220761B1 (en) | Pll calibration | |
| JP3934585B2 (en) | Wideband modulation PLL, wideband modulation PLL timing error correction system, modulation timing error correction method, and wireless communication apparatus adjustment method including wideband modulation PLL | |
| JP3852939B2 (en) | Broadband modulation PLL and modulation degree adjusting method thereof | |
| US9948449B2 (en) | Trim for dual-port frequency modulation | |
| EP3264609B1 (en) | Performance indicator for phase locked loops | |
| JPS6335017A (en) | Radio frequency stabilizing device | |
| US6690210B2 (en) | Transmitting device | |
| US20040048590A1 (en) | Trimming method for a transceiver using two-point modulation | |
| US7486743B2 (en) | Device and method of measuring frequency domain response in RF modulator | |
| US20020095628A1 (en) | Apparatus and method for reducing skew of a high speed signal | |
| JPH01290318A (en) | Frequency correction circuit | |
| EP0497801B1 (en) | A phase locked loop for producing a reference carrier for a coherent detector | |
| CN101310435B (en) | Method of continuously calibrating the gain for a multi-path angle modulator | |
| JP3153671B2 (en) | Mobile radio | |
| US5900751A (en) | Automatic frequency control circuit with simplified circuit constitution | |
| US5654674A (en) | Oscillator control circuit with phase detection feedback | |
| JPH0748670B2 (en) | Mobile radio with frequency stabilization function | |
| JP2794707B2 (en) | Frequency shift keying modulator | |
| JPH1093432A (en) | Frequency synthesizer |