JPH01293076A - クランプ付ａ／ｄ変換器 - Google Patents
クランプ付ａ／ｄ変換器Info
- Publication number
- JPH01293076A JPH01293076A JP63124340A JP12434088A JPH01293076A JP H01293076 A JPH01293076 A JP H01293076A JP 63124340 A JP63124340 A JP 63124340A JP 12434088 A JP12434088 A JP 12434088A JP H01293076 A JPH01293076 A JP H01293076A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- clamp
- converter
- digital data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は映像信号をＡ／Ｄ変換器によりディジタル映像
信号に変換する時にクランプ回路やクランプ電位発生回
路で発生する誤差を補正するためのクランプ付Ａ／Ｄ変
換器に関するものである。
信号に変換する時にクランプ回路やクランプ電位発生回
路で発生する誤差を補正するためのクランプ付Ａ／Ｄ変
換器に関するものである。
従来の技術
・近年、半導体技術の急速な発展によシ、高速のＡ／Ｄ
変換器が実現可能となシ、民生用映像機器へのディジタ
ル信号処理が普及してきておシ、基本性能の向上、品質
の安定均一性１部品点数の削減、サービスの効率化が図
られてきている。
変換器が実現可能となシ、民生用映像機器へのディジタ
ル信号処理が普及してきておシ、基本性能の向上、品質
の安定均一性１部品点数の削減、サービスの効率化が図
られてきている。
以下図面を参照しながら、上述した従来の技術の一例に
ついて説明する。
ついて説明する。
第３図は従来のクランプ付Ａ ／ Ｄ変換器のブロック
図である。同図において１は映像信号入力端子、２はク
ランプ電位発生回路、３はクランプ回路、４はクロック
発生回路、６はＡ／Ｄ変換器、６はディジタルデータ出
力端子である。
図である。同図において１は映像信号入力端子、２はク
ランプ電位発生回路、３はクランプ回路、４はクロック
発生回路、６はＡ／Ｄ変換器、６はディジタルデータ出
力端子である。
以上のように構成されたクランプ付Ａ／Ｄ変換器につい
て、以下その動作について説明する。
て、以下その動作について説明する。
映像信号入力端子１に入力された入力映像信号の水平同
期信号部分又はバースト信号部分をクランプするタイミ
ングパルスをクロック発生回路４で発生させ、前記パル
スに従ってクランプ電位発生回路２で設定されたクラン
プ電位に入力映像信号をクランプ回路３でクランプする
。クランプされた入力映像信号をＡ／Ｄ変換器５でクロ
ック発生回路４からのクロックに従い、Ａ／Ｄ変換をし
て、ディジタルデータ出力端子６にディジタルデータが
出力される。なお、クランプ電位はクランプする部分に
よシ異なるが、Ａ／Ｄ変換器６の入力最下位電位又は入
力最上位電位と入力最下位電圧の真中の電位に設定され
るのが一般的である。
期信号部分又はバースト信号部分をクランプするタイミ
ングパルスをクロック発生回路４で発生させ、前記パル
スに従ってクランプ電位発生回路２で設定されたクラン
プ電位に入力映像信号をクランプ回路３でクランプする
。クランプされた入力映像信号をＡ／Ｄ変換器５でクロ
ック発生回路４からのクロックに従い、Ａ／Ｄ変換をし
て、ディジタルデータ出力端子６にディジタルデータが
出力される。なお、クランプ電位はクランプする部分に
よシ異なるが、Ａ／Ｄ変換器６の入力最下位電位又は入
力最上位電位と入力最下位電圧の真中の電位に設定され
るのが一般的である。
発明が解決しようとする課題
しかしながら上記のような構成ではクランプ回路やクラ
ンプ電位発生回路で起こる誤差を含めたディジタルデー
タが出力される事となシ、色信号の場合色の無い所に色
が付く等のディジタル画像特有の画質劣化をひきおこす
という問題があシ、それに対してクランプ電位の微調整
をしていたが部品ばらつきはおさえられないという課題
を有していた。
ンプ電位発生回路で起こる誤差を含めたディジタルデー
タが出力される事となシ、色信号の場合色の無い所に色
が付く等のディジタル画像特有の画質劣化をひきおこす
という問題があシ、それに対してクランプ電位の微調整
をしていたが部品ばらつきはおさえられないという課題
を有していた。
本発明は上記課題に鑑み、クランプ電位の誤差をディジ
タルデータで自動補正し、微調整を必要としないクラン
プ付Ａ／Ｄ変換器を提供するものである。
タルデータで自動補正し、微調整を必要としないクラン
プ付Ａ／Ｄ変換器を提供するものである。
課題を解決するための手段
上記課題を解決するために本発明のクランプ付Ａ／Ｄ変
換器は一端を映像信号入力端子とし、他端をディジタル
データ出力端子とするクランプ付Ａ／Ｄ変換器であって
、クランプ電位を発生させるクランプ電位発生回路と前
記クランプ電位で映（Ｑ入力信号をクランプするクラン
プ回路と各ブロックのタイミング信号を発生させるクロ
ック発生回路と前記クランプ回路の出力をディジタル信
号に変換するためのＡ／Ｄ変換器と前記クランプ電位に
相当するディジタルデータを発生させる基準クランプ電
位データ発生回路と前記基準クランプ電位データから前
記Ａ／Ｄ変換器よ多出力されたディジタルデータを減算
させる減算器と前記減算器よ多出力された差のディジタ
ルデータと前記Ａ／Ｄ変換器よ多出力されたディジタル
データを加算する加算器とを備えたものである。
換器は一端を映像信号入力端子とし、他端をディジタル
データ出力端子とするクランプ付Ａ／Ｄ変換器であって
、クランプ電位を発生させるクランプ電位発生回路と前
記クランプ電位で映（Ｑ入力信号をクランプするクラン
プ回路と各ブロックのタイミング信号を発生させるクロ
ック発生回路と前記クランプ回路の出力をディジタル信
号に変換するためのＡ／Ｄ変換器と前記クランプ電位に
相当するディジタルデータを発生させる基準クランプ電
位データ発生回路と前記基準クランプ電位データから前
記Ａ／Ｄ変換器よ多出力されたディジタルデータを減算
させる減算器と前記減算器よ多出力された差のディジタ
ルデータと前記Ａ／Ｄ変換器よ多出力されたディジタル
データを加算する加算器とを備えたものである。
作 用
本発明は上記した構成によってクランプ電位のばらつき
やクランプ回路での誤差を一水平走査期間毎に補正出来
る構成になっておシ、基準ディジタルデータとの誤差は
無くなシ、クランプ電位の微調整という問題点は無くな
ることになる。
やクランプ回路での誤差を一水平走査期間毎に補正出来
る構成になっておシ、基準ディジタルデータとの誤差は
無くなシ、クランプ電位の微調整という問題点は無くな
ることになる。
実施例
以下本発明の一実施例のクランプ付Ａ／Ｄ変換器につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
第１図は本発明の一実施例【おけるクランプ付Ａ／Ｄ変
換器のブロック図を示すものである。第２図は各ブロッ
クへのタイミングを示すタイミングチャートである。第
１図において１は映像信号入力端子、２はクランプ電位
発生回路、３はクランプ回路、４はクロック発生回路、
６はＡ／Ｄ変換器、６はディジタルデータ出力端子、７
はＡ／Ｄ変換器６からのデータと減算器８からの差のデ
ータとを加算する加算器、８はＡ／Ｄ変換器５からのデ
ータとクランプ電位データ発生回路９からのデータを減
算する減算器９はクランプしたい電位に対応した基準の
ディジタルデータを発生させる基準クランプ電位データ
発生回路である。
換器のブロック図を示すものである。第２図は各ブロッ
クへのタイミングを示すタイミングチャートである。第
１図において１は映像信号入力端子、２はクランプ電位
発生回路、３はクランプ回路、４はクロック発生回路、
６はＡ／Ｄ変換器、６はディジタルデータ出力端子、７
はＡ／Ｄ変換器６からのデータと減算器８からの差のデ
ータとを加算する加算器、８はＡ／Ｄ変換器５からのデ
ータとクランプ電位データ発生回路９からのデータを減
算する減算器９はクランプしたい電位に対応した基準の
ディジタルデータを発生させる基準クランプ電位データ
発生回路である。
以上のように構成されたクランプ付Ａ／Ｄ変換器につい
て以下第１図、第２図を用いてその動作を説明する。ク
ランプ電位はＡ／Ｄ変換器５の最下位電位にクランプす
る場合は、最下位電位よシ高い電位にクランプし、真中
の電位にクランプする場合は、真中の電位にクランプ電
位発生回路２で設定する。クロック発生回路４でクラン
プするべきタイミングｂ、例えば水平同期信号部分又は
バースト信号部分のパルスを発生させ、前記パルスに従
いクランプ回路３は入力映像信号ａをクランプ電位発生
回路２で設定された電位にクランプする。クランプされ
た入力映像信号をＡ／Ｄ変換器６でクロック発生回路４
で発生されたクロックＣに従いディジタルデータに変換
していく。
て以下第１図、第２図を用いてその動作を説明する。ク
ランプ電位はＡ／Ｄ変換器５の最下位電位にクランプす
る場合は、最下位電位よシ高い電位にクランプし、真中
の電位にクランプする場合は、真中の電位にクランプ電
位発生回路２で設定する。クロック発生回路４でクラン
プするべきタイミングｂ、例えば水平同期信号部分又は
バースト信号部分のパルスを発生させ、前記パルスに従
いクランプ回路３は入力映像信号ａをクランプ電位発生
回路２で設定された電位にクランプする。クランプされ
た入力映像信号をＡ／Ｄ変換器６でクロック発生回路４
で発生されたクロックＣに従いディジタルデータに変換
していく。
クランプされた位置でのＡ／Ｄ変換されたディジタルデ
ータが出力されるタイミングｄと同期したタイミングパ
ルスｅをクロック発生器４で発生させる。設定したクラ
ンプ電位がＡ／Ｄ変換器６の入力電圧の真中の電位の時
は前記電位に対応した基準のディジタルデータを最下位
電位の時はオール○のディジタルデータをクランプ電位
データ発生回路９で設定する。減算器８はクランプした
位置でのディジタルデータと基準クランプ電位データ発
生回路９で設定されたディジタルデータを前記タイミン
グパルスｄに従い減算し差のディジタルデータを出力す
る。加算器７はＡ／Ｄ変換器６のクロックに従いＡ／Ｄ
変換器６からのディジタルデータと減算２ｇからの差の
ディジタルデータを加算して最終ディジタルデータ出力
端子に出力する。
ータが出力されるタイミングｄと同期したタイミングパ
ルスｅをクロック発生器４で発生させる。設定したクラ
ンプ電位がＡ／Ｄ変換器６の入力電圧の真中の電位の時
は前記電位に対応した基準のディジタルデータを最下位
電位の時はオール○のディジタルデータをクランプ電位
データ発生回路９で設定する。減算器８はクランプした
位置でのディジタルデータと基準クランプ電位データ発
生回路９で設定されたディジタルデータを前記タイミン
グパルスｄに従い減算し差のディジタルデータを出力す
る。加算器７はＡ／Ｄ変換器６のクロックに従いＡ／Ｄ
変換器６からのディジタルデータと減算２ｇからの差の
ディジタルデータを加算して最終ディジタルデータ出力
端子に出力する。
発明の効果
以上のように本発明によれば一水平走査期間毎に基準ク
ランプ電位と実際のクランプ電位の差をディジタルデー
タで求め、差のディジタルデータをＡ／Ｄ変換ＨＨの出
力ディジタルデータに加算することによシ、クランプ電
位の誤差及びばらつきをおさえ、色の無い部分での色付
きという問題点は無くなると共に、従来クランプ電位を
微調整していた事を無くすことが出来る。
ランプ電位と実際のクランプ電位の差をディジタルデー
タで求め、差のディジタルデータをＡ／Ｄ変換ＨＨの出
力ディジタルデータに加算することによシ、クランプ電
位の誤差及びばらつきをおさえ、色の無い部分での色付
きという問題点は無くなると共に、従来クランプ電位を
微調整していた事を無くすことが出来る。
第１図は本発明の一実施例の要部ブロック図、第２図は
各ブロックを制御するタイミングチャート、第３図は従
来例の要部ブロック図である。 １・・・・・・映像信号入力端子、２・・・・・・クラ
ンプ電位発生回路、３・・・・・・クランプ回路、４・
・・・・・クロック発生回路、５・・・・・・Ａ ／
Ｄ変換器、６・・・・・・ディジタルデータ出力端子、
７・・・・・・加算器、８・・・・・・減算器、９・・
・・・・基準クランプ電位データ発生回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図
各ブロックを制御するタイミングチャート、第３図は従
来例の要部ブロック図である。 １・・・・・・映像信号入力端子、２・・・・・・クラ
ンプ電位発生回路、３・・・・・・クランプ回路、４・
・・・・・クロック発生回路、５・・・・・・Ａ ／
Ｄ変換器、６・・・・・・ディジタルデータ出力端子、
７・・・・・・加算器、８・・・・・・減算器、９・・
・・・・基準クランプ電位データ発生回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図
Claims (2)
- （１）一端を映像信号入力端子とし、他端をディジタル
データ出力端子とするクランプ付Ａ／Ｄ変換器であって
、クランプ電位を発生させるクランプ電位発生回路と、
前記クランプ電位で映像入力信号をクランプ回路と、各
ブロックのタイミング信号を発生させるクロック発生回
路と、前記クランプ回路の出力をディジタルデータに変
換するためのアナログ／ディジタル（以下Ａ／Ｄと略す
）変換器と、前記クランプ電位に相当する基準ディジタ
ルデータを発生させる基準クランプ電位データ発生回路
と、前記基準クランプ電位データから前記Ａ／Ｄ変換器
より出力されたディジタルデータを減算させる減算器と
、前記減算器から出力された差のディジタルデータと、
前記Ａ／Ｄ変換器から出力されたディジタルデータを加
算する加算器とを備えたことを特徴とするクランプ付Ａ
／Ｄ変換器。 - （２）Ａ／Ｄ変換器の入力最下位電位でクランプする時
はクランプ電位を最下位電位よりも高い電位に設定し基
準クランプ電位データは最下位データ（オール０）に設
定し、最上位電位でクランプする時はクランプ電位を最
上位電位よりも低い電位に設定し基準クランプ電位デー
タは最上位データ（オール１）に設定し、最上位電位と
最下位電位との間でクランプする時はクランプ電位を最
上位電位と最下位電位との間の電位に設定し基準クラン
プ電位データは前記最上位電位と最下位電位との間の電
位に対応するデータに設定する様にしたことを特徴とす
る特許請求の範囲第１項記載のクランプ付Ａ／Ｄ変換器
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63124340A JPH01293076A (ja) | 1988-05-20 | 1988-05-20 | クランプ付ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63124340A JPH01293076A (ja) | 1988-05-20 | 1988-05-20 | クランプ付ａ／ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01293076A true JPH01293076A (ja) | 1989-11-27 |
Family
ID=14882936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63124340A Pending JPH01293076A (ja) | 1988-05-20 | 1988-05-20 | クランプ付ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01293076A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04113779A (ja) * | 1990-09-03 | 1992-04-15 | Mitsubishi Electric Corp | ハイビジョン信号受信装置 |
| US5343245A (en) * | 1991-12-05 | 1994-08-30 | Samsung Electronics Co., Ltd. | Digital clamp circuit for clamping based on the level of an optical black period of a picture signal |
-
1988
- 1988-05-20 JP JP63124340A patent/JPH01293076A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04113779A (ja) * | 1990-09-03 | 1992-04-15 | Mitsubishi Electric Corp | ハイビジョン信号受信装置 |
| US5343245A (en) * | 1991-12-05 | 1994-08-30 | Samsung Electronics Co., Ltd. | Digital clamp circuit for clamping based on the level of an optical black period of a picture signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02276371A (ja) | 映像信号のクランプ回路 | |
| JP3235200B2 (ja) | 撮像装置 | |
| US4124869A (en) | System for the digital clamping of periodic, binary encoded signals | |
| US4562456A (en) | Analog-to-digital conversion apparatus including a circuit to substitute calculated values when the dynamic range of the converter is exceeded | |
| EP0217648B1 (en) | A digital 25 hz offset generator | |
| JPS60143023A (ja) | デイジタル信号処理装置 | |
| JPH02179185A (ja) | クランプ付ａ／ｄ変換器 | |
| JPS62143588A (ja) | デイジタルカラ−エンコ−ダ | |
| JP3299781B2 (ja) | 画像処理装置 | |
| JP3031961B2 (ja) | ディジタルコンバーゼンス補正装置 | |
| JP3102024B2 (ja) | Ｄ／ａ変換方法 | |
| US20030001971A1 (en) | Image-signal processing apparatus for clamping analog image signal and then for converting it to digital image signal | |
| JP3006291B2 (ja) | テレビジョンカメラのアナログ／ディジタル変換装置 | |
| JPS60112388A (ja) | Ａ／ｄ変換方法 | |
| JPS63305678A (ja) | 固体撮像素子の出力信号処理回路 | |
| JP3355975B2 (ja) | 色信号処理回路 | |
| JPH05236497A (ja) | 映像信号処理回路 | |
| JP2770479B2 (ja) | 固体撮像装置の信号処理回路及びカラーテレビジョンカメラ装置 | |
| JPH02312489A (ja) | 自動オフセット調整装置 | |
| JPH0210970A (ja) | クランプ回路 | |
| JPH02309870A (ja) | 映像信号補正装置 | |
| JPH06303459A (ja) | 映像信号処理装置 | |
| JPH02165729A (ja) | Ｄ／ａ変換器 | |
| JPH02214380A (ja) | 映像信号処理装置 | |
| JPH048094A (ja) | テレビジョン信号変換装置 |