JPH01297620A - 透明電極の形成方法 - Google Patents
透明電極の形成方法Info
- Publication number
- JPH01297620A JPH01297620A JP12708888A JP12708888A JPH01297620A JP H01297620 A JPH01297620 A JP H01297620A JP 12708888 A JP12708888 A JP 12708888A JP 12708888 A JP12708888 A JP 12708888A JP H01297620 A JPH01297620 A JP H01297620A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- transparent conductive
- transparent
- electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Manufacturing Of Electric Cables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、基板面に所定パターンの透明電極を形成する
透明電極の形成方法に関するものである。
透明電極の形成方法に関するものである。
例えば液晶表示素子に用いられるガラス基板面に所定パ
ターンの透明電極を形成する場合、従来は、基板面にそ
の全面にわたってＩＴＯ等の金属酸化物からなる透明導
電膜を形成した後、この透明導電膜の上に所定パターン
のレジストマスクを形成し、上記透明導電膜をウェット
エツチング法またはドライエツチング法によりパターニ
ングして透明電極を形成している。
ターンの透明電極を形成する場合、従来は、基板面にそ
の全面にわたってＩＴＯ等の金属酸化物からなる透明導
電膜を形成した後、この透明導電膜の上に所定パターン
のレジストマスクを形成し、上記透明導電膜をウェット
エツチング法またはドライエツチング法によりパターニ
ングして透明電極を形成している。
しかしながら、上記従来の方法では、ＩＴＯ等の金属酸
化物からなる透明導電膜の物性が不安定でそのエツチン
グレートが温度の影響等によって変わるために、透明導
電膜の不要部分が完全にエツチングされずに残って透明
電極間に短絡を生じたり、逆にオーバーエツチングを生
じて透明電極の形状精度が悪くなるという問題をもって
いた。
化物からなる透明導電膜の物性が不安定でそのエツチン
グレートが温度の影響等によって変わるために、透明導
電膜の不要部分が完全にエツチングされずに残って透明
電極間に短絡を生じたり、逆にオーバーエツチングを生
じて透明電極の形状精度が悪くなるという問題をもって
いた。
本発明は上記のような実情にかんがみてなされたもので
あって、その目的とするところは、透明導電膜をエツチ
ングによらずに所定の電極形状にバターニングすること
ができる透明電極の形成方法を提供することにある。
あって、その目的とするところは、透明導電膜をエツチ
ングによらずに所定の電極形状にバターニングすること
ができる透明電極の形成方法を提供することにある。
本発明の透明電極の形成方法は、基板面に金属酸化物か
らなる透明導電膜を形成した後、この透明導電膜の上に
マスク材を所定の電極パターンに形成して還元ガス中で
熱処理することにより、上記透明導電膜の前記マスク材
で覆われていない領域を絶縁膜化して、上記透明導電膜
の絶縁膜化されない領域を透明電極とすることを特徴と
するものである。
らなる透明導電膜を形成した後、この透明導電膜の上に
マスク材を所定の電極パターンに形成して還元ガス中で
熱処理することにより、上記透明導電膜の前記マスク材
で覆われていない領域を絶縁膜化して、上記透明導電膜
の絶縁膜化されない領域を透明電極とすることを特徴と
するものである。
本発明の透明電極の形成方法によれば、金属酸化物から
なる透明導電膜の透明電極となる領域以外の領域が還元
ガス中での熱処理により絶縁膜化されるために、透明導
電膜をエツチングしなくてもこの透明導電膜を所定の電
極形状にパターニングすることができるから、透明導電
膜をエツチングして透明電極を形成する場合に発生する
、不要透明導電膜のエツチング残りやオーバーエツチン
グといった問題をなくすことができる。
なる透明導電膜の透明電極となる領域以外の領域が還元
ガス中での熱処理により絶縁膜化されるために、透明導
電膜をエツチングしなくてもこの透明導電膜を所定の電
極形状にパターニングすることができるから、透明導電
膜をエツチングして透明電極を形成する場合に発生する
、不要透明導電膜のエツチング残りやオーバーエツチン
グといった問題をなくすことができる。
〔実施例〕
以下、本発明の第１の実施例を、アクティブマトリック
ス型液晶表示素子用のガラス基板面に形成される透明画
素電極の形成について第１図を参照し説明する。
ス型液晶表示素子用のガラス基板面に形成される透明画
素電極の形成について第１図を参照し説明する。
第１図において、１はガラス基板、２はこの基板１面に
形成されて画素電極駆動する薄膜トランジスタであり、
この薄膜トランジスタ２は、基板１面に形成された金属
膜からなるゲート電極Ｇと、このゲート電極Ｇの上に基
板１のほぼ全面にわたって形成されたＳＩＮ等の透明絶
縁膜からなるゲート絶縁膜３と、ゲート絶縁膜３の上に
ゲート電極Ｇと対向させて形成されたチャンネル領域と
なるａ−８ｉ（アモルファスシリコン）層４と、この半
導体層３の上に形成されたソース、ドレイン領域となる
ｎ”−３ｉ層５Ｓ、５Ｄとから構成されており、ドレイ
ン領域となるｎ”−３ｉ層５Ｄの上には金属膜からなる
ドレイン電極りが形成されている。なお、このドレイン
電極りはこれと一体のデータラインにつながっており、
前記ゲート電極Ｇはこれと一体のゲートラインにつなが
っている。また、６は基板１面に上記薄膜トランジスタ
２を覆って形成された５ｏＧ（スピンオンガラス）等か
らなる透明な平坦化膜であり、透明画素電極ａはこの平
坦化膜６の上に形成される。
形成されて画素電極駆動する薄膜トランジスタであり、
この薄膜トランジスタ２は、基板１面に形成された金属
膜からなるゲート電極Ｇと、このゲート電極Ｇの上に基
板１のほぼ全面にわたって形成されたＳＩＮ等の透明絶
縁膜からなるゲート絶縁膜３と、ゲート絶縁膜３の上に
ゲート電極Ｇと対向させて形成されたチャンネル領域と
なるａ−８ｉ（アモルファスシリコン）層４と、この半
導体層３の上に形成されたソース、ドレイン領域となる
ｎ”−３ｉ層５Ｓ、５Ｄとから構成されており、ドレイ
ン領域となるｎ”−３ｉ層５Ｄの上には金属膜からなる
ドレイン電極りが形成されている。なお、このドレイン
電極りはこれと一体のデータラインにつながっており、
前記ゲート電極Ｇはこれと一体のゲートラインにつなが
っている。また、６は基板１面に上記薄膜トランジスタ
２を覆って形成された５ｏＧ（スピンオンガラス）等か
らなる透明な平坦化膜であり、透明画素電極ａはこの平
坦化膜６の上に形成される。
この画素電極ａは次のようにして形成される。
まず、画素電極ａの形成に先立って、第１図（ａ）に示
すように、前記平坦化膜６に、薄膜トランジスタ２のソ
ース領域となるｎ”−３ｉ層５ｓに対応させて画素電極
ａを接続するためのコンタクト孔７をあけておき、この
平坦化膜６の上面全体に第１図（ｂ）に示すように金属
酸化物例えばＩＴＯからなる透明導電膜８をスパッタリ
ング法等によって所定厚さ（形成する画素電極ａの厚さ
）に堆積形成し、さらにその上面全体にマスク材９を形
成する。なお、上記透明導電膜８は、平坦化膜６のコン
タクト孔７内にも堆積してソース領域となるｎ”−Ｓ１
層５ｓと導通接続し、この部分は薄膜トランジスタ２の
ソース電極Ｓとなる。次に、第１図（ｃ）に示すように
、前記マスク材９の上に、形成する画素電極ａのソース
電極Ｓ部分を含む形状に応じたレジストマスク１０を形
成してマスク材９をウェットエツチング法またはドライ
エツチング法によりパターニングし、透明導電膜８の画
素電極ａとなる領域以外の領域を露出させる。この後、
レジストマスク１０を剥離してから、真空チャンバ内に
おいて、２５０℃、０．８ Ｔｏｒｒ 、１００ Ｗ程
度の還元ガス（ここではＨ２）雰囲気中で基板全体を約
３０分間熱処理する。
すように、前記平坦化膜６に、薄膜トランジスタ２のソ
ース領域となるｎ”−３ｉ層５ｓに対応させて画素電極
ａを接続するためのコンタクト孔７をあけておき、この
平坦化膜６の上面全体に第１図（ｂ）に示すように金属
酸化物例えばＩＴＯからなる透明導電膜８をスパッタリ
ング法等によって所定厚さ（形成する画素電極ａの厚さ
）に堆積形成し、さらにその上面全体にマスク材９を形
成する。なお、上記透明導電膜８は、平坦化膜６のコン
タクト孔７内にも堆積してソース領域となるｎ”−Ｓ１
層５ｓと導通接続し、この部分は薄膜トランジスタ２の
ソース電極Ｓとなる。次に、第１図（ｃ）に示すように
、前記マスク材９の上に、形成する画素電極ａのソース
電極Ｓ部分を含む形状に応じたレジストマスク１０を形
成してマスク材９をウェットエツチング法またはドライ
エツチング法によりパターニングし、透明導電膜８の画
素電極ａとなる領域以外の領域を露出させる。この後、
レジストマスク１０を剥離してから、真空チャンバ内に
おいて、２５０℃、０．８ Ｔｏｒｒ 、１００ Ｗ程
度の還元ガス（ここではＨ２）雰囲気中で基板全体を約
３０分間熱処理する。
この還元ガス（Ｈ２）中での熱処理を行なうと、上記透
明導電膜（ＩＴＯ膜）８のマスク材９で覆われている領
域つまり画素電極ａとなる領域は同等変化しないが、マ
スク材９で覆われていない領域は、還元作用を受けて絶
縁膜化する。第１図（ｄ）はこの状態を示しており、図
中すは透明導電膜８の絶縁膜化領域を示している。この
透明導電膜８の絶縁膜化は、還元ガス中で熱処理すると
、透明導電膜８の還元ガスにさらされる領域が、完全に
還元されて金属になった部分と絶縁性部分をか混在する
状態（半還元状態）となって、この領域全体が絶縁性を
もつためと考えられる。また、透明導電膜８の絶縁膜化
された領域すは白くなるが、この領域すは液晶表示素子
の表示には影響しない部分であるし、またこの領域すが
白くなると、基板１の上面側からの光がこの領域すで遮
られるようになるから、基板上面側からの光が薄膜トラ
ンジスタのチャンネル領域に当ってトランジスタが誤動
作するのを防ぐことができる。なお、上記透明導電膜８
を部分的に絶縁膜化する処理は２５０℃程度の高温で行
なわれるために、マスク材９をレジストとしたのではレ
ジストが炭化してマスク材９としての働きを失う心配が
あるから、上記マスク材としては、金属または高耐熱性
絶縁材を使用するのが望ましい。この後は、第１図（ｅ
）に示すようにマスク材９をエツチングにより除去すれ
ばよく、このマスク材９を除去すると、透明導電膜８の
マスク材９で覆われていた領域、つまり還元ガス中での
熱処理時に還元作用を受けなかった導電性領域がそのま
ま透明画素電極ａとなる。
明導電膜（ＩＴＯ膜）８のマスク材９で覆われている領
域つまり画素電極ａとなる領域は同等変化しないが、マ
スク材９で覆われていない領域は、還元作用を受けて絶
縁膜化する。第１図（ｄ）はこの状態を示しており、図
中すは透明導電膜８の絶縁膜化領域を示している。この
透明導電膜８の絶縁膜化は、還元ガス中で熱処理すると
、透明導電膜８の還元ガスにさらされる領域が、完全に
還元されて金属になった部分と絶縁性部分をか混在する
状態（半還元状態）となって、この領域全体が絶縁性を
もつためと考えられる。また、透明導電膜８の絶縁膜化
された領域すは白くなるが、この領域すは液晶表示素子
の表示には影響しない部分であるし、またこの領域すが
白くなると、基板１の上面側からの光がこの領域すで遮
られるようになるから、基板上面側からの光が薄膜トラ
ンジスタのチャンネル領域に当ってトランジスタが誤動
作するのを防ぐことができる。なお、上記透明導電膜８
を部分的に絶縁膜化する処理は２５０℃程度の高温で行
なわれるために、マスク材９をレジストとしたのではレ
ジストが炭化してマスク材９としての働きを失う心配が
あるから、上記マスク材としては、金属または高耐熱性
絶縁材を使用するのが望ましい。この後は、第１図（ｅ
）に示すようにマスク材９をエツチングにより除去すれ
ばよく、このマスク材９を除去すると、透明導電膜８の
マスク材９で覆われていた領域、つまり還元ガス中での
熱処理時に還元作用を受けなかった導電性領域がそのま
ま透明画素電極ａとなる。
すなわち、上記透明電極の形成方法は、透明導電膜８の
上にマスク材９を所定の電極パターンに形成して還元ガ
ス中で熱処理することにより、上記透明導電膜８のマス
ク材９で覆われていない領域すを絶縁膜化して、透明導
電膜８の絶縁膜化されない領域を透明画素電極ａとする
ものであり、この方法によれば、金属酸化物からなる透
明導電膜８の透明画素電極ａとなる領域以外の領域すが
還元ガス中での熱処理により絶縁膜化されるために、透
明導電膜８をエツチングしなくてもこの透明導電膜８を
所定の電極形状にバターニングすることができるから、
透明導電膜をエツチングして透明電極を形成する場合に
発生する、不要透明導電膜のエツチング残りやオーバー
エツチングといった問題をなくすことができる。また、
従来は透明導電膜をエツチングして透明電極を形成して
いるために、画素電極の抵抗値を下げるためにその膜厚
を厚くすると、画素電極とその間の部分との段差が大き
くなって画素電極形成面の上に形成される配向膜が段差
部において極端に薄くなったり切れたりすることがあっ
たが、上記方法によれば、透明導電膜８をエツチングす
るのではないために、形成された画素電極８間の部分（
透明導電膜８の絶縁膜化領域ｂ）は画素電極８面と面一
であり、したがって画素電極形成面の上に形成される配
向膜を、全体にわたって均一な厚さの平坦膜とすること
ができる。
上にマスク材９を所定の電極パターンに形成して還元ガ
ス中で熱処理することにより、上記透明導電膜８のマス
ク材９で覆われていない領域すを絶縁膜化して、透明導
電膜８の絶縁膜化されない領域を透明画素電極ａとする
ものであり、この方法によれば、金属酸化物からなる透
明導電膜８の透明画素電極ａとなる領域以外の領域すが
還元ガス中での熱処理により絶縁膜化されるために、透
明導電膜８をエツチングしなくてもこの透明導電膜８を
所定の電極形状にバターニングすることができるから、
透明導電膜をエツチングして透明電極を形成する場合に
発生する、不要透明導電膜のエツチング残りやオーバー
エツチングといった問題をなくすことができる。また、
従来は透明導電膜をエツチングして透明電極を形成して
いるために、画素電極の抵抗値を下げるためにその膜厚
を厚くすると、画素電極とその間の部分との段差が大き
くなって画素電極形成面の上に形成される配向膜が段差
部において極端に薄くなったり切れたりすることがあっ
たが、上記方法によれば、透明導電膜８をエツチングす
るのではないために、形成された画素電極８間の部分（
透明導電膜８の絶縁膜化領域ｂ）は画素電極８面と面一
であり、したがって画素電極形成面の上に形成される配
向膜を、全体にわたって均一な厚さの平坦膜とすること
ができる。
なお、上記実施例では、画素電極ａの一部を薄膜トラン
ジスタ２のソース電極Ｓとしているが、この画素電極ａ
は、薄膜トランジスタ２のソース領域となるｎ”−３ｉ
層５ｓの上に金属からなるソース電極を形成して、この
ソース電極に接続してもよい。
ジスタ２のソース電極Ｓとしているが、この画素電極ａ
は、薄膜トランジスタ２のソース領域となるｎ”−３ｉ
層５ｓの上に金属からなるソース電極を形成して、この
ソース電極に接続してもよい。
次に、本発明の第２の実施例を第２図を参照して説明す
る。この実施例は、基板１面に形成する透明導電膜８を
、薄膜トランジスタ２のａ −Ｓ １層４とのコンタク
ト層としても利用するようにしたものである。なお、こ
の実施例では、前記第１の実施例における平坦化膜６を
なくして、ゲート絶縁膜３の上に画素電極ａを形成して
いる。
る。この実施例は、基板１面に形成する透明導電膜８を
、薄膜トランジスタ２のａ −Ｓ １層４とのコンタク
ト層としても利用するようにしたものである。なお、こ
の実施例では、前記第１の実施例における平坦化膜６を
なくして、ゲート絶縁膜３の上に画素電極ａを形成して
いる。
この実施例による透明画素電極ａの形成は次のようにし
て行なわれる。
て行なわれる。
まず、第２図（ａ）に示すように、基板１面に薄膜トラ
ンジスタ２のゲート電極Ｇとゲート絶縁膜３とａ −Ｓ
１層４とを形成した後、その上に基板全面にわたって
ＩＴＯ等の透明導電膜８を形成し、さらにその上面全体
に低抵抗金属からなるマスク材９を形成する。次に、第
２図（ｂ）に示すように、前記マスク材９の上に、薄膜
トランジスタ２のドレインコンタクト領域とソースコン
タクト領域およびこのソースコンタクト領域に連なる画
素電極形成領域に対応する形状のレジストマスク１０ａ
を形成してマスク材９をエツチング法によりパターニン
グし、透明導電膜８の上記各領域以外の領域を露出させ
る。この後、レジストマスク１０ａを剥離してから、前
述した第１の実施例と同様にして透明導電膜８を還元ガ
ス（Ｈ２）雰囲気中で熱処理し、第２図（ｃ）に示すよ
うに透明導電膜８のマスク材９で覆われていない領域す
を絶縁膜化して、上記透明導電膜８を、薄膜トランジス
タ２のドレインコンタクト層８Ｄと、ソースコンタクト
層８ｓおよび透明画素電極ａとに電気的に絶縁して分離
する。次に、第２図（ｄ）に示すように、透明導電膜８
上に残っているマスク材９の上に薄膜；・ランジスタ２
のドレインコンタクト領域とソースコンタクト領域のみ
を覆うレジストマスク１０ｂを形成してマスク材９をエ
ツチングし、透明導電膜８の透明画素電極ａとなる部分
を露出させるとともに、エツチングされずに残ったレジ
ストマスク１０ｂ下の金属マスク材９を、上記透明導電
膜８からなるドレインコンタクト層８Ｄとソースコンタ
クト層８ｓの抵抗値を下げるための金属層９Ｄ、９ｓと
する。この後は、第２図（ｅ）に示すようにレジストマ
スク１０ｂを剥離すればよい。
ンジスタ２のゲート電極Ｇとゲート絶縁膜３とａ −Ｓ
１層４とを形成した後、その上に基板全面にわたって
ＩＴＯ等の透明導電膜８を形成し、さらにその上面全体
に低抵抗金属からなるマスク材９を形成する。次に、第
２図（ｂ）に示すように、前記マスク材９の上に、薄膜
トランジスタ２のドレインコンタクト領域とソースコン
タクト領域およびこのソースコンタクト領域に連なる画
素電極形成領域に対応する形状のレジストマスク１０ａ
を形成してマスク材９をエツチング法によりパターニン
グし、透明導電膜８の上記各領域以外の領域を露出させ
る。この後、レジストマスク１０ａを剥離してから、前
述した第１の実施例と同様にして透明導電膜８を還元ガ
ス（Ｈ２）雰囲気中で熱処理し、第２図（ｃ）に示すよ
うに透明導電膜８のマスク材９で覆われていない領域す
を絶縁膜化して、上記透明導電膜８を、薄膜トランジス
タ２のドレインコンタクト層８Ｄと、ソースコンタクト
層８ｓおよび透明画素電極ａとに電気的に絶縁して分離
する。次に、第２図（ｄ）に示すように、透明導電膜８
上に残っているマスク材９の上に薄膜；・ランジスタ２
のドレインコンタクト領域とソースコンタクト領域のみ
を覆うレジストマスク１０ｂを形成してマスク材９をエ
ツチングし、透明導電膜８の透明画素電極ａとなる部分
を露出させるとともに、エツチングされずに残ったレジ
ストマスク１０ｂ下の金属マスク材９を、上記透明導電
膜８からなるドレインコンタクト層８Ｄとソースコンタ
クト層８ｓの抵抗値を下げるための金属層９Ｄ、９ｓと
する。この後は、第２図（ｅ）に示すようにレジストマ
スク１０ｂを剥離すればよい。
しかして、この実施例においては、ＩＴＯ等の金属酸化
物からなる透明導電膜８を還元ガス中での熱処理により
部分的に絶縁膜化して画素電極ａを形成しているから、
前述した第１の実施例と同様に、透明導電膜８をエツチ
ングしなくてもこの透明導電膜８を所定の電極形状にバ
ターニングすることができるし、また、基板１面に形成
した上記透明導電膜８を薄膜トランジスタ２のａ −Ｓ
１層４とのコンタクト層８ｏ、８ｓとしても利用する
ようにしているから、薄膜トランジスタ２の形成におい
てａ −Ｓ １層４上にｎ”−Ｓｔ層を形成する工程を
省略することができる。なお、この実施例においては、
マスク材９を金属として、このマスク材９を透明導電膜
８からなるドレインコンタクト層８Ｄとソースコンタク
ト層８ｓの抵抗値を下げるための金属層９Ｄ＋９８とし
て残すようにしているが、透明導電膜８を十分厚く形成
する場合は、上記マスク材９をドレインコンタクト層８
Ｄとソースコンタクト層８ｓの上に残さずに除去しても
よく、その場合は、このマスク材９として絶縁材を使用
してもよい。
物からなる透明導電膜８を還元ガス中での熱処理により
部分的に絶縁膜化して画素電極ａを形成しているから、
前述した第１の実施例と同様に、透明導電膜８をエツチ
ングしなくてもこの透明導電膜８を所定の電極形状にバ
ターニングすることができるし、また、基板１面に形成
した上記透明導電膜８を薄膜トランジスタ２のａ −Ｓ
１層４とのコンタクト層８ｏ、８ｓとしても利用する
ようにしているから、薄膜トランジスタ２の形成におい
てａ −Ｓ １層４上にｎ”−Ｓｔ層を形成する工程を
省略することができる。なお、この実施例においては、
マスク材９を金属として、このマスク材９を透明導電膜
８からなるドレインコンタクト層８Ｄとソースコンタク
ト層８ｓの抵抗値を下げるための金属層９Ｄ＋９８とし
て残すようにしているが、透明導電膜８を十分厚く形成
する場合は、上記マスク材９をドレインコンタクト層８
Ｄとソースコンタクト層８ｓの上に残さずに除去しても
よく、その場合は、このマスク材９として絶縁材を使用
してもよい。
なお、上記第１および第２の実施例では、透明導電膜８
を部分的に絶縁膜化するための還元ガスとしてＨ２を使
用しているが、この還元ガスとしては、ＢＣＣａ２の塩
素ガスを使用してもよい（この塩素ガスを使用する場合
は透明導電膜８の絶縁膜化領域すの表面がある程度エツ
チングされることがある）。また、上記実施例では、ア
クティブマトリックス型液晶表示素子用の基板面に形成
される透明画素電極の形成について説明したが、本発明
は、一対の基板面にそれぞれストライブ状の透明走査電
極および透明信号電極を形成しているマトリックス型液
晶表示素子用の基板面に形成される上記透明走査電極お
よび透明信号電極の形成等にも適用できることはもちろ
んである。
を部分的に絶縁膜化するための還元ガスとしてＨ２を使
用しているが、この還元ガスとしては、ＢＣＣａ２の塩
素ガスを使用してもよい（この塩素ガスを使用する場合
は透明導電膜８の絶縁膜化領域すの表面がある程度エツ
チングされることがある）。また、上記実施例では、ア
クティブマトリックス型液晶表示素子用の基板面に形成
される透明画素電極の形成について説明したが、本発明
は、一対の基板面にそれぞれストライブ状の透明走査電
極および透明信号電極を形成しているマトリックス型液
晶表示素子用の基板面に形成される上記透明走査電極お
よび透明信号電極の形成等にも適用できることはもちろ
んである。
本発明の透明電極の形成方法によれば、金属酸化物から
なる透明導電膜の透明電極となる領域以外の領域が還元
ガス中での熱処理により絶縁膜化されるために、透明導
電膜をエツチングしなくてもこの透明導電膜を所定の電
極形状にバターニングすることができるから、透明導電
膜をエツチングして透明電極を形成する場合に発生する
、不要透明導電膜のエツチング残りやオーバーエツチン
グといった問題をなくすことができる。
なる透明導電膜の透明電極となる領域以外の領域が還元
ガス中での熱処理により絶縁膜化されるために、透明導
電膜をエツチングしなくてもこの透明導電膜を所定の電
極形状にバターニングすることができるから、透明導電
膜をエツチングして透明電極を形成する場合に発生する
、不要透明導電膜のエツチング残りやオーバーエツチン
グといった問題をなくすことができる。
第１図は本発明の第１の実施例を示す透明画素電極の形
成工程図、第２図は本発明の第２の実施例を示す透明画
素電極の形成工程図である。 １・・・基板、２・・・薄膜トランジスタ、３・・・ゲ
ート絶縁膜、６・・・平坦化膜、８・・・透明導電膜、
ａ・・・透明画素電極、ｂ・・・絶縁膜化領域、９・・
・マスク材、１０．１０ａ、１０ｂ・・・レジストマス
ク。 出願人代理人 弁理士 鈴江武彦
成工程図、第２図は本発明の第２の実施例を示す透明画
素電極の形成工程図である。 １・・・基板、２・・・薄膜トランジスタ、３・・・ゲ
ート絶縁膜、６・・・平坦化膜、８・・・透明導電膜、
ａ・・・透明画素電極、ｂ・・・絶縁膜化領域、９・・
・マスク材、１０．１０ａ、１０ｂ・・・レジストマス
ク。 出願人代理人 弁理士 鈴江武彦
Claims (1)
- 基板面に所定パターンの透明電極を形成する方法におい
て、基板面に金属酸化物からなる透明導電膜を形成した
後、この透明導電膜の上にマスク材を所定の電極パター
ンに形成して還元ガス中で熱処理することにより、上記
透明導電膜の前記マスク材で覆われていない領域を絶縁
膜化して、上記透明導電膜の絶縁膜化されない領域を透
明電極とすることを特徴とする透明電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63127088A JP2522014B2 (ja) | 1988-05-26 | 1988-05-26 | 透明電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63127088A JP2522014B2 (ja) | 1988-05-26 | 1988-05-26 | 透明電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01297620A true JPH01297620A (ja) | 1989-11-30 |
| JP2522014B2 JP2522014B2 (ja) | 1996-08-07 |
Family
ID=14951285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63127088A Expired - Lifetime JP2522014B2 (ja) | 1988-05-26 | 1988-05-26 | 透明電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522014B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03211527A (ja) * | 1990-01-17 | 1991-09-17 | Matsushita Electric Ind Co Ltd | アクティブマトリックス基板及び液晶表示装置 |
| JP2018163339A (ja) * | 2017-03-13 | 2018-10-18 | グッドリッチ コーポレイション | 光学基板のコーティング方法、および窓 |
-
1988
- 1988-05-26 JP JP63127088A patent/JP2522014B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03211527A (ja) * | 1990-01-17 | 1991-09-17 | Matsushita Electric Ind Co Ltd | アクティブマトリックス基板及び液晶表示装置 |
| JP2018163339A (ja) * | 2017-03-13 | 2018-10-18 | グッドリッチ コーポレイション | 光学基板のコーティング方法、および窓 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2522014B2 (ja) | 1996-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100454604C (zh) | 平板显示器及其制造方法 | |
| US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
| JPS62124775A (ja) | 傾斜エツチングによる薄膜トランジスタの製造方法および薄膜トランジスタ | |
| JPH08195493A (ja) | 薄膜トランジスタの製造方法 | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| WO2021035923A1 (zh) | Tft器件及其制备方法、tft阵列基板、显示装置 | |
| JP3349356B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0964364A (ja) | 半導体装置の製造方法 | |
| TW499605B (en) | Manufacture method of thin film transistor flat panel display | |
| JPH01297620A (ja) | 透明電極の形成方法 | |
| JPS63100777A (ja) | 透明電極のパタ−ン形成法 | |
| JP2752983B2 (ja) | 液晶表示用薄膜トランジスタの製造方法 | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JPH02224254A (ja) | 薄膜トランジスタ及びその製造方法並びにそれを用いたマトリクス回路基板と画像表示装置 | |
| JPH043469A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0556016B2 (ja) | ||
| US7625823B1 (en) | Method of patterning a metal layer in a semiconductor device | |
| JP2757538B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0766422A (ja) | 液晶表示装置用アレイ基板 | |
| JPH0621465A (ja) | 半導体装置とその作製方法 | |
| JPH08321621A (ja) | 薄膜トランジスタ | |
| KR100249222B1 (ko) | 액정표시장치및그제조방법 | |
| KR0172880B1 (ko) | 액정표시장치의 제조방법 | |
| JP2002314088A (ja) | 薄膜トランジスタアレイ基板の製造方法及び当該方法により製造された薄膜トランジスタアレイ基板を用いた液晶表示装置 | |
| JPH02203568A (ja) | 薄膜トランジスタ |