JPH0129801Y2 - - Google Patents
Info
- Publication number
- JPH0129801Y2 JPH0129801Y2 JP1983076429U JP7642983U JPH0129801Y2 JP H0129801 Y2 JPH0129801 Y2 JP H0129801Y2 JP 1983076429 U JP1983076429 U JP 1983076429U JP 7642983 U JP7642983 U JP 7642983U JP H0129801 Y2 JPH0129801 Y2 JP H0129801Y2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- conductor
- circuit board
- layer
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本考案は、貫通コンデンサが設けられたセラミ
ツク多層回路基板に関する。
ツク多層回路基板に関する。
背景技術とその問題点
TVチユーナ、DC−DCコンバータ、AC−DC
コンバータ、RFモジユレータ、VTR−カメラ用
シンクジエネレータ等の高周波回路を組込んだ回
路基板には、電磁的な結合を遮蔽するために第１
図に示すようなシールドケース１が使用されてい
る。このシールドケース１内の回路基板と外部と
の結線は、通常貫通コンデンサ２を介してなされ
る。この種の高周波回路装置は、第２図に示すよ
うに貫通コンデンサ２としてリード線５を通した
磁器コンデンサ３を用い、この磁器コンデンサ３
をシールドケース１と回路基板４に半田付けして
構成されている。このように従来の高周波回路装
置では、シールドケースを必要とし、且つ貫通コ
ンデンサを設けて信号線を導出しなければならな
いので、製造工程が多くなり、また装置の小形、
軽量、薄形化が難しくなるという問題があつた。
コンバータ、RFモジユレータ、VTR−カメラ用
シンクジエネレータ等の高周波回路を組込んだ回
路基板には、電磁的な結合を遮蔽するために第１
図に示すようなシールドケース１が使用されてい
る。このシールドケース１内の回路基板と外部と
の結線は、通常貫通コンデンサ２を介してなされ
る。この種の高周波回路装置は、第２図に示すよ
うに貫通コンデンサ２としてリード線５を通した
磁器コンデンサ３を用い、この磁器コンデンサ３
をシールドケース１と回路基板４に半田付けして
構成されている。このように従来の高周波回路装
置では、シールドケースを必要とし、且つ貫通コ
ンデンサを設けて信号線を導出しなければならな
いので、製造工程が多くなり、また装置の小形、
軽量、薄形化が難しくなるという問題があつた。
考案の目的
本考案は、上述の点に鑑み、高周波回路装置で
の上記問題を改善したセラミツク多層回路基板を
提供するものである。
の上記問題を改善したセラミツク多層回路基板を
提供するものである。
考案の概要
本考案は、セラミツク層と所要の回路パターン
が積層されてなるセラミツク多層回路基板におい
て、信号導体と、セラミツク層を介してこの信号
導体を挾むように配された１対の導体層により形
成された貫通コンデンサを設けてなるセラミツク
多層回路基板である。
が積層されてなるセラミツク多層回路基板におい
て、信号導体と、セラミツク層を介してこの信号
導体を挾むように配された１対の導体層により形
成された貫通コンデンサを設けてなるセラミツク
多層回路基板である。
この考案のセラミツク多層回路基板では、高周
波回路装置に適用した場合に、その小形、軽量、
薄形化が図れる。また、製造工程が削減できる。
波回路装置に適用した場合に、その小形、軽量、
薄形化が図れる。また、製造工程が削減できる。
実施例
本考案におけるセラミツク多層回路基板１１
は、第３図及び第４図に示すように、誘電体であ
るセラミツク層１２と回路パターンをなす導体層
１３，１３1，１３2，…１３oとを所要枚数積層
し、最上層及び最下層の導体層１３1及び１３ｎ
を共通アース層とすると共に、中間の導体層１３
２〜１３o-1間においてインダクタンス、コンデン
サ、抵抗を形成し、或いは半導体チツプをマウン
トして所要の高周波回路１４を構成し、さらに内
蔵した貫通コンデンサ１０を介して回路１４から
の各信号導体２２を導出して基板表面の各対応す
る端子２１に接続して成る。ここで、アース層と
なる最上下の導体層１３1及び１３oは少くとも回
路１４が形成される領域を覆うように基板１１の
ほぼ全面に形成する（但し、導体層１３1，１３o
は必要に応じてメツシユ状でも可能である）。ま
た中間の導体層１３2〜１３o-1が実質的な所定回
路パターンとなる。
は、第３図及び第４図に示すように、誘電体であ
るセラミツク層１２と回路パターンをなす導体層
１３，１３1，１３2，…１３oとを所要枚数積層
し、最上層及び最下層の導体層１３1及び１３ｎ
を共通アース層とすると共に、中間の導体層１３
２〜１３o-1間においてインダクタンス、コンデン
サ、抵抗を形成し、或いは半導体チツプをマウン
トして所要の高周波回路１４を構成し、さらに内
蔵した貫通コンデンサ１０を介して回路１４から
の各信号導体２２を導出して基板表面の各対応す
る端子２１に接続して成る。ここで、アース層と
なる最上下の導体層１３1及び１３oは少くとも回
路１４が形成される領域を覆うように基板１１の
ほぼ全面に形成する（但し、導体層１３1，１３o
は必要に応じてメツシユ状でも可能である）。ま
た中間の導体層１３2〜１３o-1が実質的な所定回
路パターンとなる。
なお、回路に使用する半導体チツプ１５は、第
５図に示すように基板１１の表面を穿設して形成
した凹部に半導体チツプ１５を配置し、所定回路
パターンの導体層１３にワイヤーボンデイングし
た後この上を例えばシリコン糸の樹脂１９と銀ペ
ースト２０で被覆して設けることができる。この
銀ペースト２０は、導体層１３1に接続されてい
る。またコンデンサ１６は第６図に示すように誘
電体であるセラミツク層１３を挾んで両面の導体
層１３i及び１３i+1間で構成することができる。
通常のアルミナよりなる多層基板１１において、
アルミナの誘電率は９程度であり、セラミツク層
１２の厚みが75μｍのとき、1PF／１mm2の容量の
コンデンサ１６が得られる。抵抗１７は第７図で
示すように所要の回路パターン間に抵抗ペースト
１７ａを印刷等で塗布して形成することができ
る。さらにインダクタンス１８は、第８図に示す
ように所定の導体層１３iをうず巻状に形成し、
その中心の端部を接続すべき例えば下層の導体層
１３i+1にスルーホールを通じて接続することに
よつて形成することができる。
５図に示すように基板１１の表面を穿設して形成
した凹部に半導体チツプ１５を配置し、所定回路
パターンの導体層１３にワイヤーボンデイングし
た後この上を例えばシリコン糸の樹脂１９と銀ペ
ースト２０で被覆して設けることができる。この
銀ペースト２０は、導体層１３1に接続されてい
る。またコンデンサ１６は第６図に示すように誘
電体であるセラミツク層１３を挾んで両面の導体
層１３i及び１３i+1間で構成することができる。
通常のアルミナよりなる多層基板１１において、
アルミナの誘電率は９程度であり、セラミツク層
１２の厚みが75μｍのとき、1PF／１mm2の容量の
コンデンサ１６が得られる。抵抗１７は第７図で
示すように所要の回路パターン間に抵抗ペースト
１７ａを印刷等で塗布して形成することができ
る。さらにインダクタンス１８は、第８図に示す
ように所定の導体層１３iをうず巻状に形成し、
その中心の端部を接続すべき例えば下層の導体層
１３i+1にスルーホールを通じて接続することに
よつて形成することができる。
一方、貫通コンデンサ１０は、第４図及び第９
図に示すように、回路１４から端子２１に延びる
信号導体２２をセラミツク層１２を介してスルー
ホール２３で接続された上下の導体層２４及び２
５で挾むようにして構成する。即ち信号導体２２
と上下の導体層２４，２５との間で貫通コンデン
サ１０が形成されるもので、この場合、導体層２
４，２５はアース層となる導体層１３1又は１３o
にスルーホールを介して接続される。なお、信号
導体２２の取り出し部についてはインダクタンス
Ｌ、容量Ｃ、抵抗Ｒの値を調整することによつて
遮断周波数を制御することができる。その等価回
路を第１３図乃至第１５図に示す。従つて、貫通
コンデンサ１０の部分で必要があればＬ，Ｃ，Ｒ
を調整することができる。例えば第１０図に示す
ように、信号導体２２の形状を変えることによ
り、或いはセラミツク層の厚みを変えることによ
り容量成分を変えることができ、また第１１図の
ように信号導体２２をジグザグに形成することに
より抵抗成分を変えることができ、さらに第１２
図に示すように信号導体２２をコイル状に形成す
ることによりインダクタ成分を変えることもでき
る。
図に示すように、回路１４から端子２１に延びる
信号導体２２をセラミツク層１２を介してスルー
ホール２３で接続された上下の導体層２４及び２
５で挾むようにして構成する。即ち信号導体２２
と上下の導体層２４，２５との間で貫通コンデン
サ１０が形成されるもので、この場合、導体層２
４，２５はアース層となる導体層１３1又は１３o
にスルーホールを介して接続される。なお、信号
導体２２の取り出し部についてはインダクタンス
Ｌ、容量Ｃ、抵抗Ｒの値を調整することによつて
遮断周波数を制御することができる。その等価回
路を第１３図乃至第１５図に示す。従つて、貫通
コンデンサ１０の部分で必要があればＬ，Ｃ，Ｒ
を調整することができる。例えば第１０図に示す
ように、信号導体２２の形状を変えることによ
り、或いはセラミツク層の厚みを変えることによ
り容量成分を変えることができ、また第１１図の
ように信号導体２２をジグザグに形成することに
より抵抗成分を変えることができ、さらに第１２
図に示すように信号導体２２をコイル状に形成す
ることによりインダクタ成分を変えることもでき
る。
このようなセラミツク多層回路基板は次のよう
にして製作することができる。アルミナ粉とポリ
ビニルブチラール等の結合剤を溶剤とともに混練
したものをシート状に成形した後、溶剤を除去し
てセラミツクの生シートを得る。このセラミツク
生シートの上にタングステン粉と結合剤を主体と
する導電ペーストをスクリーン印刷して所要のパ
ターンを形成し、同時にスルーホールに導電ペー
ストを充填する。このようなセラミツク生シート
を所要枚数積層した後、1600℃位で焼成してセラ
ミツク多層回路基板を得る。
にして製作することができる。アルミナ粉とポリ
ビニルブチラール等の結合剤を溶剤とともに混練
したものをシート状に成形した後、溶剤を除去し
てセラミツクの生シートを得る。このセラミツク
生シートの上にタングステン粉と結合剤を主体と
する導電ペーストをスクリーン印刷して所要のパ
ターンを形成し、同時にスルーホールに導電ペー
ストを充填する。このようなセラミツク生シート
を所要枚数積層した後、1600℃位で焼成してセラ
ミツク多層回路基板を得る。
上述したセラミツク多層回路基板１１によれ
ば、最上下の導体層１３1及び１３oをアース層と
したことにより、基板１１内に形成した高周波回
路１４に対して電磁的なシールド効果が得られ、
従来の回路基板におけるシールドケースが不要に
なる。しかも、シールドされた導体層２４及び２
５間に信号導体２２を通すようにし、導体層２
４，２５と信号導体２間で貫通コンデンサを構成
したことにより、磁器コンデンサ等を使用した従
来の貫通コンデンサが省略される。
ば、最上下の導体層１３1及び１３oをアース層と
したことにより、基板１１内に形成した高周波回
路１４に対して電磁的なシールド効果が得られ、
従来の回路基板におけるシールドケースが不要に
なる。しかも、シールドされた導体層２４及び２
５間に信号導体２２を通すようにし、導体層２
４，２５と信号導体２間で貫通コンデンサを構成
したことにより、磁器コンデンサ等を使用した従
来の貫通コンデンサが省略される。
従つて、高周波回路装置に適用した場合、その
小形、軽量、薄形化を図ることができる。また、
シールド効果を有する導体層２４，２５及び貫通
コンデンサ１０が多層回路基板の形成と同時に形
成されるので、製作も容易となる。また、シール
ドケース、磁気コンデンサ等がなくなつた分だ
け、部品点数が減少する。
小形、軽量、薄形化を図ることができる。また、
シールド効果を有する導体層２４，２５及び貫通
コンデンサ１０が多層回路基板の形成と同時に形
成されるので、製作も容易となる。また、シール
ドケース、磁気コンデンサ等がなくなつた分だ
け、部品点数が減少する。
尚、最上下の導体層１３1，１３oはアースライ
ンの他、電源ラインに接続してもよく、要は低イ
ンピーダンスラインに接続するようになす。
ンの他、電源ラインに接続してもよく、要は低イ
ンピーダンスラインに接続するようになす。
考案の効果
本考案によれば、シールドケースが不要となる
と共に、多層回路基板内に内蔵した貫通コンデン
サを通じて信号導体が導出されるので、高周波回
路装置に適用した場合、その小形、軽量、薄形化
を促進できる。又、製造に際しても省力化及び工
数の削減に大きく寄与するものである。
と共に、多層回路基板内に内蔵した貫通コンデン
サを通じて信号導体が導出されるので、高周波回
路装置に適用した場合、その小形、軽量、薄形化
を促進できる。又、製造に際しても省力化及び工
数の削減に大きく寄与するものである。
第１図及び第２図は従来の貫通コンデンサが形
成された基板の斜視図及び要部断面図、第３図は
本考案に係るセラミツク多層回路基板の斜視図、
第４図はその要部断面図、第５図〜第８図は基板
に設けた素子部分の断面図、第９図〜第１２図は
貫通コンデンサの実施例を示す斜視図、第１３図
〜第１５図は本考案の説明に供する等価回路図で
ある。 １０は貫通コンデンサ、１１はセラミツク多層
回路基板、１２はセラミツク層、１３，２４，２
５は導体層、１４は高周波回路、２２は信号導
体、２３はスルーホールである。
成された基板の斜視図及び要部断面図、第３図は
本考案に係るセラミツク多層回路基板の斜視図、
第４図はその要部断面図、第５図〜第８図は基板
に設けた素子部分の断面図、第９図〜第１２図は
貫通コンデンサの実施例を示す斜視図、第１３図
〜第１５図は本考案の説明に供する等価回路図で
ある。 １０は貫通コンデンサ、１１はセラミツク多層
回路基板、１２はセラミツク層、１３，２４，２
５は導体層、１４は高周波回路、２２は信号導
体、２３はスルーホールである。
Claims (1)
- セラミツク層と所要の回路パターンが積層され
てなるセラミツク多層回路基板において、信号導
体と、セラミツク層を介して該信号導体を挾むよ
うに配された１対の導体層により形成された貫通
コンデンサを設けてなるセラミツク多層回路基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983076429U JPS59182966U (ja) | 1983-05-20 | 1983-05-20 | セラミツク多層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983076429U JPS59182966U (ja) | 1983-05-20 | 1983-05-20 | セラミツク多層回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59182966U JPS59182966U (ja) | 1984-12-06 |
| JPH0129801Y2 true JPH0129801Y2 (ja) | 1989-09-11 |
Family
ID=30206475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1983076429U Granted JPS59182966U (ja) | 1983-05-20 | 1983-05-20 | セラミツク多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59182966U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1154696A (ja) * | 1997-08-01 | 1999-02-26 | Mitsubishi Electric Corp | 高周波多層誘電体基板およびマルチチップモジュール |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5277725A (en) * | 1975-12-24 | 1977-06-30 | Hitachi Ltd | Automatic exposure circuit |
| JPS5453864A (en) * | 1977-10-05 | 1979-04-27 | Sanyo Electric Co Ltd | Monitoring method of line widths |
| JPS57118639A (en) * | 1981-01-16 | 1982-07-23 | Toshiba Corp | Process control of semiconductor photo-etching |
-
1983
- 1983-05-20 JP JP1983076429U patent/JPS59182966U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59182966U (ja) | 1984-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6169470B1 (en) | Coiled component and its production method | |
| US6036798A (en) | Process for producing electronic part with laminated substrates | |
| EP1443529A1 (en) | Inductance element, laminated electronic component, laminated electronic component module and method for producing these element, component and module | |
| JP4093327B2 (ja) | 高周波部品およびその製造方法 | |
| US20020003281A1 (en) | Composite components and the method of manufacturing the same | |
| JP2626143B2 (ja) | 複合積層電子部品 | |
| JPH0897070A (ja) | セラミックコンデンサ | |
| CN104821713B (zh) | 复合电子组件和安装有复合电子组件的板 | |
| US4987009A (en) | Producing method of thick film complex component | |
| JP2001155953A (ja) | 三次元搭載用多端子積層セラミックコンデンサ | |
| JPS60244097A (ja) | 混成電子回路 | |
| JPH0129801Y2 (ja) | ||
| JPH0548271A (ja) | 機能性多層回路基板 | |
| JPS6228891B2 (ja) | ||
| JP3126244B2 (ja) | 高周波ｌｃ複合部品 | |
| JPS6221260B2 (ja) | ||
| JP4130347B2 (ja) | 積層電子部品モジュール | |
| JPH06204075A (ja) | 高周波用積層セラミック電子部品およびその製造方法 | |
| JPH04106909A (ja) | 高周波用チップインダクタ | |
| US20090021887A1 (en) | Multi-layer capacitor and wiring board having a built-in capacitor | |
| JP2909122B2 (ja) | 積層複合部品 | |
| JPH06163321A (ja) | 高周波ｌｃ複合部品 | |
| JPH0231797Y2 (ja) | ||
| JPS6028113Y2 (ja) | トリミングが可能な複合部品 | |
| JPH022318B2 (ja) |