JPH0130184B2 - - Google Patents
Info
- Publication number
- JPH0130184B2 JPH0130184B2 JP56103491A JP10349181A JPH0130184B2 JP H0130184 B2 JPH0130184 B2 JP H0130184B2 JP 56103491 A JP56103491 A JP 56103491A JP 10349181 A JP10349181 A JP 10349181A JP H0130184 B2 JPH0130184 B2 JP H0130184B2
- Authority
- JP
- Japan
- Prior art keywords
- classifier
- partial
- classifiers
- pattern
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V30/00—Character recognition; Recognising digital ink; Document-oriented image-based pattern recognition
- G06V30/10—Character recognition
- G06V30/24—Character recognition characterised by the processing or recognition method
- G06V30/242—Division of the character sequences into groups prior to recognition; Selection of dictionaries
Landscapes
- Engineering & Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Character Discrimination (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】
本発明は、走査および処理装置に後置接続され
た分類装置を有し、分類装置は記憶された分類係
数を用いてその都度走査検出されたパターンを全
体でＺ個の、パターンのクラスのうちの１つに対
応させる計算を行う、機械によつてパターンを認
識する回路装置に関する。
た分類装置を有し、分類装置は記憶された分類係
数を用いてその都度走査検出されたパターンを全
体でＺ個の、パターンのクラスのうちの１つに対
応させる計算を行う、機械によつてパターンを認
識する回路装置に関する。
最新のデータ処理技術において、データの検出
とデータの入力との関連において、機械によつて
文字や記号などのパターンを識別すること（パタ
ーン認識）の重要性が増加している。その場合エ
ラー率とリジエクシヨン率とを低くするために、
確実な識別に高い要求が課せられる。それ故確実
にパターンを識別するためには、分類すべきパタ
ーンが如何なるパターンのクラスに所属するかに
関してそのパターンの識別のための特徴を評価す
るだけではなく、他のすべてのパターンのクラス
を代表するものに対する差を表わす識別のための
特徴をも評価する必要がある。文字の識別のため
の特徴は例えば直線、閉じたまたは開いた曲線で
あり、これらを通して個々の文字が相互に識別さ
れる。数字“４”の識別のための特徴は３つの直
線および１つの上に指向している孔であり、一方
数字“３”の場合左に開いている２つの曲線、数
字“８”では２つの閉じた曲線がある。個々の識
別のための特徴乃至個々の画素または識別のため
の特徴の組合せに対して分類器に所属の係数が記
憶されており、その際それぞれの画像パターンに
対してそれぞれに特有の係数が選択される。最後
にこれら係数から文字のクラス毎にその都度所謂
見積り値が計算され、その際理想の場合その都度
当該の文字のクラスに対して１つの見積り値が生
じ、それは残りの文字のクラスの見積り値とは一
義的に区別される。例えば10個のパターン、例え
ば０〜９の数字から成る識別すべきパターンセツ
トの場合、光学文字認識規格OCR ＡおよびOCR
Ｂを用いれば前記２つの識別のための特徴の評価
は比較的簡単である。
とデータの入力との関連において、機械によつて
文字や記号などのパターンを識別すること（パタ
ーン認識）の重要性が増加している。その場合エ
ラー率とリジエクシヨン率とを低くするために、
確実な識別に高い要求が課せられる。それ故確実
にパターンを識別するためには、分類すべきパタ
ーンが如何なるパターンのクラスに所属するかに
関してそのパターンの識別のための特徴を評価す
るだけではなく、他のすべてのパターンのクラス
を代表するものに対する差を表わす識別のための
特徴をも評価する必要がある。文字の識別のため
の特徴は例えば直線、閉じたまたは開いた曲線で
あり、これらを通して個々の文字が相互に識別さ
れる。数字“４”の識別のための特徴は３つの直
線および１つの上に指向している孔であり、一方
数字“３”の場合左に開いている２つの曲線、数
字“８”では２つの閉じた曲線がある。個々の識
別のための特徴乃至個々の画素または識別のため
の特徴の組合せに対して分類器に所属の係数が記
憶されており、その際それぞれの画像パターンに
対してそれぞれに特有の係数が選択される。最後
にこれら係数から文字のクラス毎にその都度所謂
見積り値が計算され、その際理想の場合その都度
当該の文字のクラスに対して１つの見積り値が生
じ、それは残りの文字のクラスの見積り値とは一
義的に区別される。例えば10個のパターン、例え
ば０〜９の数字から成る識別すべきパターンセツ
トの場合、光学文字認識規格OCR ＡおよびOCR
Ｂを用いれば前記２つの識別のための特徴の評価
は比較的簡単である。
それに対してその都度１つの分類器によつて評
価すべきパターンセツト（分類すべきパターンの
クラスの数）が増加すると、分類結果は区別すべ
きパターンの総数に依存して略２乗で質が低下す
る。即ち例えば30のパターンのクラスの分類を行
う場合は10個だけのパターンのクラスへ分類する
場合より、識別の品質を特徴付ける大きさの値は
略1/9に低下することになる。また非線形の分類
装置を用いた場合は時間コストの点で相当の問題
がある。それは個々のパターンを識別するために
必要な分類器の値を計算するためにはパターンの
クラス毎に約500〜1000の計算ステツプが必要で
あるからである。これは読取速度を速めることに
なりそれは負担になるので、必然的に計算作業を
多数の計算装置に分配することになり、これによ
つて回路コストひいては分類装置の価格はかなり
の程度増加する。
価すべきパターンセツト（分類すべきパターンの
クラスの数）が増加すると、分類結果は区別すべ
きパターンの総数に依存して略２乗で質が低下す
る。即ち例えば30のパターンのクラスの分類を行
う場合は10個だけのパターンのクラスへ分類する
場合より、識別の品質を特徴付ける大きさの値は
略1/9に低下することになる。また非線形の分類
装置を用いた場合は時間コストの点で相当の問題
がある。それは個々のパターンを識別するために
必要な分類器の値を計算するためにはパターンの
クラス毎に約500〜1000の計算ステツプが必要で
あるからである。これは読取速度を速めることに
なりそれは負担になるので、必然的に計算作業を
多数の計算装置に分配することになり、これによ
つて回路コストひいては分類装置の価格はかなり
の程度増加する。
それ故本発明の基礎とする課題は、パターンの
クラスの数が増加した場合でも十分確実に読取り
でき、それによつても回路構成の費用を余り増加
させないですむ回路装置を提供することである。
クラスの数が増加した場合でも十分確実に読取り
でき、それによつても回路構成の費用を余り増加
させないですむ回路装置を提供することである。
本発明によればこの課題は、分類装置にそれぞ
れのパターンをその都度ｎ個の群のうちの１つに
分類する群分類器を設け、ｎ個の群それぞれに、
Ｚ／ｎのパターンのクラスに対する部分分類器を
設け、かつ群分類器と部分分類器全部とを共通の
計算装置に接続したことによつて解決される。例
えば斯様にして構成された多段階レベル式分類器
はパターンを分類する総合形分類器に比べて計算
コストがかなりの程度減少するので有利である。
即ち公知の分類器は例えば39個のパターンの類に
対して相応する39個の見積り値を計算すべきであ
るのに対し、１つの群分類器とそれぞれ13個のパ
ターンの類に対する３つの部分分類器とを有する
本発明による多段階レベル式分類装置において
は、群分類器で３つの見積り値、またそれぞれの
部分分類器のうちの１つで13の見積り値、即ち全
体で16の見積り値を計算するだけですむ。
れのパターンをその都度ｎ個の群のうちの１つに
分類する群分類器を設け、ｎ個の群それぞれに、
Ｚ／ｎのパターンのクラスに対する部分分類器を
設け、かつ群分類器と部分分類器全部とを共通の
計算装置に接続したことによつて解決される。例
えば斯様にして構成された多段階レベル式分類器
はパターンを分類する総合形分類器に比べて計算
コストがかなりの程度減少するので有利である。
即ち公知の分類器は例えば39個のパターンの類に
対して相応する39個の見積り値を計算すべきであ
るのに対し、１つの群分類器とそれぞれ13個のパ
ターンの類に対する３つの部分分類器とを有する
本発明による多段階レベル式分類装置において
は、群分類器で３つの見積り値、またそれぞれの
部分分類器のうちの１つで13の見積り値、即ち全
体で16の見積り値を計算するだけですむ。
次に本発明を図示の実施例につき詳しく説明す
る。
る。
第１図はすべての分類器に共通な計算装置RW
に星形に接続された１つの群分類器GKと３つの
部分分類器TK１〜TK３とを有する分類装置を
示す。例えば群分類器GKと部分分類器TK１，
２，３とは２次多項式−分類器であり、その場合
文字、記号等のパターンがどのクラスに所属する
かは計算された見積り値の関数によつて表わされ
る。また分類装置は識別のための特徴記憶装置Ｖ
−RAMを有する論理ユニツトVEを有し、この
特徴記憶装置には、データバス（Ｄ−BUS）を
介して伝送される前以て処理されたパターンのビ
ツトパターンを記憶することができる。パターン
の識別に必要な論理結合アドレスは、アドレス計
数器によつて制御されるすべての分類器に共通な
分類器記憶装置の固定記憶装置PSL内に記憶され
ている。パターンの識別は、特徴記憶装置Ｖ−
RAMから読出された識別のための特徴を論理結
合部VERKに供給して行う。その場合論理結合
部VERK内で行われる特徴の論理結合は、論理
結合アドレスの内容が“１”であるとき常に
“１”が生じ、またその他の場合には“０”が生
ずるように、行われる。斯様に論理結合された結
果は特徴メモリＶ−RAMの特別に設けられたア
ドレス領域に順次記憶される。つまり論理結合ユ
ニツトVERKは識別のための特徴記憶装置Ｖ−
RAMに記憶されているパターンの個々の識別の
ための特徴を相互に論理結合する。前以つて決め
られた識別のための特徴の組合せに基いて、即ち
パターンの中の２つの画素に対して２つのブラツ
クドツドが生じるとき、この結合に属するアドレ
スの内容はその都度論理“１”でありかつこの論
理結合の結果も論理“１”である。すべてその他
の場合には論理結合結果は“０”になる。上述の
ように特徴記憶装置Ｖ−RAMのアドレス領域に
記憶された論理結合結果に依存して最終的に所属
の係数が係数記憶装置から読出される。
に星形に接続された１つの群分類器GKと３つの
部分分類器TK１〜TK３とを有する分類装置を
示す。例えば群分類器GKと部分分類器TK１，
２，３とは２次多項式−分類器であり、その場合
文字、記号等のパターンがどのクラスに所属する
かは計算された見積り値の関数によつて表わされ
る。また分類装置は識別のための特徴記憶装置Ｖ
−RAMを有する論理ユニツトVEを有し、この
特徴記憶装置には、データバス（Ｄ−BUS）を
介して伝送される前以て処理されたパターンのビ
ツトパターンを記憶することができる。パターン
の識別に必要な論理結合アドレスは、アドレス計
数器によつて制御されるすべての分類器に共通な
分類器記憶装置の固定記憶装置PSL内に記憶され
ている。パターンの識別は、特徴記憶装置Ｖ−
RAMから読出された識別のための特徴を論理結
合部VERKに供給して行う。その場合論理結合
部VERK内で行われる特徴の論理結合は、論理
結合アドレスの内容が“１”であるとき常に
“１”が生じ、またその他の場合には“０”が生
ずるように、行われる。斯様に論理結合された結
果は特徴メモリＶ−RAMの特別に設けられたア
ドレス領域に順次記憶される。つまり論理結合ユ
ニツトVERKは識別のための特徴記憶装置Ｖ−
RAMに記憶されているパターンの個々の識別の
ための特徴を相互に論理結合する。前以つて決め
られた識別のための特徴の組合せに基いて、即ち
パターンの中の２つの画素に対して２つのブラツ
クドツドが生じるとき、この結合に属するアドレ
スの内容はその都度論理“１”でありかつこの論
理結合の結果も論理“１”である。すべてその他
の場合には論理結合結果は“０”になる。上述の
ように特徴記憶装置Ｖ−RAMのアドレス領域に
記憶された論理結合結果に依存して最終的に所属
の係数が係数記憶装置から読出される。
そこで斯様に前以て形成されて、記憶された論
理結合信号と群分類器に所属の分類器係数を用い
て、計算装置RWでいわゆる見積り値が計算され
る。その場合見積り値は走査検出されたパターン
をさしあたりｎ個のパターン群のうちの１つに分
類するだけである。次にこの見積り値はマイクロ
プロセツサμPに供給される。マイクロプロセツ
サの役目はパターン識別回路に係る種々の役割の
他に、群分類器で行われるパターン群の分類に基
づき相応する部分分類器TK１またはTK２また
はTK３を選択することである。そこでそれぞれ
の部分分類器に対して特有の分類器係数を用い
て、その都度評価すべきパターンの特徴を示す見
積り値が計算されかつマイクロプロセツサμPに
転送される。そしてマイクロプロセツサの出力側
でパターン信号ZAが送出される。
理結合信号と群分類器に所属の分類器係数を用い
て、計算装置RWでいわゆる見積り値が計算され
る。その場合見積り値は走査検出されたパターン
をさしあたりｎ個のパターン群のうちの１つに分
類するだけである。次にこの見積り値はマイクロ
プロセツサμPに供給される。マイクロプロセツ
サの役目はパターン識別回路に係る種々の役割の
他に、群分類器で行われるパターン群の分類に基
づき相応する部分分類器TK１またはTK２また
はTK３を選択することである。そこでそれぞれ
の部分分類器に対して特有の分類器係数を用い
て、その都度評価すべきパターンの特徴を示す見
積り値が計算されかつマイクロプロセツサμPに
転送される。そしてマイクロプロセツサの出力側
でパターン信号ZAが送出される。
第２図は論理結合ユニツトVEと計算装置RW
と分類器記憶装置Ｋ−Ｍとマイクロプロセツサ
μPとを有する第１図の回路を更に詳しく示す。
分類器記憶装置Ｋ−Ｍは前述の固定記憶装置PSL
の他に多数の部分記憶装置を有し、これら部分記
憶装置に個々の分類器の分類器係数が記憶されて
いる。その場合部分記憶装置KO１，KO２…KO
４は群分類器GKに割当てられており、また部分
記憶装置Ｋ１１，Ｋ１２…Ｋ１４は第１の部分分
類器TK１に対して割当てられかつスペースの関
係で図示されていないそれぞれ４つの部分記憶装
置の群は部分分類器TK２とTK３に割当てられ
ている。１つの分類器、即ち４つの部分記憶装置
から成る群にそれぞれ対応する係数を割当てる場
合、パターンの第１のクラスの第１の係数を第１
の部分記憶装置に記憶しかつ第２の係数は第２の
部分記憶装置に記憶するというようにして、第５
番目の係数を再び第１の部分記憶装置に記憶する
ようにすると有利である。各パターンのクラスは
例えば全部で764個の係数を有する。これらの係
数を４つの部分記憶装置から成る個々の群に配置
したことで、個々のパターンのクラスの見積り値
をそれぞれ764個の計算ステツプ内で順次に計算
することが可能になる。
と分類器記憶装置Ｋ−Ｍとマイクロプロセツサ
μPとを有する第１図の回路を更に詳しく示す。
分類器記憶装置Ｋ−Ｍは前述の固定記憶装置PSL
の他に多数の部分記憶装置を有し、これら部分記
憶装置に個々の分類器の分類器係数が記憶されて
いる。その場合部分記憶装置KO１，KO２…KO
４は群分類器GKに割当てられており、また部分
記憶装置Ｋ１１，Ｋ１２…Ｋ１４は第１の部分分
類器TK１に対して割当てられかつスペースの関
係で図示されていないそれぞれ４つの部分記憶装
置の群は部分分類器TK２とTK３に割当てられ
ている。１つの分類器、即ち４つの部分記憶装置
から成る群にそれぞれ対応する係数を割当てる場
合、パターンの第１のクラスの第１の係数を第１
の部分記憶装置に記憶しかつ第２の係数は第２の
部分記憶装置に記憶するというようにして、第５
番目の係数を再び第１の部分記憶装置に記憶する
ようにすると有利である。各パターンのクラスは
例えば全部で764個の係数を有する。これらの係
数を４つの部分記憶装置から成る個々の群に配置
したことで、個々のパターンのクラスの見積り値
をそれぞれ764個の計算ステツプ内で順次に計算
することが可能になる。
群分類器または３つの部分分類器にそれぞれ割
当てられた４つの部分記憶装置の出力側はそれぞ
れ、計算装置RWのバツフアレジスタZR１…ZR
４に接続されているので、４つの係数を並列にこ
れらのバツフアレジスタに転送することができ
る。これらの４つのレジスタの内容は、個々の部
分記憶装置のアドレスも指定するアドレス計数器
VCTRによつて、個個のレジスタの３状態の出
力側から順次送出するように制御される。これに
より分類器バスＫ−BUSに転送された係数は順
次、加算器ADDと累算器ACCとから成る本来の
計算回路に供給される。所属の結合信号は同時に
識別特徴記憶装置Ｖ−RAMから読出され、累算
器ACCに供給される。所属の論理結合信号が
“１”である場合だけ、相応する係数は累算器
ACCで加算される。パターンのクラスのその都
度の見積り値が最終的に計算されると、この見積
り値は累算器ACCから読出され、マイクロプロ
セツサμPに供給される。そしてマイクロプロセ
ツサμPはすべての見積り値を評価した後、パタ
ーン信号ZAを選出するか、または群分類器GK
の中間結果が取扱われている場合、最終的にパタ
ーンを分類するためにその都度当該部分分類器を
選択するようにする。
当てられた４つの部分記憶装置の出力側はそれぞ
れ、計算装置RWのバツフアレジスタZR１…ZR
４に接続されているので、４つの係数を並列にこ
れらのバツフアレジスタに転送することができ
る。これらの４つのレジスタの内容は、個々の部
分記憶装置のアドレスも指定するアドレス計数器
VCTRによつて、個個のレジスタの３状態の出
力側から順次送出するように制御される。これに
より分類器バスＫ−BUSに転送された係数は順
次、加算器ADDと累算器ACCとから成る本来の
計算回路に供給される。所属の結合信号は同時に
識別特徴記憶装置Ｖ−RAMから読出され、累算
器ACCに供給される。所属の論理結合信号が
“１”である場合だけ、相応する係数は累算器
ACCで加算される。パターンのクラスのその都
度の見積り値が最終的に計算されると、この見積
り値は累算器ACCから読出され、マイクロプロ
セツサμPに供給される。そしてマイクロプロセ
ツサμPはすべての見積り値を評価した後、パタ
ーン信号ZAを選出するか、または群分類器GK
の中間結果が取扱われている場合、最終的にパタ
ーンを分類するためにその都度当該部分分類器を
選択するようにする。
第１図は本発明のレベル段階式分類器の基本的
な構造を示すブロツク図、第２図は第１図の回路
装置を詳細に示すブロツク図である。 PSL……固定記憶装置、GK……群分類器、
TK１，TK２，TK３……部分分類器、VE……
論理結合ユニツト、Ｖ−RAM……識別のための
特徴記憶装置、VERK……結合部、RW……計算
装置、μP……マイクロプロセツサ、KO１，KO
２…KO４，Ｋ１１，Ｋ１２…Ｋ１４……部分記
憶装置、ZR１，ZR２…ZR４……中間レジスタ、
ADD……加算器、ACC……累算器、Ｖ−CTR…
…アドレス計数器、SIPO……直列−並列−変換
器。
な構造を示すブロツク図、第２図は第１図の回路
装置を詳細に示すブロツク図である。 PSL……固定記憶装置、GK……群分類器、
TK１，TK２，TK３……部分分類器、VE……
論理結合ユニツト、Ｖ−RAM……識別のための
特徴記憶装置、VERK……結合部、RW……計算
装置、μP……マイクロプロセツサ、KO１，KO
２…KO４，Ｋ１１，Ｋ１２…Ｋ１４……部分記
憶装置、ZR１，ZR２…ZR４……中間レジスタ、
ADD……加算器、ACC……累算器、Ｖ−CTR…
…アドレス計数器、SIPO……直列−並列−変換
器。
Claims (1)
- 【特許請求の範囲】 １ 走査および処理装置に後置接続された分類装
置を有し、前記分類装置は記憶された分類係数を
用いてその都度走査検出されたパターンを全体で
Ｚ個の、パターンのクラスのうちの１つに対応さ
せる計算を行う、機械によつてパターンを認識す
る回路装置において、分類装置はそれぞれのパタ
ーンをその都度ｎ個の群のうちの１つに分類する
群分類器GKを有し、かつＺ／ｎのパターンのク
ラスに対する、ｎ個の群それぞれに対して部分分
類器（TK１…TKn）を設け、かつ前記群分類器
GKと部分分類器（TK１…TKn）全部とを共通
の計算装置RWに接続したことを特徴とする回路
装置。 ２ パターンの各クラスの、群分類器GKを介し
ての部分分類器への割当および係数の、個々の部
分分類器（TK１…TKn）への割当を、多数の識
別のための特徴を共通にもつていて、僅かな識別
のための特徴によつてしか相互に区別できないパ
ターンを同じ部分分類器に所属させるように選択
する特許請求の範囲第１項記載の回路装置。 ３ 群分類器GKと全部の部分分類器（TK１…
TKn）とに対して、論理結合すべき識別のため
の特徴アドレスに対する共通の固定記憶装置PSL
を設け、前記固定記憶装置を、識別のための特徴
記憶装置（Ｖ−RAM）を有する論理結合ユニツ
トVEに接続し、群分類器および部分分類器にそ
れぞれ、固定記憶装置として構成されかつ分類器
係数を記憶する複数の部分記憶装置（KO１…
KO４，KI１…KI４，Kn１…Kn４）を対応して
設け、パターンの第１クラスの第１の係数は第１
の部分記憶装置に記憶し、第２の係数は第２の部
分記憶装置に記憶し、第ｍ番目の係数を第ｍ番目
の部分記憶装置に記憶し、かつ第ｍ＋１番目の係
数を再び第１番目の部分記憶装置に記憶した特許
請求の範囲第１項記載の回路装置。 ４ 論理結合ユニツトVE内に設けられた識別の
ための特徴記憶装置（Ｖ−RAM）と個個の分類
器に所属の部分記憶装置とのアドレス指定をアド
レス計数器VCTRによつて制御する特許請求の
範囲第３項記載の回路装置。 ５ 識別のための特徴記憶装置（Ｖ−RAM）
を、直列−並列−変換器（SIPO）を介して識別
のための特徴データを伝送するデータバス（Ｄ−
BUS）に接続した特許請求の範囲第３項記載の
回路装置。 ６ 個々の分類器GK，TK１，２，３に所属す
る部分記憶装置（KO１…４，…Kn１…４）の出
力側を並列にしてそれぞれ共通の計算装置RWの
ｍ個のバツフアレジスタ（ZR１…ZR４）に接続
し、前記バツフアレジスタのクロツク制御される
３状態出力側を共通に分類器のバス（Ｋ−BUS）
に接続することによつて、その都度ｍ個の分類器
の係数を並列的に読出し可能でありかつ直列に計
算装置RWの計算回路ADD，ACCに加えるよう
にした特許請求の範囲第３項記載の回路装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3026055A DE3026055C2 (de) | 1980-07-09 | 1980-07-09 | Schaltungsanordnung zur maschinellen Zeichererkennung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5743280A JPS5743280A (en) | 1982-03-11 |
| JPH0130184B2 true JPH0130184B2 (ja) | 1989-06-16 |
Family
ID=6106811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56103491A Granted JPS5743280A (en) | 1980-07-09 | 1981-07-03 | Circuit device for recognizing pattern by machine |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4551851A (ja) |
| EP (1) | EP0043571B1 (ja) |
| JP (1) | JPS5743280A (ja) |
| AT (1) | ATE17056T1 (ja) |
| DE (1) | DE3026055C2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59192A (ja) * | 1982-06-25 | 1984-01-05 | 株式会社東芝 | 個人照合装置 |
| DE3247832A1 (de) * | 1982-12-23 | 1984-06-28 | Computer Gesellschaft Konstanz Mbh, 7750 Konstanz | Einrichtung zur gestuften erkennung von zeichen, mustern oder dergleichen |
| US4773099A (en) * | 1985-10-10 | 1988-09-20 | The Palantir Corporation | Pattern classification means for use in a pattern recognition system |
| US5060277A (en) * | 1985-10-10 | 1991-10-22 | Palantir Corporation | Pattern classification means using feature vector regions preconstructed from reference data |
| US5077807A (en) * | 1985-10-10 | 1991-12-31 | Palantir Corp. | Preprocessing means for use in a pattern classification system |
| GB8821024D0 (en) * | 1988-09-07 | 1988-10-05 | Etherington H J | Image recognition |
| US5848187A (en) * | 1991-11-18 | 1998-12-08 | Compaq Computer Corporation | Method and apparatus for entering and manipulating spreadsheet cell data |
| EP0555024B1 (en) * | 1992-02-07 | 2000-05-17 | Canon Kabushiki Kaisha | Method and apparatus for pattern recognition |
| US5901255A (en) * | 1992-02-07 | 1999-05-04 | Canon Kabushiki Kaisha | Pattern recognition method and apparatus capable of selecting another one of plural pattern recognition modes in response to a number of rejects of recognition-processed pattern segments |
| US5966460A (en) * | 1997-03-03 | 1999-10-12 | Xerox Corporation | On-line learning for neural net-based character recognition systems |
| US7233692B2 (en) | 2002-11-14 | 2007-06-19 | Lockheed Martin Corporation | Method and computer program product for identifying output classes with multi-modal dispersion in feature space and incorporating multi-modal structure into a pattern recognition system |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3182290A (en) * | 1960-10-20 | 1965-05-04 | Control Data Corp | Character reading system with sub matrix |
| US3267432A (en) * | 1963-11-01 | 1966-08-16 | Ibm | Multi-level test channel for specimen identification |
| US3576976A (en) * | 1967-10-19 | 1971-05-04 | Bendix Corp | Nonlinear optimizing computer for process control |
| DE2456210C2 (de) * | 1974-11-28 | 1982-04-15 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren und Einrichtungen zur Erkennung von Mustern |
| US3988715A (en) * | 1975-10-24 | 1976-10-26 | International Business Machines Corporation | Multi-channel recognition discriminator |
| DE2817341C2 (de) * | 1978-04-20 | 1984-01-19 | Computer Gesellschaft Konstanz Mbh, 7750 Konstanz | Optisches Handlesegerät für die maschinelle Zeichenerkennung |
| US4326259A (en) * | 1980-03-27 | 1982-04-20 | Nestor Associates | Self organizing general pattern class separator and identifier |
-
1980
- 1980-07-09 DE DE3026055A patent/DE3026055C2/de not_active Expired
-
1981
- 1981-07-03 JP JP56103491A patent/JPS5743280A/ja active Granted
- 1981-07-03 AT AT81105181T patent/ATE17056T1/de not_active IP Right Cessation
- 1981-07-03 EP EP81105181A patent/EP0043571B1/de not_active Expired
-
1984
- 1984-05-14 US US06/610,180 patent/US4551851A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5743280A (en) | 1982-03-11 |
| ATE17056T1 (de) | 1986-01-15 |
| DE3026055A1 (de) | 1982-01-28 |
| EP0043571B1 (de) | 1985-12-18 |
| EP0043571A3 (en) | 1982-01-20 |
| US4551851A (en) | 1985-11-05 |
| DE3026055C2 (de) | 1984-01-12 |
| EP0043571A2 (de) | 1982-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4003024A (en) | Two-dimensional binary data enhancement system | |
| US4503556A (en) | Method for automatic recognition of white blocks as well as text, graphics and/or gray image areas on a printed master | |
| JPH0130184B2 (ja) | ||
| IE832262L (en) | Image processors | |
| JPH06348853A (ja) | 信号の分類方法 | |
| KR900004812B1 (ko) | 인쇄패턴의 농담과 균일성 평가장치 | |
| US4398177A (en) | Method and circuit arrangement for formation of features for automatic character recognition | |
| US4274079A (en) | Apparatus and method for dynamic font switching | |
| JPH0550783B2 (ja) | ||
| JPS63282838A (ja) | 名寄せ処理方式 | |
| JP3260848B2 (ja) | 輝度変換回路 | |
| JPH0580710B2 (ja) | ||
| JPS6243752A (ja) | 信号制御装置 | |
| JPH03294983A (ja) | 文字認識装置 | |
| JPS59154577A (ja) | 図形照合装置の二値化装置 | |
| JP2861435B2 (ja) | パイプライン形演算装置 | |
| JP2728554B2 (ja) | 情報担体のチェック装置 | |
| WO2025140703A1 (zh) | 物流信息检测方法、系统、电子设备及存储介质 | |
| JPH0193898A (ja) | 文字認識装置 | |
| JP2658501B2 (ja) | データ処理装置およびデータ処理方法 | |
| JPS62108381A (ja) | 濃度ヒストグラム検出装置 | |
| JP3319391B2 (ja) | 高速データ整列装置 | |
| CN119150159A (zh) | 敏感数据分类方法、装置、电子设备、存储介质及产品 | |
| JPH0227487A (ja) | データの個数を計数記憶する回路 | |
| JPH0644289B2 (ja) | 連結領域のラベル付け回路 |