JPH01302399A - Sound signal recoding circuit - Google Patents
Sound signal recoding circuitInfo
- Publication number
- JPH01302399A JPH01302399A JP63133925A JP13392588A JPH01302399A JP H01302399 A JPH01302399 A JP H01302399A JP 63133925 A JP63133925 A JP 63133925A JP 13392588 A JP13392588 A JP 13392588A JP H01302399 A JPH01302399 A JP H01302399A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- audio signal
- circuit
- emphasis
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
Description
【発明の詳細な説明】
A、産業上の利用分野
本発明は、音声信号を時間軸圧縮した後、周波数変調し
て、例えば記録ディスク等に記録するための音声信号記
録回路に関する。DETAILED DESCRIPTION OF THE INVENTION A. Field of Industrial Application The present invention relates to an audio signal recording circuit for time-base compressing an audio signal, frequency modulating the signal, and recording the resulting signal on, for example, a recording disk.
B0発明の概要
本発明は、ディジタル音声信号をメモリを用いて時間軸
圧縮した後、アナログ変換し周波数変調して記録ディス
ク等に記録する音声信号記録回路において、上記メモリ
に書込まれる前のディジタル音声信号にディジタルプリ
エンファシス処理を施すようにしたことにより、音声信
号についての回路特性の精度及び安定性を向上させるこ
とができるとともに、上記メモリを用いた時間軸圧縮が
行われた後の音声信号に付加される制御情報信号メプリ
エンファシス処理が行われないようにして、制御情報信
号の正確な記録及び再生が行え、音声信号の正確な記録
及び再生が行えるようになされた音声信号記録回路を提
供するものである。B0 Summary of the Invention The present invention provides an audio signal recording circuit that compresses the time axis of a digital audio signal using a memory, converts it into analog, modulates the frequency, and records the signal on a recording disk, etc. By performing digital pre-emphasis processing on the audio signal, it is possible to improve the accuracy and stability of the circuit characteristics of the audio signal, and to improve the accuracy and stability of the audio signal after time-base compression using the memory described above. An audio signal recording circuit is provided, which is capable of accurately recording and reproducing control information signals by preventing multi-emphasis processing of control information signals added to the input signal, and accurately recording and reproducing audio signals. This is what we provide.
C1従来の技術
従来、例えばいわゆるスチル・ビデオ・カメラ装置等に
おいては、画像信号のみならず、音声信号を磁気ディス
ク等の記録ディスクに記録するため、音声信号記録回路
が用いられている。C1 Prior Art Conventionally, for example, in so-called still video camera devices, audio signal recording circuits have been used to record not only image signals but also audio signals on recording disks such as magnetic disks.
例えば、本件出願人が先に提案している、特開昭61−
109389号公報に記載されている音声信号記録回路
においては、第6図に示すように、アナログ信号である
音声信号が所定の圧縮率に基づいて振幅圧縮を行うコン
プレッサ101に入力される。このコンプレッサ101
を経た音声信号は、ローパスフィルタ102を介してA
/D (アナログ/ディジタル)コンバータ103によ
りディジタル変換される。上記ローパスフィルタ102
は、上記A/Dコンバータ103におけるディジタル変
換の際に発生するいわゆる折り返し雑音を低減されるた
めのものである。For example, the applicant has previously proposed JP-A-61-
In the audio signal recording circuit described in Japanese Patent No. 109389, as shown in FIG. 6, an audio signal, which is an analog signal, is input to a compressor 101 that performs amplitude compression based on a predetermined compression ratio. This compressor 101
The audio signal that has passed through A is passed through a low-pass filter 102.
/D (analog/digital) converter 103 performs digital conversion. The above low-pass filter 102
is intended to reduce so-called aliasing noise that occurs during digital conversion in the A/D converter 103.
上記A/Dコンバータ103によりディジタル変換され
た音声信号は、時間軸圧縮回路となるメモリコントロー
ラ104により制御されるメモリ105に書込まれる。The audio signal digitally converted by the A/D converter 103 is written into a memory 105 controlled by a memory controller 104 serving as a time-base compression circuit.
上記メモリ105に書込まれた音声信号は、書込まれる
よりも早い速度で読出されることにより、時間軸圧縮さ
れる。上記メモリ105への音声信号の書込みの速度と
、上記メモリ105からの音声信号の読出しの速度との
比率が、時間軸圧縮の圧縮率となる。The audio signal written in the memory 105 is read out at a faster speed than it is written, thereby compressing the time axis. The ratio between the writing speed of the audio signal to the memory 105 and the reading speed of the audio signal from the memory 105 is the compression ratio of the time axis compression.
そして、上記メモリ105から読出された音声信号As
は、加算器106に送られる。この加算器106におい
て、上記音声信号Asには、各種制御情報信号、例えば
スタート及びエンド識別信号SID、ErDと情報信号
APIが加算される。Then, the audio signal As read from the memory 105 is
is sent to adder 106. In this adder 106, various control information signals, such as start and end identification signals SID and ErD, and information signal API are added to the audio signal As.
上記スタート及びエンド識別信号SrD、EIDは、所
定の識別信号生成回路により生成され、上記音声信号A
sが記録ディスク上に記録された状態において、音声信
号ASの記録の開始位置と終了位置とを表示する信号で
ある。上記情報信号APIは、所定の情報信号生成回路
により生成され、上記記録ディスクに記録された音声信
号Asを再生する際に、音声信号Asの再生を行う再生
装置を制御するための所定の情報を表示する信号である
。The start and end identification signals SrD and EID are generated by a predetermined identification signal generation circuit, and the audio signal A
This is a signal that indicates the start position and end position of the recording of the audio signal AS in a state where the audio signal AS is recorded on the recording disk. The information signal API is generated by a predetermined information signal generation circuit, and when reproducing the audio signal As recorded on the recording disk, the information signal API contains predetermined information for controlling a reproduction device that reproduces the audio signal As. This is the signal to be displayed.
上記音声信号As、上記スタート及びエンド識別信号S
ID、EID及び上記情報信号APIは、第7図に示す
ように、例えば上記スタート識別信号AID、上記情報
信号AP I、上記音声信号AS、上記エンド識別信号
EIDというように、所定の順序で配列されるようにな
されて、D/A(ディジタル/アナログ)コンバータ1
07に送られる。The above audio signal As, the above start and end identification signal S
As shown in FIG. 7, the ID, EID, and the information signal API are arranged in a predetermined order, for example, the start identification signal AID, the information signal API, the audio signal AS, and the end identification signal EID. D/A (digital/analog) converter 1
Sent to 07.
上記D/Aコンバータ107は、送られる信号をアナロ
グ変換し、ノイズリダクションのためのローパスフィル
タ108を介して、プリエンファシス回路109に送る
。The D/A converter 107 converts the sent signal into analog and sends it to a pre-emphasis circuit 109 via a low-pass filter 108 for noise reduction.
上記プリエンファシス回路109は、送られる信号にプ
リエンファシス処理を施す、このプリエンファシス処理
は、上記信号が周波数変調されるときのいわゆる三角雑
音の発生を防止するために、高域周波数成分はどゲイン
が上昇するようになす処理である。このプリエンファシ
ス回路109における伝達特性E (S)は、
で示される。この伝達特性E (s)を示す式において
、各時定数Ts + 72 + Tsは上記記録ディス
クにおける信号記録のフォーマ7)に応じて定められる
0例えば、上記記録ディスクへの信号記録が、いわゆる
NTSC系の画像信号を記録するようになされている場
合には、T+=0.06903、T2 =0. 277
ns、T3=0.19 Insというように定められる
。The pre-emphasis circuit 109 performs pre-emphasis processing on the signal to be sent. This pre-emphasis processing is performed to prevent the occurrence of so-called triangular noise when the signal is frequency modulated. This is a process to increase the The transfer characteristic E (S) in this pre-emphasis circuit 109 is expressed as follows. In the equation showing this transfer characteristic E (s), each time constant Ts + 72 + Ts is determined according to the former 7) of signal recording on the recording disk. If the image signal of the system is to be recorded, T+=0.06903, T2=0. 277
ns, T3=0.19 Ins.
そして、上記プリエンファシス回路109を経た信号は
、所定の振幅を越える分の信号を遮断するリミッタ11
0を介して周波数変調を行うFM変調回路111に送ら
れる。このFM変調回路111は、送られる信号を所定
の搬送周波数を有するFM信号に変調し、記録ヘッド等
の所定の記録装置に送る。この記録装置は、送られるF
M信号を磁気ディスク等の記録ディスクに記録する。The signal that has passed through the pre-emphasis circuit 109 is passed through a limiter 11 that cuts off signals exceeding a predetermined amplitude.
0 to the FM modulation circuit 111 that performs frequency modulation. This FM modulation circuit 111 modulates the sent signal into an FM signal having a predetermined carrier frequency, and sends it to a predetermined recording device such as a recording head. This recording device is
The M signal is recorded on a recording disk such as a magnetic disk.
上述のようにして記録された音声信号を再生するには、
再生ヘッド等により上記記録ディスクに記録されている
信号を再生し、FM復調して後、上記プリエンファシス
処理と逆の処理にあたるデイエンファシス処理を行う。To play the audio signal recorded as described above,
After reproducing the signal recorded on the recording disk using a reproducing head or the like and performing FM demodulation, de-emphasis processing, which is the reverse of the pre-emphasis processing, is performed.
このデイエンファシス処理における伝達特性は、上記プ
リエンファシス処理における伝達特性の逆数となってい
る。そのため、上記プリエンファシス処理と上記デイエ
ンファシス処理とは、記録時と再生時とで補完的に働き
、時間軸圧縮された音声信号に対しては振幅比の周波数
特性が平坦となり、FM変調及びFM復調に伴ういわゆ
る三角雑音だけが除去される。The transfer characteristic in this de-emphasis processing is the reciprocal of the transfer characteristic in the pre-emphasis processing. Therefore, the above-mentioned pre-emphasis processing and the above-mentioned de-emphasis processing work complementarily during recording and playback, and the frequency characteristic of the amplitude ratio becomes flat for the time-axis compressed audio signal, and the FM modulation and FM Only the so-called triangular noise associated with demodulation is removed.
そして、上述したような記録系と逆の動作を順次行うこ
とにより、時間軸伸長し、アナログの音声信号を得るよ
うにしている。Then, by sequentially performing the operations reverse to those of the recording system as described above, the time axis is extended and an analog audio signal is obtained.
D0発明が解決しようとする課題
ところで、上述のような音声信号記録回路においては、
プリエンファシス回路及びデイエンファシス回路は、そ
れぞれ能動素子と抵抗素子、キャパシタ等により構成さ
れてなるアナログ回路のため、各素子の絶対精度や温湿
度特性が不安定であるという問題がある。Problems to be solved by the D0 invention By the way, in the audio signal recording circuit as described above,
Since the pre-emphasis circuit and the de-emphasis circuit are analog circuits each composed of an active element, a resistor element, a capacitor, etc., there is a problem that the absolute accuracy and temperature/humidity characteristics of each element are unstable.
また、上記プリエンファシス処理の際、上記スタート及
びエンド識別信号SID、E[Dと上記情報信号API
にも、上記音声信号Asと同様のプリエンファシス処理
が施される。In addition, during the pre-emphasis processing, the start and end identification signals SID, E[D and the information signal API
The same pre-emphasis processing as the above-mentioned audio signal As is also applied to the audio signal As.
そして、上記各識別信号及び上記情報信号には高域成分
が多く含まれているため、上記プリエンファシス処理に
より、第8図に示すように、上記各識別信号の開始部分
及び終了部分にはいわゆるオーバーシュート及びアンダ
ーシュートが発生し、また、高周波の情報信号APIに
ついてはそのレベルが全体的に高くなされてしまうこと
がある。Since each of the above-mentioned identification signals and the above-mentioned information signals contain many high-frequency components, the above-mentioned pre-emphasis processing causes the start and end portions of each of the above-mentioned identification signals to be Overshoot and undershoot may occur, and the level of the high-frequency information signal API may be made high overall.
すなわち、上記情報信号APIの伝送速度は、例えばN
TSC系の記録フォーマットを用い衣場合には1. 7
9Mb i t/secであり、この場合、最低では直
流に近い成分から最高繰返し周波数が895kHzを越
える領域までの信号成分が含まれており、上記プリエン
ファシス処理による高域強調効果の影響を受は易い。That is, the transmission speed of the information signal API is, for example, N
If the TSC-based recording format is used, 1. 7
9 Mb i t/sec, and in this case, signal components ranging from the lowest component close to direct current to the highest repetition frequency exceeding 895 kHz are included, and are not affected by the high frequency enhancement effect of the pre-emphasis processing described above. easy.
上記プリエンファシス処理により、所定の信号レベルを
越えた部分は、上記リミッタ110により振幅制限され
た状態で上記記録ディスクに記録されてしまう、したが
って、この記録ディスクに記録された信号が再生されデ
イエンファシス処理を施された信号においては、上記加
算器106において加算された各識別信号と情報信号と
が正確に再現されないこととなる。そのため、上記音声
信号の再生が正確に行えない虞れがある。As a result of the pre-emphasis processing, the portion exceeding a predetermined signal level is recorded on the recording disk with the amplitude limited by the limiter 110. Therefore, the signal recorded on this recording disk is reproduced and de-emphasized. In the processed signal, each identification signal and information signal added in the adder 106 will not be accurately reproduced. Therefore, there is a possibility that the audio signal cannot be reproduced accurately.
そこで、本発明は、上述の実情に鑑みて提案されるもの
であって、プリエンファシス処理の精度及び安定性が向
上されるとともに、音声信号の記録の際にこの音声信号
とともに記録される識別信号や情報信号等が正確に記録
され、この識別信号や情報信号等が正確に再生されるこ
とにより上記音声信号の再生が正確に行える音声信号記
録回路を提供することを目的とする。SUMMARY OF THE INVENTION The present invention is proposed in view of the above-mentioned circumstances, and improves the accuracy and stability of pre-emphasis processing, and also improves the accuracy and stability of pre-emphasis processing. It is an object of the present invention to provide an audio signal recording circuit that can accurately record the identification signal, information signal, etc., and accurately reproduce the identification signal, information signal, etc., thereby accurately reproducing the audio signal.
80課題を解決するための手段
上述の課題を解決し上記目的を達成するため、本発明に
係る音声信号記録回路は、入力されるアナログ音声信号
をディジタル変換するアナログ/ディジタル変換器と、
このアナログ/ディジタル変換器から出力されるディジ
タル音声信号にプリエンファシス処理を施すプリエンフ
ァシス回路と、上記プリエンファシス処理を施されたデ
ィジタル音声信号を時間軸圧縮処理する時間軸圧縮回路
と、上記時間軸圧縮回路から出力されたディジタル音声
信号に制御情報信号を加算する加算器と、この加算器の
出力信号をアナログ変換するディジタル/アナログ変換
器と、このディジタル/アナログ変換器から出力される
アナログ音声信号を周波数変調する変調器とを備えてな
ることを特徴とする。80 Means for Solving the Problems In order to solve the above problems and achieve the above objects, an audio signal recording circuit according to the present invention includes an analog/digital converter that digitally converts an input analog audio signal;
a pre-emphasis circuit that performs pre-emphasis processing on the digital audio signal output from the analog/digital converter; a time-base compression circuit that performs time-base compression processing on the digital audio signal that has been subjected to the pre-emphasis processing; An adder that adds a control information signal to the digital audio signal output from the compression circuit, a digital/analog converter that converts the output signal of the adder into analog, and an analog audio signal output from the digital/analog converter. and a modulator that frequency modulates the frequency.
F0作用
本発明に係る音声信号記録回路においては、ディジタル
変換された後であって時間軸圧縮される前の音声信号に
プリエンファシス処理を施しているので、プリエンファ
シス処理の精度及び安定性が確保されるとともに、時間
軸圧縮された音声信号に加算される制御情報信号にプリ
エンファシス処理が施されることがない。F0 operation In the audio signal recording circuit according to the present invention, pre-emphasis processing is performed on the audio signal after digital conversion but before time-base compression, so the accuracy and stability of the pre-emphasis processing is ensured. At the same time, the control information signal added to the time-axis compressed audio signal is not subjected to pre-emphasis processing.
G、実施例
以下、本発明の具体的な実施例を図面を参照しながら説
明する。G. Examples Specific examples of the present invention will be described below with reference to the drawings.
この実施例は、本発明に係る音声信号記録回路を、静止
画像を記録ディスクとなる磁気ディスクに記録するよう
に構成されたいわゆるスチル・ビデオ・カメラ装置に適
用した例である。This embodiment is an example in which the audio signal recording circuit according to the present invention is applied to a so-called still video camera device configured to record still images on a magnetic disk serving as a recording disk.
このスチル・ビデオ・カメラ装置の画像信号記録回路に
おいては、第1図に示すように、例えばCOD等の逼像
装置により得られる画像信号が映像信号入力端子1に供
給される。この映像信号入力端子1に供給された映像信
号は、変換回路2により所定の映像記録信号となされる
。そして、ノンリニア特性の映像信号用プリエンファシ
ス回路3、映像音声切換えスイッチ4を介して、周波数
変調を行うFM変調回路5に送られる。このFM変調回
路5は、供給される信号を所定の搬送周波数を有したF
M信号に変調して記録ヘッド6に送る。この記録ヘッド
6は、磁気ディスクDcに摺接され、送られるFM信号
をこの磁気ディスクDCに記録する。上記磁気ディスク
Dcは、所定の回転速度(例えば3600rpm)にて
所定の回転駆動手段により回転駆動されている。In the image signal recording circuit of this still video camera device, as shown in FIG. 1, an image signal obtained by an imaging device such as a COD is supplied to a video signal input terminal 1. The video signal supplied to the video signal input terminal 1 is converted into a predetermined video recording signal by the conversion circuit 2. The signal is then sent via a video signal pre-emphasis circuit 3 with non-linear characteristics and a video/audio changeover switch 4 to an FM modulation circuit 5 that performs frequency modulation. This FM modulation circuit 5 converts the supplied signal into an FFM having a predetermined carrier frequency.
The signal is modulated into an M signal and sent to the recording head 6. The recording head 6 is brought into sliding contact with the magnetic disk Dc, and records the sent FM signal onto the magnetic disk DC. The magnetic disk Dc is rotationally driven by a predetermined rotation drive means at a predetermined rotation speed (for example, 3600 rpm).
そして、本発明に係る音声信号記録回路においては、第
1図に示すように、例えばマイクロホン等の音響変換装
置等により得られる音声信号が、音声信号入力端子7に
入力される。この音声信号は、コンプレッサ8に送られ
て振幅圧縮され、ローパスフィルタ9を介して、A/D
コンバータ(アナログ/ディジタル変換器)10に送ら
れる。In the audio signal recording circuit according to the present invention, as shown in FIG. 1, an audio signal obtained from, for example, an acoustic transducer such as a microphone is input to the audio signal input terminal 7. This audio signal is sent to a compressor 8 where it is amplitude compressed, and passed through a low pass filter 9 to an A/D
The signal is sent to a converter (analog/digital converter) 10.
上記ローパスフィルタ9は、上記A/D コ7バ−タ1
0において音声信号がディジタル変換されるときに生ず
るいわゆる折り返し雑音を低減させるためのものである
。上記A/Dコンバータ10には、第1の発信器11よ
り、所定の周波数(例えば11.2KHz)のサンプリ
ング信号が供給されている。このA/Dコンバータ10
における信号変換は、上記サンプリング信号に基づいて
行われ、例えば1ワードが8ビツトで構成されるディジ
タル信号に変換する。The above-mentioned low-pass filter 9 is connected to the above-mentioned A/D converter 7
This is to reduce so-called aliasing noise that occurs when an audio signal is converted into a digital signal. The A/D converter 10 is supplied with a sampling signal of a predetermined frequency (for example, 11.2 KHz) from a first oscillator 11. This A/D converter 10
The signal conversion in is performed based on the sampling signal, and is converted into a digital signal in which one word consists of 8 bits, for example.
上記A/Dコンバータ10によりディジタル変換された
音声信号は、プリエンファシス回路12に送られる。こ
のプリエンファシス回路12は、ディジタル変換された
音声信号に対してディジタル的にプリエンファシス処理
を粁う回路である。The audio signal digitally converted by the A/D converter 10 is sent to a pre-emphasis circuit 12. This pre-emphasis circuit 12 is a circuit that digitally performs pre-emphasis processing on a digitally converted audio signal.
このプリエンファシス処理は、上記音声信号が上記記録
ディスクDcに記録される状態において、上記音声信号
についての高域ノイズを影響を低減させるため、上記音
声信号の周波数帯域に応じて高域成分はどゲインを上昇
させる処理である。上記プリエンファシス回路12は、
例えば第2図に示すように、複数の乗算器、加算器及び
遅延回路により構成される。すなわち、この第2図に示
すプリエンファシス回路12においては、入力されるデ
ィジタル信号は、第1の加算器りIに入力される。この
第1の加算器p!の出力信号は、第1の遅延回路d1及
び第1の乗算器に1に送られる。This pre-emphasis processing is performed to reduce the influence of high-frequency noise on the audio signal when the audio signal is recorded on the recording disk Dc. This is a process of increasing the gain. The pre-emphasis circuit 12 is
For example, as shown in FIG. 2, it is composed of a plurality of multipliers, adders, and delay circuits. That is, in the pre-emphasis circuit 12 shown in FIG. 2, the input digital signal is input to the first adder I. This first adder p! The output signal of is sent to the first delay circuit d1 and the first multiplier.
上記第1の遅延回路d1の出力信号は、第2の乗算器に
2及び第3の乗算器に3に送られる。上記第2の乗算器
に2の出力信号は、上記第1の加算器pIに送られ、こ
のプリエンファシス回路12に入力されるディジタル信
号と加算される。上記第1の乗算器klの出力信号と上
記第3の乗算器に3の出力信号とは、第2の加算器p2
により互いに加算される。この第2の加算器p2の出力
信号は、第3の加算器p3に送られる。この第3の加算
器p3の出力信号は、第2の遅延回路d2及び第4の乗
算器に4に送られる。上記第2の遅延回路d2の出力信
号は、第5の乗算器に5及び第6の乗算器に8に送られ
る。上記第5の乗算器に5の出力信号は、上記第3の加
算器p3に送られ、上記第2の加算器p2の出力信号と
加算される。The output signal of the first delay circuit d1 is sent to a second multiplier 2 and a third multiplier 3. The output signal of the second multiplier 2 is sent to the first adder pI and added to the digital signal input to the pre-emphasis circuit 12. The output signal of the first multiplier kl and the output signal of 3 to the third multiplier are the same as the output signal of the second adder p2.
are added to each other. The output signal of this second adder p2 is sent to a third adder p3. The output signal of this third adder p3 is sent to a second delay circuit d2 and a fourth multiplier 4. The output signal of the second delay circuit d2 is sent to a fifth multiplier 5 and a sixth multiplier 8. The output signal of the fifth multiplier 5 is sent to the third adder p3 and added to the output signal of the second adder p2.
上記第4の乗算器に4の出力信号と上記第6の乗算器に
6の出力信号とは、第4の加算器p4により互いに加算
される。この第4の加算器p4の出力信号が、このプリ
エンファシス回路12の出力信号となる。The output signal of 4 to the fourth multiplier and the output signal of 6 to the sixth multiplier are added together by a fourth adder p4. The output signal of this fourth adder p4 becomes the output signal of this pre-emphasis circuit 12.
なお、上記第1乃至第6の乗算器kl+ ・・・k8
において乗算される係数は、例えば、上記第1の乗算器
に1において3.4031、上記第2の乗算器に2にお
いて0.5944、上記第3の乗算器に3において−2
,9975、上記第4の乗算器に4において2,408
8、上記第5の乗算器に5において0.5936、上記
第6の乗算器に、において−2,0024というように
定められている。また、上記第1及び第2の遅延回路d
、、a2における遅延時間は、後述する音声信号の時間
軸圧縮の際の圧縮率に応じて定められ、例えば圧縮率が
320倍の場合には、11.175ps、圧縮率が64
0倍の場合には、22.349!I3、圧縮率が128
0倍の場合には、44.698p3というように定めら
れる。上記各乗算器において用いられる係数及び上記各
遅延回路における遅延時間を上述のように定めることに
より、このプリエンファシス回路の特性は、第3図に示
すように、各周波数帯について所定の振幅比を存する出
力信号が得られるようになる。Note that the first to sixth multipliers kl+...k8
For example, the coefficient to be multiplied in is 3.4031 at 1 in the first multiplier, 0.5944 at 2 in the second multiplier, and -2 at 3 in the third multiplier.
,9975, and 2,408 in 4 to the fourth multiplier above.
8, the fifth multiplier is set to 0.5936, and the sixth multiplier is set to -2,0024. Further, the first and second delay circuits d
,, the delay time in a2 is determined according to the compression rate during time axis compression of the audio signal, which will be described later. For example, when the compression rate is 320 times, it is 11.175 ps, and the compression rate is 64
In the case of 0 times, 22.349! I3, compression ratio is 128
In the case of 0 times, it is determined as 44.698p3. By determining the coefficients used in each of the multipliers and the delay times in each of the delay circuits as described above, the characteristics of this pre-emphasis circuit can be set to a predetermined amplitude ratio for each frequency band, as shown in FIG. This allows the output signal to be obtained.
このように、本発明に係る音声信号記録回路においては
、プリエンファシス処理がディジタル回路により行われ
ているので、このプリエンファシス処理は高精度で行わ
れ、また、温湿度の変動による処理特性の変化が少なく
、さらに、同様に樽成された回路毎の特性の違いが少な
いので装置毎の互換性が確保されている。As described above, in the audio signal recording circuit according to the present invention, since the pre-emphasis processing is performed by the digital circuit, the pre-emphasis processing is performed with high precision, and also the change in processing characteristics due to fluctuations in temperature and humidity can be avoided. Furthermore, since there are few differences in characteristics between circuits constructed in the same way, compatibility between devices is ensured.
上記プリエンファシス回路12を経た音声信号は、いわ
ゆる折り返し雑音の低減のためのローパスフィルタ13
を介して時間軸圧縮回路となるメモリ装置14に送られ
る。このメモリ装置14は、メモリコントローラ15に
より、信号の書込み続出しの速度を制御されている。こ
のメモリコントローラ15は、上記第1の発信器11か
ら供給されるサンプリング信号に基づき、上記メモリ装
置14への音声信号の書込みを制御するとともに、第2
の発信器16から供給される読出し制御信号に基づき、
上記メモリ装置14からの音声信号の読出しを制御する
。上記第2の発信器16が供給する読出し制御信号は、
上記第1の発信器11が供給するサンプリング信号に対
して、所定の倍率(例えば640倍)の所定の周波数(
Nえば7゜16MHz)となっている、そのため、上記
メモリ装置14からの信号の読出しは、該メモリ装置1
4に対する信号の書込みに対して、上記読出し制御信号
の上記サンプリング信号に対する倍率を圧縮率として時
間軸圧縮されたものとなる。The audio signal that has passed through the pre-emphasis circuit 12 is filtered through a low-pass filter 13 for reducing so-called aliasing noise.
The signal is then sent to the memory device 14, which serves as a time axis compression circuit. This memory device 14 has a memory controller 15 controlling the speed at which signals are successively written. This memory controller 15 controls writing of the audio signal to the memory device 14 based on the sampling signal supplied from the first transmitter 11, and also controls writing of the audio signal to the second transmitter 11.
Based on the readout control signal supplied from the transmitter 16 of
Controls reading of audio signals from the memory device 14. The readout control signal supplied by the second oscillator 16 is
A predetermined frequency (for example, 640 times) with a predetermined magnification is applied to the sampling signal supplied by the first oscillator 11.
For example, the frequency is 7°16 MHz).Therefore, the reading of the signal from the memory device 14 is limited to the memory device 1.
4, the signal is compressed on the time axis using the compression ratio of the read control signal with respect to the sampling signal.
上記メモリ装置14についての信号の書込み/読出しの
タイミングは、上記メモリコントローラ15により制御
7!Iされる。このメモリコントローラ15には、タイ
ミング発生回路17より、書込みスタート信号及び読出
しスタート信号が供給されている。The writing/reading timing of signals for the memory device 14 is controlled by the memory controller 15 (7!). I will be treated. The memory controller 15 is supplied with a write start signal and a read start signal from a timing generation circuit 17.
上記書込みスタート信号は、上記メモリ装置14におけ
る音声信号の書込みを開始させるための信号であって、
上記タイミング発生回路17により、このタイミング発
生回路に接続された操作信号入力端子18に操作信号が
供給されたときに生成される。上記操作信号は、図示し
ないシャツタ釦が操作されることにより生成される。The write start signal is a signal for starting writing of an audio signal in the memory device 14,
It is generated by the timing generation circuit 17 when an operation signal is supplied to the operation signal input terminal 18 connected to the timing generation circuit. The operation signal is generated by operating a shirt button (not shown).
上記読出しスタート信号は、上記メモリ装置14におけ
る音声信号の読出しの開始のタイミングを指示する信号
である。この続出しスター1号は、上記磁気ディスクD
0に摺接される検出ヘッド19の出力信号に基づき、上
記記録ヘッド6が上記磁気ディスクDC上の音声信号を
記録すべき所定の位置にあることが検出されたときに、
上記タイミング発生回路17により生成される。上記磁
気ディスクDc上の音声信号を記録すべき位置とは、第
4図に示すように、この磁気ディスクDC上に同心円状
に形成された複数の記録トラックTllのそれぞれを等
角度間隔毎に4分割してなる第1乃至第4のセグメント
Sat+ So2+ Sa3+Saa対応する位置
であり、例えば上記磁気ディスクD0の全周について1
箇所に記録されているPC信号に基づいて検出される。The read start signal is a signal that instructs the timing to start reading the audio signal in the memory device 14. This successive star No. 1 is the magnetic disk D
When it is detected that the recording head 6 is at a predetermined position to record the audio signal on the magnetic disk DC, based on the output signal of the detection head 19 that is in sliding contact with the magnetic disk DC,
It is generated by the timing generation circuit 17 mentioned above. As shown in FIG. 4, the positions at which the audio signals on the magnetic disk Dc are to be recorded are defined as four recording tracks Tll formed concentrically on the magnetic disk DC at equal angular intervals. The positions correspond to the first to fourth segments Sat+ So2+ Sa3+Saa, for example, 1 for the entire circumference of the magnetic disk D0.
It is detected based on the PC signal recorded at the location.
上記メモリ装置I4から読出された音声信号ASは、加
算器20に送られる。この加算器20には、上記音声信
号ASと、各種制御情報信号、例えば識別信号生成回路
21により生成されるスタート及びエンド識別信号Sr
D、EID及び情報信号生成回路22により生成される
情報信号APIが供給される。上記識別信号生成回路2
1は、上記メモリ装W14より音声信号が読出されるこ
とに同期して、スタート識別信号SID及びエンド識別
信号RIDを生成する。このスタート及びエンド識別信
号SID、BIDは、上記音声信号ASとともに記録デ
ィスクDcに記録され、この記録ディスクDcにおいて
、上記音声信号ASの記録位置の開始及び終了をそれぞ
れ表示するものである。上記情報信号生成回路22は、
システムコントローラ23より所定の制御信号を供給さ
れ、上記情報信号APIを生成する。この情報信号AP
Iは、上記音声信号Asとともに上記記録ディスクD0
に記録され、この記録ディスクD0に記録された上記音
声信号ASを再生するときに、再生装置の動作を制御す
るための信号である。The audio signal AS read from the memory device I4 is sent to the adder 20. This adder 20 receives the audio signal AS and various control information signals, such as a start and end identification signal Sr generated by an identification signal generation circuit 21.
D, EID, and an information signal API generated by the information signal generation circuit 22 are supplied. The above identification signal generation circuit 2
1 generates a start identification signal SID and an end identification signal RID in synchronization with the audio signal being read out from the memory device W14. The start and end identification signals SID and BID are recorded on the recording disc Dc together with the audio signal AS, and are used to indicate the start and end of the recording position of the audio signal AS, respectively, on the recording disc Dc. The information signal generation circuit 22 is
A predetermined control signal is supplied from the system controller 23, and the information signal API is generated. This information signal AP
I is the recording disk D0 along with the audio signal As.
This is a signal for controlling the operation of the reproducing device when reproducing the audio signal AS recorded on the recording disk D0.
上記加算器20から出力される信号は、前記第7U!J
に示したように、スタート識別信号SID、情報信号A
PI、上記プリエンファシス処理及び時間軸圧縮を施さ
れた音声信号AS、エンド識別信号E■Dの順序で配列
されている。このように配列された信号の長さは、上記
磁気ディスクDcにおいて、該信号が記録されるセグメ
ントの長さに対応する時間1.以内となっている。The signal output from the adder 20 is the 7th U! J
As shown in , the start identification signal SID and the information signal A
The signals are arranged in the following order: PI, the audio signal AS which has been subjected to the pre-emphasis processing and time axis compression, and the end identification signal ED. The length of the signals arranged in this manner is determined by the length of time 1.1, which corresponds to the length of the segment in which the signals are recorded, on the magnetic disk Dc. It is within.
上記加算器20から出力された信号において、上記プリ
エンファシス処理は上記音声信号Asのみに施され、上
記各制御情報信号である各識別信号SID、EID及び
上記情報信号AIPには施されていない。すなわち、上
記各制御情報信号は、生成された状態のままでFM変調
されることとなる。ここで、上記各制御情報信号はディ
ジタル信号であり、ディジタル信号の記録及び再生にお
いては、いわゆるS/N比を考慮する必要性が低いので
、プリエンファシス処理が施されなくとも問題はない。In the signal output from the adder 20, the pre-emphasis process is applied only to the audio signal As, and not to the identification signals SID, EID, which are the control information signals, and the information signal AIP. That is, each of the control information signals described above is subjected to FM modulation in its generated state. Here, each of the control information signals described above is a digital signal, and there is little need to consider the so-called S/N ratio in recording and reproducing digital signals, so there is no problem even if pre-emphasis processing is not performed.
なお、上記情報信号APIは、例えば64ビツトで構成
され、トラック番地、連続音声先頭番地、連続音声後続
番地、時間軸圧縮率モード等のデータにより構成されて
いる。トラック番地のデータは、信号の記録されている
上記記録ディスクロ0上の絶対番地を示すものである。The information signal API is composed of, for example, 64 bits, and is composed of data such as a track address, a continuous audio start address, a continuous audio succeeding address, and a time axis compression rate mode. The track address data indicates the absolute address on the recording disc 0 where the signal is recorded.
連続音声先頭番地のデータは、連続した一連の音声が上
記記録ディスクロ0上において複数の記録トラックに亘
って記録されている場合の先頭のトランク番地を示すも
のであり、この場合に、後続の音声信号が記録されてい
るトラック番地が連続音声後続番地のデータにより示さ
れる0時間軸圧縮モードのデータは、記録されている音
声信号の圧縮率(例えば1/640等)を示すものであ
る。The continuous audio start address data indicates the start trunk address when a continuous series of audio is recorded over multiple recording tracks on the recording disk 0. The data of the 0 time axis compression mode in which the track address where the audio signal is recorded is indicated by the data of the continuous audio succeeding address indicates the compression ratio (for example, 1/640) of the recorded audio signal.
上記加算器20の出力信号は、D/Aコンバータ(ディ
ジタル/アナログ変換器)24に送られる。このD/A
コンバータ24は、上記加算器20から送られる信号に
対して、上記第2の発信器16から供給される上記読出
し制御信号に基づいてD/AI換を行う、このD/Aコ
ンバータ24の出力信号は、ノイズ低減のためのローパ
スフィルタ25、所定の振幅を越える分の信号を制限す
る振幅リミッタ26及び上記映像音声切換えスイッチ4
を介して、上記FM変調回路5に送られる。The output signal of the adder 20 is sent to a D/A converter (digital/analog converter) 24. This D/A
The converter 24 performs D/AI conversion on the signal sent from the adder 20 based on the readout control signal supplied from the second oscillator 16, and converts the output signal of this D/A converter 24. , a low-pass filter 25 for noise reduction, an amplitude limiter 26 for limiting signals exceeding a predetermined amplitude, and the video/audio changeover switch 4.
The signal is sent to the FM modulation circuit 5 via the FM modulation circuit 5.
このFM変調回路5は、送られる音声信号を、FM信号
に変調し、上記記録ヘッド6に送る。この記録ヘッド6
は、送られる信号を上記記録ディスクDc上の所定のセ
グメントに対応して記録する。This FM modulation circuit 5 modulates the sent audio signal into an FM signal and sends it to the recording head 6. This recording head 6
records the sent signal corresponding to a predetermined segment on the recording disk Dc.
上述のように、本発明に係る音声信号記録回路において
は、時間軸圧縮が行われる前の伝送速度が低速であるデ
ィジタル信号についてプリエンファシス処理を行ってい
るため、上述したような簡単な構成のプリエンファシス
回路12によりプリエンファシス処理を行うことができ
る0時間軸圧縮処理が行われた後の伝送速度が高速のデ
ィジタル信号についてプリエンファシス処理を行うこと
は、極めて困難である。As described above, in the audio signal recording circuit according to the present invention, pre-emphasis processing is performed on a digital signal whose transmission speed is low before time-base compression is performed. It is extremely difficult to perform pre-emphasis processing on a digital signal having a high transmission rate after it has been subjected to 0-time axis compression processing that can be pre-emphasized by the pre-emphasis circuit 12.
なお、時間軸圧縮処理の前であってさらにディジタル変
換される前のアナログ信号について、アナログ回路によ
りプリエンファシス処理を行うことも可能であるが、こ
の場合には、圧縮率の変更に応じた時定数等の回路特性
の切換えが困難である0本発明に係る音声信号記録回路
におけるプリエンファシス回路12にあっては、上記圧
縮率の変更に伴い、自動的にこのプリエンファシス回路
12の特性が変更されるように構成することが容易にで
きる。Note that it is also possible to perform pre-emphasis processing using an analog circuit on the analog signal before time-base compression processing and before further digital conversion, but in this case, when changing the compression ratio, In the pre-emphasis circuit 12 in the audio signal recording circuit according to the present invention, where it is difficult to change circuit characteristics such as constants, the characteristics of the pre-emphasis circuit 12 are automatically changed as the compression ratio is changed. It can be easily configured to
上述のように構成された本発明に係る音声信号記録回路
により記録された音声信号を再生するには、第5図に示
すように、上記記録ディスクDcより再生へソド27に
より信号を再生し、FM復調回路28により復調する。In order to reproduce the audio signal recorded by the audio signal recording circuit according to the present invention configured as described above, as shown in FIG. The FM demodulation circuit 28 demodulates the signal.
このFM復調回路28により復調された信号は、ローパ
スフィルタ29を介してA/Dコンバータ30に送られ
、ディジタル変換される。そして、上記音声信号ASを
、上記スタート識別信号SID、上記情報信号API及
び上記エンド識別信号BIDに基づいて取り出して、メ
モリ装置31に順次的に書込む、このメモリ装置31に
書込まれた音声信号ASは、このメモリ装置31より上
記圧縮率の逆数に基づいて続出されることにより、時間
軸伸長される。The signal demodulated by this FM demodulation circuit 28 is sent to an A/D converter 30 via a low-pass filter 29 and digitally converted. Then, the audio signal AS is extracted based on the start identification signal SID, the information signal API, and the end identification signal BID, and is sequentially written into the memory device 31. The signal AS is sequentially outputted from the memory device 31 based on the reciprocal of the compression ratio, thereby expanding the time axis.
時間軸伸長された音声信号は、ローパスフィルタ32を
介してデイエンファシス回路33に送られる。このデイ
エンファシス回路33は、送られる信号に対してデイエ
ンファシス処理を行う回路であり、上記プリエンファシ
ス回路12と同様に複数の乗算器及び遅延回路から構成
されてなる。The time-base expanded audio signal is sent to a de-emphasis circuit 33 via a low-pass filter 32. The de-emphasis circuit 33 is a circuit that performs de-emphasis processing on the signal to be sent, and is composed of a plurality of multipliers and delay circuits like the pre-emphasis circuit 12 described above.
上記デイエンファシス処理は、上記プリエンファシス処
理の逆の処理であり、上記デイエンファシス回路33を
構成する各乗算器における係数及び各遅延回路における
遅延時間を上記プリエンファシス回路12における各数
値とは異なる値に設定することにより行うことができる
。The de-emphasis processing is a reverse process of the pre-emphasis processing, and the coefficients in each multiplier and the delay time in each delay circuit constituting the de-emphasis circuit 33 are set to values different from each numerical value in the pre-emphasis circuit 12. This can be done by setting .
デイエンファシス処理を施された音声信号は、D/Aコ
ンバータ34によりアナログ変換され、ローパスフィル
タ35を介してエキスパンダ36に送られる。このエキ
スパンダ36は、送られる信号を、上記コンプレッサ8
における振幅圧縮率の逆数に基づいて振幅伸長し、音声
信号出力端子37に送る。このようにして、音声信号の
再生が行える。The de-emphasized audio signal is converted into analog by a D/A converter 34 and sent to an expander 36 via a low-pass filter 35. This expander 36 converts the signal sent to the compressor 8
The amplitude is expanded based on the reciprocal of the amplitude compression rate in , and the signal is sent to the audio signal output terminal 37. In this way, the audio signal can be reproduced.
H0発明の効果
上述のように、本発明に係る音声信号記録回路において
は、ディジタル変換された後であって時間軸圧縮される
前の音声信号に対し、ディジタル回路を用いて、プリエ
ンファシス処理を施している。Effects of the H0 Invention As described above, the audio signal recording circuit according to the present invention uses a digital circuit to perform pre-emphasis processing on the audio signal after digital conversion but before time axis compression. are giving.
そのため、プリエンファシス処理の精度及び安定性に対
する回路の構成部品の精度や温湿度の影響が極めて少な
く、高い精度と優れた安定性が確保されたプリエンファ
シス処理が行える。また、時間軸圧縮される前の伝送速
度が低速である信号に対して処理を行うため、プリエン
ファシス処理を行う回路の構成を簡素化することができ
る。Therefore, the accuracy and stability of the pre-emphasis processing are extremely less affected by the accuracy of the circuit components and the temperature and humidity, and the pre-emphasis processing can be performed with high accuracy and excellent stability. Further, since processing is performed on a signal whose transmission speed is low before being time-base compressed, the configuration of a circuit that performs pre-emphasis processing can be simplified.
さらに、時間軸圧縮された後の音声信号に加算される識
別制御情報信号にプリエンファシス処理が施されること
がない。Furthermore, pre-emphasis processing is not performed on the identification control information signal that is added to the audio signal after time axis compression.
すなわち、本発明は、プリエンファシス処理の精度及び
安定性が向上されるとともに、音声信号の記録の際にこ
の音声信号とともに記録される制御情報信号が正確に記
録され、この制御情報信号が正確に再生されることによ
り上記音声信号の再生が正確に行える音声信号記録回路
を提供することができるものである。That is, the present invention improves the accuracy and stability of pre-emphasis processing, and also allows the control information signal to be recorded together with the audio signal when recording the audio signal to be accurately recorded. By reproducing the audio signal, it is possible to provide an audio signal recording circuit that can accurately reproduce the audio signal.
第1閏は本発明に係る音声信号記録回路の構成を示すブ
ロック図であり、第2図は上記音声信号記録回路を構成
するプリエンファシス回路の構成の一例を示す回路図で
あり、第3図は上記プリエンファシス回路の周波数特性
を示すグラフである。
第4図は上記音声信号記録回路により音声信号が記録さ
れる磁気ディスクの形状を模式的に示す平面図であり、
第5図は上記音声信号記録回路により記録された音声信
号を再生するための回路の構成の一例を示すブロック図
である。
第6図は従来の音声信号記録回路の構成を示すブロック
図であり、第7図は従来の音声信号記録回路により記録
される音声信号の構成を示す概略図であり、第8図は従
来の音声信号記録回路により記録される音声信号の構成
であってプリエンファシス処理後の状態を示す概略図で
ある。
5・・・・・・・・・・FM変調回路
10・・・・・・・・・・A/Dコンバータ12・・・
・・・・・・・プリエンファシス回路14・・・・・・
・・・・メモリ装置
20・・・・・・・・・・加算器The first leap is a block diagram showing the configuration of an audio signal recording circuit according to the present invention, FIG. 2 is a circuit diagram showing an example of the configuration of a pre-emphasis circuit constituting the audio signal recording circuit, and FIG. is a graph showing the frequency characteristics of the pre-emphasis circuit. FIG. 4 is a plan view schematically showing the shape of a magnetic disk on which audio signals are recorded by the audio signal recording circuit;
FIG. 5 is a block diagram showing an example of the configuration of a circuit for reproducing audio signals recorded by the audio signal recording circuit. FIG. 6 is a block diagram showing the configuration of a conventional audio signal recording circuit, FIG. 7 is a schematic diagram showing the configuration of an audio signal recorded by the conventional audio signal recording circuit, and FIG. 8 is a block diagram showing the configuration of a conventional audio signal recording circuit. FIG. 2 is a schematic diagram illustrating the configuration of an audio signal recorded by an audio signal recording circuit, and the state after pre-emphasis processing. 5...FM modulation circuit 10...A/D converter 12...
......Pre-emphasis circuit 14...
...Memory device 20...Adder
Claims (1)
ログ/ディジタル変換器と、 上記アナログ/ディジタル変換器から出力されるディジ
タル音声信号にプリエンファシス処理を施すプリエンフ
ァシス回路と、 上記プリエンファシス処理を施されたディジタル音声信
号を時間軸圧縮処理する時間軸圧縮回路と、 上記時間軸圧縮回路から出力されたディジタル音声信号
に制御情報信号を加算する加算器と、上記加算器から出
力される信号をアナログ変換するディジタル/アナログ
変換器と、上記ディジタル/アナログ変換器から出力さ
れるアナログ音声信号を周波数変調する変調器とを備え
てなる音声信号記録回路。[Scope of Claims] An analog/digital converter that digitally converts an input analog audio signal; a pre-emphasis circuit that performs pre-emphasis processing on a digital audio signal output from the analog/digital converter; a time-base compression circuit that performs time-base compression processing on the processed digital audio signal; an adder that adds a control information signal to the digital audio signal output from the time-base compression circuit; and a control information signal that is output from the adder. An audio signal recording circuit comprising a digital/analog converter that converts a signal into analog, and a modulator that frequency modulates the analog audio signal output from the digital/analog converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63133925A JPH01302399A (en) | 1988-05-31 | 1988-05-31 | Sound signal recoding circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63133925A JPH01302399A (en) | 1988-05-31 | 1988-05-31 | Sound signal recoding circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01302399A true JPH01302399A (en) | 1989-12-06 |
Family
ID=15116293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63133925A Pending JPH01302399A (en) | 1988-05-31 | 1988-05-31 | Sound signal recoding circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01302399A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004280875A (en) * | 2003-03-12 | 2004-10-07 | Sharp Corp | Content storage device / playback device, recording medium and communication network, and content storage / playback control method |
| JP2013015601A (en) * | 2011-07-01 | 2013-01-24 | Dainippon Printing Co Ltd | Sound source identification apparatus and information processing apparatus interlocked with sound source |
-
1988
- 1988-05-31 JP JP63133925A patent/JPH01302399A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004280875A (en) * | 2003-03-12 | 2004-10-07 | Sharp Corp | Content storage device / playback device, recording medium and communication network, and content storage / playback control method |
| JP2013015601A (en) * | 2011-07-01 | 2013-01-24 | Dainippon Printing Co Ltd | Sound source identification apparatus and information processing apparatus interlocked with sound source |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5327296A (en) | Duplicating system for video and audio signals using timebase compression and high speed recorders | |
| JPH01302399A (en) | Sound signal recoding circuit | |
| JPH0196870A (en) | Digital magnetic recording and reproducing device | |
| CA1310407C (en) | Method and apparatus for recording information | |
| JP2644508B2 (en) | Audio recording device | |
| JP2921956B2 (en) | Method and apparatus for searching audio signal | |
| JP2828158B2 (en) | Signal reproducing apparatus and signal recording / reproducing apparatus | |
| JPH01309582A (en) | Video signal processing circuit | |
| JPS60242554A (en) | Video and sound recording and reproducing device | |
| JPH0271457A (en) | dubbing equipment | |
| JPS63242078A (en) | Long time audio recorder for time lapse video tape recorder | |
| JPH0327686A (en) | Still video equipment | |
| JPS6386156A (en) | Digital reproducing device | |
| JPH0520605A (en) | Multiple magnetic recording / reproducing device | |
| JPH0722373B2 (en) | Playback device | |
| JPH02244462A (en) | audio playback device | |
| JPS63219300A (en) | magnetic recording and reproducing device | |
| JPS61292267A (en) | Recording and reproducing device | |
| JPS62291753A (en) | Sound recording and reproducing device for magnetic disk | |
| JPH0358352A (en) | Magnetic recording and reproducing device | |
| JPS62175966A (en) | playback device | |
| JPS6262679A (en) | Dubbing device | |
| JPS63102071A (en) | Magnetic recording and reproducing method | |
| JPH01300473A (en) | Recorder for voice signal | |
| JPS61234112A (en) | Processing circuit for sound signal |