JPH01303063A - Pulse width modulation controller for inverter - Google Patents

Pulse width modulation controller for inverter

Info

Publication number
JPH01303063A
JPH01303063A JP63132459A JP13245988A JPH01303063A JP H01303063 A JPH01303063 A JP H01303063A JP 63132459 A JP63132459 A JP 63132459A JP 13245988 A JP13245988 A JP 13245988A JP H01303063 A JPH01303063 A JP H01303063A
Authority
JP
Japan
Prior art keywords
time
trc
tra
divided
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63132459A
Other languages
Japanese (ja)
Other versions
JPH0744843B2 (en
Inventor
Kazunobu Oyama
大山 和伸
Hiroyuki Yamai
広之 山井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daikin Industries Ltd
Original Assignee
Daikin Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daikin Industries Ltd filed Critical Daikin Industries Ltd
Priority to JP63132459A priority Critical patent/JPH0744843B2/en
Priority to AU33084/89A priority patent/AU621868B2/en
Priority to EP89303871A priority patent/EP0338798B1/en
Priority to US07/340,023 priority patent/US4989128A/en
Priority to ES89303871T priority patent/ES2056213T3/en
Priority to DE68916684T priority patent/DE68916684T2/en
Publication of JPH01303063A publication Critical patent/JPH01303063A/en
Publication of JPH0744843B2 publication Critical patent/JPH0744843B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Ac Motors In General (AREA)
  • Inverter Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はインバータのパルス幅変調制御装置に関し、特
にキャリア周波数を高めて精密な波形制御を行うものの
改良に関する。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a pulse width modulation control device for an inverter, and particularly relates to an improvement in a device that increases the carrier frequency and performs precise waveform control.

(従来の技術) 近年、高速スイッチング・デバイスとしてMOSFET
(金属酸化膜ゲート電界効果形トランジスタ)等の素子
が現われ、これをインバータのパルス幅変調制御に採用
すれば、精密な波形制御が可能になって、電磁騒音の低
減や、モータ効率の上昇等の効果を得ることか可能にな
ってきた。
(Prior art) In recent years, MOSFETs have been used as high-speed switching devices.
Elements such as (metal oxide film gate field effect transistors) have appeared, and if they are adopted for pulse width modulation control of inverters, precise waveform control becomes possible, reducing electromagnetic noise and increasing motor efficiency. It has become possible to obtain the effect of

そこで、従来、アナログ制御回路を設けたり、又はディ
ジタル回路の専用ハードウェアやDSP等の高速演算器
を用いて、高いキャリア周波数(例えば20KHz )
によるパルス幅変調制御を可能として、上記の電磁騒音
等の低減効果を確保するものが知られている。(例えば
昭和62年電気学会産業応用部閂全国大会の予稿集の「
高周波スイッチングの汎用インバータへの適用」、発表
者、闘士千尋、等を参照)。
Therefore, conventionally, high carrier frequencies (e.g. 20 KHz) have been achieved by providing analog control circuits or using dedicated digital circuit hardware or high-speed arithmetic units such as DSP.
There is a known device that enables pulse width modulation control by , thereby ensuring the above-mentioned effect of reducing electromagnetic noise and the like. (For example, in the proceedings of the National Conference of the Industrial Application Division of the Institute of Electrical Engineers of Japan in 1986,
"Application of High Frequency Switching to General-purpose Inverters", presenter Chihiro Toshi, etc.).

(発明か解決しようとする課題) しかしなから、上記従来のものでは、回路が複雑である
と共に、各種の調整が繁雑であり、また高価格につく等
の欠点かあった。
(Problems to be Solved by the Invention) However, the above-mentioned conventional devices have disadvantages such as complicated circuits, complicated various adjustments, and high costs.

そこで、安価で回路構成の簡易なコチップのマイクロコ
ンピュータ(以下、マイコンと略称する)を採用するこ
とが考えられるが、この考えでは、PWM制御パターン
の発生に必要な一連の処理に対してマイコンの演算時間
か長くて例えば200μs程度の時間を要し、キャリア
周波数にして最大でも5KHz程度に留まる。このため
、高周波(20KII z以上)のキャリア周波数によ
るパルス幅変調制御は一般に困難である。
Therefore, it may be possible to use a co-chip microcomputer (hereinafter referred to as a microcomputer), which is inexpensive and has a simple circuit configuration. The calculation time is long, for example, about 200 μs, and the carrier frequency remains at about 5 KHz at maximum. For this reason, pulse width modulation control using a high frequency (20 KII z or higher) carrier frequency is generally difficult.

本発明は斯かる点に鑑ろてなされたものであり、その目
的は、見掛は上、キャリア周波数を高めたに等しい状況
とすることにより、1チツプマイコンを採用しなから、
低価格で簡易な回路)、X1成でもって等価的に高いキ
ャリア周波数でのパルス幅変調制御を可能にして、精密
な波形制御による電磁騒音の低減、モータ効率の上昇等
の効果を得ることにある。
The present invention has been made in view of the above, and its purpose is to create a situation that is apparently equivalent to raising the carrier frequency, without using a single-chip microcontroller.
A low-cost and simple circuit), the X1 configuration enables pulse width modulation control at an equivalently high carrier frequency, and achieves effects such as reducing electromagnetic noise and increasing motor efficiency through precise waveform control. be.

(課題を解決するための手段) 以上の目的を達成するため、本発明では、PWM制御パ
ターン(つまりイン/ベータに備える複数個のスイッチ
ング素子のON時間)の発生アルゴリズムを変更し、P
WM制御パターンの演算時間(演算周期)が長くても、
その演算された各スイッチング素子のON時間を複数個
のパルスにう〕割して、等価的にギヤリア周波数を」二
昇させている。
(Means for Solving the Problems) In order to achieve the above object, the present invention changes the generation algorithm of the PWM control pattern (that is, the ON time of a plurality of switching elements in preparation for in/beta), and
Even if the calculation time (calculation cycle) of the WM control pattern is long,
The calculated ON time of each switching element is divided into a plurality of pulses to equivalently raise the gear frequency by 2.

その場合、各スイッチング素子の01V1時間を等幅の
パルスに等分割するときには、第17図(イ)に示す如
く、そのON時間の大きな変化時にはこれに良好に対応
ぜず、信号波の良好な再現性か若干低下する。一方、各
スイッチング素子のON時間を不等幅のパルスに複数分
割するときには、同図(ロ)に示す如く、そのON時間
の小さな変化時には等分割ても良好に対応して信号波の
良好な再現性が確保できるにも拘らず、不等幅に分割す
る分、その演算、処理時間か長くなり、その結果、キャ
リア周波数の上昇効果がその分だけ低下する欠点が生じ
る。
In that case, when the 01V1 time of each switching element is equally divided into equal-width pulses, as shown in FIG. Reproducibility will decrease slightly. On the other hand, when the ON time of each switching element is divided into a plurality of pulses with unequal widths, as shown in FIG. Although reproducibility can be ensured, the calculation and processing time becomes longer due to the division into unequal widths, resulting in a disadvantage that the effect of increasing the carrier frequency is reduced by that amount.

そのため、本発明では、ON時間の分割の態様を固定せ
ず、適宜等幅パルスへの分割と不等幅パルスへの分割と
に切換可能とすることにより、信号波の再現性を良好に
確保しなから、スイッチング素子のON時間の分割に要
する演算、処理時間を可及的に短くして、十分に高いキ
ャリア周波数によるパルス幅変調制御を行うことにある
Therefore, in the present invention, the mode of division of the ON time is not fixed, but can be switched between division into equal-width pulses and division into unequal-width pulses as appropriate, thereby ensuring good reproducibility of the signal wave. Therefore, the purpose is to shorten the computation and processing time required to divide the ON time of the switching elements as much as possible, and perform pulse width modulation control using a sufficiently high carrier frequency.

その具体的な解決手段は、第1図及び第2図に示す如く
三相巻線(2)に接続され、複数個のスイッチング素子
(Tra)〜(Trcつを有するブリッジ回路(4)を
備え、該ブリッジ回路(4)の各スイッチング素子(T
ra) −(Trc’)の0N10FF動作により直流
をパルス幅変調して上記二相巻線(2)に三相交流電圧
を印加するようにしたインバータのパルス幅変調制御装
置を前提とする。そして、第6図、第7図、第11図及
び第15図に示す如く、キャリア周波数に応じた演算周
期で上記各スイッチング素子(rra)〜(Trc“)
のON時間を演算する演算手段(10)と、該演算手段
(10)で演算された各スイッチング素子(Tra) 
〜(Trc’)のON時間を該ON時間の変化率に応じ
て複数個の等幅パルス又は不等幅パルスに分割する分割
手段(11)と、該分割手段(1])で分割された複数
個のパルスでもって上記各スイッチング素子(Tra)
〜(Trc’)をON制御する制御手段(12)とを設
ける構成としたものである。
The specific solution includes a bridge circuit (4) connected to a three-phase winding (2) and having a plurality of switching elements (Tra) to (Trc) as shown in FIGS. 1 and 2. , each switching element (T
The present invention is based on a pulse width modulation control device for an inverter, which pulse width modulates a direct current by 0N10FF operation of ra) - (Trc') and applies a three-phase AC voltage to the two-phase winding (2). As shown in FIG. 6, FIG. 7, FIG. 11, and FIG. 15, each of the switching elements (rra) to (Trc") is
a calculation means (10) for calculating the ON time of , and each switching element (Tra) calculated by the calculation means (10);
A dividing means (11) for dividing the ON time of ~(Trc') into a plurality of equal-width pulses or unequal-width pulses according to the rate of change of the ON time, and the dividing means (1]). Each of the above switching elements (Tra) with a plurality of pulses
The configuration includes a control means (12) for controlling ON of .about.(Trc').

(作用) 以上の構成により、本発明では、キャリア周波数が通常
値(例えば5Kl] z程度)の場合にも、各スイッチ
ング素子(Tra) 〜(Trc’)のON時間(pw
M制御パターン)は、演算手段(10)てこのキャリア
周□波数に応じた演算周期毎に繰返し演算されるが、こ
の各スイッチング素子(Tra)〜(Trc’)のON
時間が分割手段(1])で複数個(例えば4個)のパル
スに分割されるので、この分割数たけキャリア周波数が
増倍されて、等価的に高いキャリア周波数(例えば20
KIIz程度)でパルス幅変調制御が行われたと同様に
状況になる。その結果、この分割された各パルスでもっ
て各スイッチング素子(Tra)〜(Trc’)か制御
手段(12)でON制御されると、精密で正弦波に近い
川内波形が得られて、電磁騒音が有効に低減されると共
に、モータ効率か効果的に上昇することになる。
(Function) With the above configuration, in the present invention, the ON time (pw
M control pattern) is repeatedly calculated every calculation cycle according to the carrier frequency □ wave number of the calculation means (10), and the ON of each switching element (Tra) to (Trc') is
Since the time is divided into a plurality of pulses (for example, 4 pulses) by the dividing means (1]), the carrier frequency is multiplied by the number of divisions, resulting in an equivalently high carrier frequency (for example, 20 pulses).
The situation will be the same as if pulse width modulation control was performed at KIIz). As a result, when each of the switching elements (Tra) to (Trc') is turned ON by the control means (12) using each of the divided pulses, a precise Sendai waveform close to a sine wave is obtained, and electromagnetic noise is generated. is effectively reduced, and the motor efficiency is effectively increased.

ここに、パルス幅変調制御のキャリア周波数は通常値(
5KHz程度)であって、演算時間の長い]チップマイ
コンでも十分にPWM制御パターンを演算できるので、
高いキャリア周波数によるパルス幅変調制御が低価格で
簡易な回路構成でもって行うことができることになる。
Here, the carrier frequency of pulse width modulation control is the normal value (
(approximately 5KHz) and takes a long calculation time] Even a chip microcontroller can sufficiently calculate the PWM control pattern.
Pulse width modulation control using a high carrier frequency can be performed at low cost and with a simple circuit configuration.

さらに、分割手段(11)によるスイッチング素子(T
ra)−(Trc’)のON時間の分割は、そのON時
間の変化率に応じて等幅パルスへの分割と不等幅パルス
への分割とに適宜選択可能であるので、各スイッチング
素子(Tra)〜(Trc’)のON時間の変化率が大
きいときには不等幅パルスへの分割を選択して、信号波
の再現性を良好に確保できると共に、ON時間の変化率
か小さいときには等幅パルスへの分割を選択して、その
演算、処理時間を短縮でき、演算周期を短時間に設定で
きる。その結果、信号波の波形の再現性を良好に確保し
ながら、等価的に十分に高いキャリア周波数によるパル
ス幅変調制御が可能になる。
Furthermore, the switching element (T
The division of the ON time of ra) - (Trc') can be appropriately selected between division into equal-width pulses and division into unequal-width pulses depending on the rate of change of the ON time, so that each switching element ( When the rate of change in the ON time of Tra) to (Trc') is large, division into unequal width pulses can be selected to ensure good reproducibility of the signal wave, and when the rate of change in the ON time is small, division into unequal width pulses can be selected. By selecting division into pulses, the calculation and processing time can be shortened, and the calculation cycle can be set to a short time. As a result, it is possible to equivalently perform pulse width modulation control using a sufficiently high carrier frequency while ensuring good reproducibility of the waveform of the signal wave.

(実施例) 以下、本発明の実施例を図面に基いて説明する。(Example) Embodiments of the present invention will be described below with reference to the drawings.

第1図及び第2図は本発明に係るインバータのパルス幅
変調(以下PWMと略称する)制御装置を示す。各図に
おいて、(1)は3つの巻線(2a) 、(2b) 、
 (2c)をY接続した三相巻線(2)を有する誘導電
動機、(3)は該誘導電動機(])に接続された電圧形
のインバータであって、該インバータ(3)には、上記
誘導電動機(1)の三相巻線(2)に接続されたトラン
ジスタ・ブリッジ回路(4)か備えられ、該ブリッジ回
路(4)は、各々還流ダイオード(Da)〜(Dc’)
を有する複数個(6個)のMOSFET等のトランジス
タ(スイッチング素子)(Tra) 、 (Tra’)
、(Trb) 、(Trb’)、 (Trc) 、(T
rc’)を有する。面して、該インバータ(3)には、
三相電源(5)の三相交流を整流する整流器(6)から
直流電圧が印加されている。
1 and 2 show a pulse width modulation (hereinafter abbreviated as PWM) control device for an inverter according to the present invention. In each figure, (1) has three windings (2a), (2b),
(2c) is an induction motor having a three-phase winding (2) with Y-connection; (3) is a voltage type inverter connected to the induction motor (]); A transistor bridge circuit (4) connected to the three-phase winding (2) of the induction motor (1) is provided, and the bridge circuit (4) includes free-wheeling diodes (Da) to (Dc'), respectively.
Multiple (six) transistors (switching elements) such as MOSFETs (Tra), (Tra') having
, (Trb) , (Trb'), (Trc) , (T
rc'). Facing the inverter (3),
A DC voltage is applied from a rectifier (6) that rectifies the three-phase AC of the three-phase power supply (5).

また、(8)は上記ブリッジ回路(4)の6個のトラン
ジスタ(Tra)−(Trc’)のON時間、っまりp
wM制御パターンを形成する1チツプのマイコンであっ
て、該マイコン(8)には、上記各トランジスタ(Tr
a) −(Trc’)を0N10FF作動させるベース
ドライ/< (8a)が備えられており、該マイコン(
8) ll:、J:るトランジスタ(Tra) −(T
rc’)の0N10FF制御により、直流をパルス幅変
調するようにしている。
In addition, (8) is the ON time of the six transistors (Tra)-(Trc') of the bridge circuit (4), exactly p
This is a one-chip microcomputer that forms a wM control pattern, and the microcomputer (8) includes each of the transistors (Tr).
a) -(Trc') is equipped with a base dry/< (8a) that operates 0N10FF, and the microcomputer (
8) ll:, J: transistor (Tra) −(T
The direct current is pulse width modulated by 0N10FF control of rc').

次に、上記マイコン(8)によるPWM制御パターンの
形成について説明する。
Next, the formation of a PWM control pattern by the microcomputer (8) will be explained.

このPWM制御パターンの形成は、概説すると、出力電
圧の時間積分の軌跡を円軌跡に近つけるようPWM制御
パターンを決定して行うものである。
In general, this PWM control pattern is formed by determining a PWM control pattern so that the locus of time integration of the output voltage approaches a circular locus.

これを詳述するに、先ず、インバータ(3)の出力端子
の電位をva、vb、vc、三相巻線(2)の中性点の
電位をvlとし、また次式で定義される出力電圧ベクト
ルvP1及び該電圧ベクトルVpの時間積分ネPを考え
る。
To explain this in detail, first, let the potentials of the output terminals of the inverter (3) be va, vb, and vc, and the potential of the neutral point of the three-phase winding (2) be vl, and the output defined by the following formula Consider the voltage vector vP1 and the time integral neP of the voltage vector Vp.

YP =J”、の−・ fva  +a 2  争 vb  +d  −vc 
 lただし、オ=eJ2/3°“ ap=、l’Vpdt 今、誘導電動機(1)の三相巻線(2)に角周波数(V
+は基本波電圧の実効値) が加わる時の電圧ベクトルvP及びその時間積分未Pは
、複素平面上で円軌跡を描く。
YP = J”, - fva +a 2 conflict vb +d -vc
l However, O=eJ2/3°" ap=, l'Vpdt Now, the angular frequency (V
+ is the effective value of the fundamental wave voltage) When the voltage vector vP and its time integral P are applied, the voltage vector vP and its time integral P draw a circular locus on the complex plane.

一方、電圧形インバータ(3)では、各相アーム中の何
れか一方のトランジスタは必ずON状態にあるから、便
宜上、+側のON状態を「1」、−側のON状態を「0
」で表わし、C相、b相、C相の順にrlO]、J、r
o]、]、J等と表記すると、インバータ(3)の状態
は8通り存在する。この各状態の電圧ベクトル¥p (
P=0〜7)は、大きさかf万■d(Vdは整流器(6
)の直流電圧)であり、その方向は、第3図に示す方向
となる。ここに、Vo、V7はVo =V7 =Oで零
ベクトルである。
On the other hand, in the voltage source inverter (3), one of the transistors in each phase arm is always in the ON state, so for convenience, the ON state on the + side is set to "1", and the ON state on the - side is set to "0".
'', and the C phase, b phase, and C phase are rlO], J, r
o], ], J, etc., there are eight states of the inverter (3). The voltage vector of each state ¥p (
P = 0 to 7) is the size or f 10,000 d (Vd is the rectifier (6
), and its direction is the direction shown in FIG. Here, Vo and V7 are zero vectors as Vo =V7 =O.

」−配電圧ベクトルの時間積分Jpはdλp /dt 
−vPであるから、インバータ(3)の駆動時の時間積
分apは、電圧ベクトルVpの方向に1Vpl=iVd
の速度で動く(但し、零ベクトルの場合は停止する)。
” - Time integral Jp of distribution voltage vector is dλp /dt
-vP, the time integral ap when driving the inverter (3) is 1Vpl=iVd in the direction of the voltage vector Vp.
It moves at the speed of (however, it stops if the vector is zero).

以」二から、電圧形インバータ(3)のPWM制御パタ
ーンは、電圧ベクトルの時間積分Jpの複素平面」−で
のベクトル軌跡が指定半径Rの円周に沿って角速度ωて
動くよう電圧ベクトルvpを適宜選定して決定する。(
指定半径Rは、基本波電圧の線電圧の実効値をV1%角
周波数をωとすると、R=V、/ω)である。
From the following, the PWM control pattern of the voltage source inverter (3) is such that the voltage vector vp is set so that the vector locus in the complex plane of the time integral Jp of the voltage vector moves along the circumference of the specified radius R at an angular velocity ω. Select and decide as appropriate. (
The designated radius R is R=V, /ω, where the effective value of the line voltage of the fundamental wave voltage is V1% and the angular frequency is ω.

つまり、例えば第4図に示す如く、角度φが0≦φ≦π
/3の範囲では、電圧ベクトル■4、Vo−1] − 及び零ベクトル(例えばMO)を用い、点POにて時間
τ0たけ留まり(この状態を記号0で示す)、その後、
■4を時間τ4たけ取って点q1に達し、更にVoを時
間τ6だけ取って点P1に到達する場合を考える。この
場合、△Poq+P+において、pop、=V、−T。
That is, for example, as shown in FIG. 4, the angle φ is 0≦φ≦π
In the range of /3, using the voltage vector ■4, Vo-1] − and a zero vector (for example MO), it remains at the point PO for a time τ0 (this state is indicated by the symbol 0), and then,
Consider the case where (1) 4 is taken for a time τ4 to reach a point q1, and Vo is further taken for a time τ6 to reach a point P1. In this case, in ΔPoq+P+, pop,=V,-T.

po Q+ =JT7’f Vd ・r4q+ P+ 
=J”2πVd ・τG であり、またτ○+τ4+τ6−Toであるから、上式
を解いて、期間To内での電圧ベクI・ル■4゜vO,
vOを取る時間τ4.τG、τ○か得られる。
po Q+ = JT7'f Vd ・r4q+ P+
= J"2πVd ・τG and τ○+τ4+τ6−To, so by solving the above equation, the voltage vector I・le within the period To is 4゜vO,
Time to take vO τ4. τG and τ○ can be obtained.

T4 / To =ks −8jn(π/3−φ0)τ
6/TO==11(s争sjnφ○ TO/To  −1−k s −5jn(φ O→−π
/3)・ ・(3) たたし、kSは電圧制御率であって、 ks =JYV+ / Vdである。
T4/To =ks -8jn(π/3-φ0)τ
6/TO==11(s conflict sjnφ○ TO/To −1−k s −5jn(φ O→−π
/3)・・(3) Where, kS is the voltage control rate, and ks = JYV+ / Vd.

上記の(3)式は角度φか0≦φ≦π/3の範囲での関
係式たが、他の区間では、インバータ(3)か対称三和
の動作を行うことから、次に示す第1表の如く各記号を
置換して、0≦φ≦2πの範囲ての関係式か得られる。
Equation (3) above is a relational expression in the range of angle φ or 0≦φ≦π/3, but in other sections, since the inverter (3) performs a symmetrical triad operation, the following equation is expressed. By replacing each symbol as shown in Table 1, a relational expression in the range 0≦φ≦2π can be obtained.

一  14 − 次に、」二記(3)式の電圧ベクトルの時間τに基いて
各トランジスタ(Tra) −(Trc’)の0N10
FT’パターン(PWM制御パターン)を求める。この
場合、電圧ベクトルの時間τとPWM制御パターンとの
関係は、電圧ベクトルを取る順序に応して変化するから
、今、簡単のため、各期間TOでは同一パターンを繰返
すと共に、各期間To内でのトランジスタの0N10F
F切換えは1度のみという制約条件を加えると、PWM
制御パターンは、第5図(イ)〜(ニ)に示す4パター
ンに代表される(図中、τ“は+側のトランジスタのO
N時間を、τ−は一側のトランジスタのON時間を各々
示す)。
114 - Next, 0N10 of each transistor (Tra) - (Trc') based on the time τ of the voltage vector in equation (3).
Find the FT' pattern (PWM control pattern). In this case, the relationship between the voltage vector time τ and the PWM control pattern changes depending on the order in which the voltage vectors are taken, so for the sake of simplicity, the same pattern is repeated in each period TO, and 0N10F of the transistor in
Adding the constraint that F switching is only done once, PWM
The control patterns are represented by the four patterns shown in Fig. 5 (a) to (d) (in the figure, τ" is the O of the + side transistor.
N time, and τ- indicates the ON time of one side transistor, respectively).

本実施例では同図(イ)のPWM制御パターンを採用す
ることとする。電圧形インバータ(3)では、PWM制
御パターンは、期間TOの最初にONするトランジスタ
の名称と、これがOFFに転じる時間か分れば一意的に
決定されるから、上記(3)式及び第5図(イ)を参照
して、PWM制御パターンは角度φが0≦φ≦π/3の
範囲では下記式で決定される。
In this embodiment, the PWM control pattern shown in FIG. In the voltage source inverter (3), the PWM control pattern is uniquely determined by knowing the name of the transistor that turns on at the beginning of the period TO and the time at which it turns off. Referring to figure (a), the PWM control pattern is determined by the following formula when the angle φ is in the range of 0≦φ≦π/3.

ra  /To =1−JT・(V+ /Vd)・5i
n(φ0+ π/3) rb  /To =l JT・(■tハd)・S]nφ
0τc/To−1(常時ON) ・・・・・(4) 上記O≦φ≦π/3の範囲でのPWM制御パターンの関
係式(4)は、上記と同様にして各記号を置換すれば0
≦φ≦2πの範囲での関係式となる。
ra/To =1-JT・(V+/Vd)・5i
n(φ0+ π/3) rb /To =l JT・(■thad)・S]nφ
0τc/To-1 (always ON) (4) Relational expression (4) for the PWM control pattern in the range of O≦φ≦π/3 can be obtained by replacing each symbol in the same manner as above. ba0
The relational expression is within the range of ≦φ≦2π.

次に、1チツプマイコン(8)の動作を第6図及び第7
図の制御フローに基いて第8図を参照しつつ説明する。
Next, the operation of the 1-chip microcontroller (8) is shown in Figures 6 and 7.
This will be explained based on the control flow shown in the figure with reference to FIG.

尚、説明の都合上、各トランジスタ(Tra)〜(Tr
c’)のON時間を複数個の等幅パルスに分割する場合
を先ず説明する。
For convenience of explanation, each transistor (Tra) to (Tr
First, the case where the ON time of c') is divided into a plurality of equal width pulses will be explained.

第6図の制御フローは、各トランジスタ(Tra)−(
Trc’)のON時間(PWM制御パターン)の演算フ
ローであり、第7図の制御フローは実際に各トランジス
タ(Tra)〜(Trc’)をQN制御するフローであ
る。先ず第6図の制御フローから説明するに、該制御フ
ローはキャリア周波数(例えば5KHz )に応した演
算周期To(例えば200μs)毎に繰返し行われ、ス
テップSAIで出力電圧の位相ωt(=φ0)及び出力
電圧の振幅V】を入力した後、ステップSA2で」二記
PWM制御パターンの関係式(4)に基いて各トランジ
スタ(Tra) −(Trc’)のON時間τ(n+1
)を演算する。
The control flow in FIG. 6 is as follows for each transistor (Tra)-(
This is a calculation flow of the ON time (PWM control pattern) of Trc'), and the control flow of FIG. 7 is a flow of actually QN control of each transistor (Tra) to (Trc'). First, the control flow in FIG. 6 will be explained. This control flow is repeated every calculation period To (for example, 200 μs) corresponding to the carrier frequency (for example, 5 KHz), and in step SAI, the phase ωt (=φ0) of the output voltage is changed. and output voltage amplitude V], in step SA2, the ON time τ(n+1
) is calculated.

しかる後、続いてステップSA3で上記で演算されたト
ランジスタ(Tra) −(Trc’)のON時間τ(
n+1)を予め設定した数値N(例えば4)で除して、
この各ON時間τ(n+1)を複数個N(4個)のパル
スτ’(n+1)(τ’ (n+1) =τ(n+1−
)/4)に分割する。
After that, in step SA3, the ON time τ(
n+1) by a preset number N (for example, 4),
Each ON time τ(n+1) is divided into a plurality of N (4) pulses τ'(n+1)(τ' (n+1) = τ(n+1-)
)/4).

そして、ステップSA4でこの分割したパルスτ”(n
+1.)を第9図に示す如く各相1個(電圧形インバー
タでは各相アーム中の何れか一方のトランジスタは必ず
ON状態にあるので、各相1個でよい)のスイッチング
時間レジスタに格納して、リターンする。
Then, in step SA4, this divided pulse τ''(n
+1. ) is stored in one switching time register for each phase (in a voltage source inverter, one transistor in each phase arm is always in the ON state, so one transistor for each phase is sufficient) as shown in Figure 9. , return.

また、第7図の制御フローは、その繰返し周期T○゛が
上記第6図の演算周期Toよりも早く、上記ON時間τ
(n+1)の分割数N(4個)に応じて、To’−T○
/Nに設定されている(尚、分割数Nは、除算がシフト
のみで実行できるN=2”(nrl、2・・・)に選定
するのが好ましい)。而して、上記第6図の制御フロー
にて分割パルスτ’ (n+1 )が各相のスイッチン
グ時間レジスタに格納された後は、第8図に示す如く、
次の演算周期To中で、ステップS’BIでスイッチン
グ時間レジスタの内容を入力し、ステップSB2で分割
パルスτ’(n+1)でもって対応するトランジスタ(
Tra)〜(Trc’)をON制御して、リターンする
In addition, in the control flow shown in FIG. 7, the repetition period T○゛ is faster than the calculation period To shown in FIG. 6, and the ON time τ
According to the number of divisions N (4 pieces) of (n+1), To'-T○
/N (The number of divisions N is preferably selected to be N=2" (nrl, 2...), which allows division to be performed only by shifting.) Therefore, as shown in FIG. After the divided pulse τ' (n+1) is stored in the switching time register of each phase in the control flow, as shown in FIG.
During the next calculation cycle To, the contents of the switching time register are input in step S'BI, and the corresponding transistor (
Tra) to (Trc') are turned on and the process returns.

よって、第6図のPWM制御パターンの演算フローにお
いて、ステップSAI、SA2により、キャリア周波数
(5KHz )に応じた演算周期でもって上記PWM制
御パターンの関係式(4)に基いて各トランジスタ(ス
イッチング素子)(Tra)〜(Trc’)のON時間
τ(n+1)を演算するようにした演算手段(10)を
構成している。
Therefore, in the calculation flow of the PWM control pattern shown in FIG. 6, in steps SAI and SA2, each transistor (switching element ) (Tra) to (Trc') constitutes a calculation means (10) configured to calculate ON time τ(n+1).

次に、各トランジスタ(Tra)〜(Trc”)のON
時間を複数個の不等幅パルスに分割する場合を第10図
ないし第14図に基いて説明する。
Next, each transistor (Tra) to (Trc”) is turned on.
The case where time is divided into a plurality of unequal width pulses will be explained based on FIGS. 10 to 14.

つまり、この不等幅パルスへの分割は、期間′1゛○で
のトランジスタのolV+時間τ(n)と、その次の期
間TOでのON時間τ(n+1.)との間を線形補間(
直線補間)して行うものである。
In other words, this division into unequal width pulses is achieved by linear interpolation (
(linear interpolation).

これを詳述する。第10図の制御フローは、期間To周
期で演算処理され、ステップSCIで川内電圧の位相ω
を及び振幅V】を入力すると共に、ステップS02で前
回の各トランジスタ(Tra)〜(Trc”)のON時
間τ(n−J、)(4分割された分割パルス)の演算結
果を入力する。
This will be explained in detail. In the control flow shown in FIG. 10, calculation processing is performed in the period To period, and in step SCI, the phase ω of the Sendai voltage is
and the amplitude V] are input, and at the same time, in step S02, the results of the previous calculation of the ON time τ(n-J,) (pulse divided into four) of each transistor (Tra) to (Trc'') are input.

しかる後、ステップsC3でPWM制御パターンの関係
式(4)に基いて今回の各トランジスタ(Tra) 〜
(Trc’)のONN時間 (n)を演算し、このON
時間τ(n)から複数個N(4個)に分割された分割パ
ルスτ゛(n)を算出し、その後、ステップSC4で各
トランジスタ(Tra)〜(Trc’)の分割パルスτ
゛の前回と今回との差に応じて、前回の分割パルスτ’
(n−1)の補間値Δτnlを下記式に基いて算出する
After that, in step sC3, each transistor (Tra) of this time is determined based on the relational expression (4) of the PWM control pattern.
(Trc') ONN time (n) is calculated, and this ONN time (n) is calculated.
A divided pulse τ゛(n) divided into a plurality of N (4 pieces) is calculated from time τ(n), and then, in step SC4, the divided pulse τ of each transistor (Tra) to (Trc') is calculated.
According to the difference between the previous time and this time, the previous divided pulse τ'
An interpolated value Δτnl of (n-1) is calculated based on the following formula.

Δrn、 = l r ’(n) −r ’(n−1)
l/NN;分割数でN=4 −19 = そして、前回の4個の分割パルスτ’(n−1)をこの
補間値Δτ□−1で漸次補間するよう、ステップSCS
で各分割パルスτ’(n−1)に2番目のものから順次
Δτ  、2・Δτ  、3 ・Δτn−1をn−]、
      n−] 加算し、ステップSc6でこの各分割パルスを各相持に
複数個N (N−4,)のスイッチング時間レジスタに
各々格納して、ステップSC7てこの各分割パルスτ’
 (n−1)を記憶して、リターンする。
Δrn, = l r'(n) −r'(n-1)
l/NN; Number of divisions: N=4 -19 = Then, step SCS
Then, for each divided pulse τ'(n-1), sequentially from the second one Δτ, 2・Δτ, 3・Δτn−1 as n−],
n-], and in step Sc6, each divided pulse is stored in a plurality of N (N-4,) switching time registers, and in step SC7, each divided pulse τ' is added.
Store (n-1) and return.

また、第1]図の制御フローは、第12図に示す如く分
割パルスτ゛を演算、記憶した期間1゛○から2期間T
o口にこの各分割パルスτ°で各トランジスタ(Tra
)〜(Trc“)をON制御するものであり、その制御
周期T○゛は、第11図の制御フローの演算周期Toの
1./N(Nは分割数)である。
In addition, the control flow in Figure 1] is as shown in Figure 12, from the period 1゛○ during which the divided pulse τ゛ is calculated and stored, to the second period T.
Each transistor (Tra
) to (Trc") are ON-controlled, and the control period T○" is 1./N (N is the number of divisions) of the calculation period To of the control flow shown in FIG.

該制御フローでは、ステップSDIで第13図に示す如
く第1番目のスイッチング時間レジスタに格納した各相
持の分割パルスτ□を読込んだ後、ステップSD2てス
イッチング時間レジスタをンフトシて、ステップSo3
でその読込んだ分割パルスr’(n−1)で各トランジ
スタ(Tra) −(Trc’)を=  20 − ON制御してリターンし、以下、同様にして制御周期T
o’毎に順次第2番口、第3番目、第4番目のスイッチ
ング時間レジスタに格納した各相持の分割パルスを読込
んで、各トランジスタ(Tra)〜(Trc’)をON
制御することを繰返す。
In this control flow, as shown in FIG. 13, in step SDI, each mutually divided pulse τ□ stored in the first switching time register is read, and then in step SD2, the switching time register is reset, and in step So3.
Then, use the read divided pulse r'(n-1) to control each transistor (Tra) - (Trc') = 20 - ON and return, and thereafter, control cycle T is controlled in the same manner.
The mutually exclusive divided pulses stored in the 2nd, 3rd, and 4th switching time registers are read in order for each o', and each transistor (Tra) to (Trc') is turned on.
Repeat control.

而して、第15図は、各トランジスタ(Tra)〜(T
rc’)のON時間の分割を、等幅パルスで行うか、又
は不等幅パルスで行うかを、そのON時間の変化率に応
じて適宜選択して行うものである。
Therefore, FIG. 15 shows each transistor (Tra) to (T
Whether the ON time of rc') is divided into equal width pulses or unequal width pulses is appropriately selected depending on the rate of change of the ON time.

本実施例では、単に各トランジスタ(Tra)〜(Tr
c’)のON時間の変化率、つまり信号波の位相に応じ
て11記等幅パルスへの分割(第6図及び第7図の制御
フロー)と、不等幅パルスへの分割(第10図及び第1
1図の制御フロー)とに切換選択するものとは異なり、
電圧ベクI・ルの対象性を利用して、各トランジスタ(
Tra) −(Trcつの01V1時間の演算、及びそ
の複数個N (N−4)への分割を全角度O≦φ≦2π
で同一に行って、その演算時間の短縮を、より一層図る
ようにしている。
In this embodiment, each transistor (Tra) to (Tr
According to the rate of change of the ON time of c'), that is, the phase of the signal wave, division into 11 equal-width pulses (control flow in Figures 6 and 7) and division into unequal-width pulses (10th pulse) are performed. Figure and 1st
Unlike the control flow shown in Figure 1),
By using the symmetry of the voltage vector I, each transistor (
Tra) - (Trc calculation of 01V1 time and its division into multiple N (N-4) all angles O≦φ≦2π
We are trying to further reduce the calculation time by performing the same calculations.

つまり、PWM制御パタ〜ンの関係式(4)から判るよ
うに、角度φ○が0≦φ○≦π/3の範囲ては、トラン
ジスタのON時間τaは、第14図に示す如<5in(
φ0+π/3)の範囲にあって、そのON時間の変化率
が小さいので、演算時間の短い等幅パルスへの分割を行
いつつ、波形の再現性を良好に確保する。また、トラン
ジスタのON時間τl〕は、S1nφ0の範囲にあって
、そのON時間の変化率か大きいので、波形の再現性を
良好に確保すべく不等幅パルスへの分割を採用すること
とする。そして、以上を考慮して、角度φ0を0≦φ0
≦2πに拡大ずべく、その全区間をπ/3毎に6区間に
区切って示すと、次の第2表の如くなる。
In other words, as can be seen from the relational expression (4) of the PWM control pattern, when the angle φ○ is in the range of 0≦φ○≦π/3, the ON time τa of the transistor is less than 5 inches as shown in FIG. (
φ0+π/3), and the rate of change in the ON time is small, so good waveform reproducibility is ensured while dividing into equal width pulses with short calculation time. In addition, since the ON time τl of the transistor is in the range S1nφ0 and the rate of change of the ON time is large, we will adopt division into unequal width pulses to ensure good waveform reproducibility. . Considering the above, the angle φ0 is set to 0≦φ0
In order to expand the range to ≦2π, the entire interval is divided into 6 intervals at intervals of π/3, and the result is shown in Table 2 below.

=  23 − 而して、以上を1チツプマイコン(8)で構成したもの
を第15図に示す。同図において、(15)は位相ωt
から上記第2表の区間Nを演算1判別する区間情報演算
回路、(1G)は該区間情報演算回路(15)からの区
間信号Nと位相ωtとを入力して、電圧ベクトルの対象
性から、角度φ0を全区間N(N−0〜5)で0≦φ0
≦π/3の範囲に統一すべく下記式 %式%) で算出する角度演算回路、(17)は該角度演算回路(
16)で演算した角度φ○及び基本波電圧の実効値V1
を入力して、PWM制御パターンの関係式(4)に基い
て各トランジスタ(Tra)〜(Trc’)のON時間
を演算すると共に、このON時間を複数個の等幅パルス
に分割するパルス分割回路である。また、(18)は不
等幅パルス演算回路であって、該不等幅パルス演算回路
(18)は、上記パルス分割回路(」7)で演算された
各トランジスタ(Tra)〜(Trc’)のON時間、
及び分割された等幅パルス、並びに上記区間情報演算回
路(15)からの区間信号Nを受け、区間−24= Nに応じて上記第2表に基いて、不等幅パルスに分割す
べきトランジスタ(Tra)〜(Trc’)のON時間
(つまり第2表中の5inO〜Sinπ/3の関数)を
把握して、この不等幅パルスに分割すべきON時間のみ
を上記10図及び第1−1図の制御フローと同等の動作
で複数個の不等幅パルスに分割し、この分割した不等幅
パルス及び上記パルス分割回路(17)で等分割した等
幅パルスをペースドライバ(18a)に出力する機能を
有する。
= 23 - FIG. 15 shows a configuration of the above with a single chip microcomputer (8). In the same figure, (15) is the phase ωt
(1G) is a section information calculation circuit that determines the section N in Table 2 above by calculation 1, and (1G) inputs the section signal N and phase ωt from the section information calculation circuit (15), and calculates the voltage vector from the symmetry of the voltage vector. , the angle φ0 is 0≦φ0 in the entire interval N (N-0 to 5)
In order to unify the range of ≦π/3, the angle calculation circuit calculates using the following formula (% formula %), (17) is the angle calculation circuit (
The angle φ○ calculated in 16) and the effective value V1 of the fundamental wave voltage
is input, the ON time of each transistor (Tra) to (Trc') is calculated based on the relational expression (4) of the PWM control pattern, and the pulse division is performed to divide this ON time into a plurality of equal width pulses. It is a circuit. Further, (18) is an unequal width pulse calculation circuit, and the unequal width pulse calculation circuit (18) is configured to operate each transistor (Tra) to (Trc') calculated by the pulse division circuit ('7). ON time of
and the divided equal-width pulses, as well as the section signal N from the section information calculation circuit (15), and the transistors to be divided into unequal-width pulses based on the section -24=N in Table 2 above. By understanding the ON time of (Tra) to (Trc') (that is, the function of 5inO to Sinπ/3 in Table 2), calculate only the ON time to be divided into unequal width pulses as shown in Figure 10 and 1 above. - Divide into a plurality of unequal width pulses by the same operation as the control flow shown in Figure 1, and send the divided unequal width pulses and the equal width pulses equally divided by the pulse division circuit (17) to the pace driver (18a). It has a function to output to.

よって、上記不等幅パルス演算回路(18)により、上
記第6図の演算手段(J、0)で演算された各トランジ
スタ(Tra) 〜(Trc’)のON時間τを、該O
N時間の変化率に応じて、その変化率が小さいとき(第
14図で角度φ0がSin π/3−3in(φo+π
/3)の範囲のとき)には、複数個N(N=4)の等幅
パルスτ′に分割し、ON時間の変化率が大きいとき(
第14図で角度φ0が5jnO〜Sinπ/3の範囲の
とき)には、複数個N(N=4)の不等幅パルス((τ
°+Δτ)(τ゛+2・Δτ〉・・)に分割するように
した分割手段(1])を構成している。さらに、上−2
5= 記第7図の制御フロー及び第11図の制御フローにより
、上記分割手段(11)で分割された複数個N(N−4
)の等幅パルス及び不等幅パルスでもって各トランジス
タ(Tra)〜(Trc ’ )をON制御するように
した制御手段(12)を構成している。
Therefore, the unequal width pulse calculation circuit (18) calculates the ON time τ of each transistor (Tra) to (Trc') calculated by the calculation means (J, 0) of FIG.
When the rate of change is small (in Fig. 14, the angle φ0 is Sin π/3-3in (φo+π
/3), the pulse is divided into a plurality of N (N=4) equal-width pulses τ', and when the rate of change in ON time is large (
In Fig. 14, when the angle φ0 is in the range of 5jnO to Sinπ/3), a plurality of N (N=4) unequal width pulses ((τ
It constitutes a dividing means (1]) configured to divide the signal into two parts (°+Δτ) (τ゛+2·Δτ>...). Furthermore, top-2
5= According to the control flow shown in FIG. 7 and the control flow shown in FIG.
) constitutes a control means (12) configured to turn on each of the transistors (Tra) to (Trc') using equal-width pulses and unequal-width pulses.

したかって、上記実施例においては、p W M :I
i!制御パターンの演算フロー(第6図)てPWM制御
パターンの関係式(4)に基いて各l・ランジスタ(T
ra)〜(Trc’)のON時間τが演算手段(1o)
により演算された後、この各ON時間τか分割手段(]
J)で複数個N(4個)のパルスτ゛に分割されて、こ
の分割パルスτ°かa、b、c各相のスイッチング時間
レジスタに格納される。
Therefore, in the above embodiment, p W M :I
i! In the control pattern calculation flow (Fig. 6), each l transistor (T
The ON time τ of ra) to (Trc') is calculated by the calculation means (1o)
After calculating each ON time τ, dividing means (]
J) is divided into a plurality of N (four) pulses τ゛, and these divided pulses τ° are stored in the switching time registers of each phase of a, b, and c.

そして、その後の周期Toでは、第8図及び第12図に
示す如く、この期間TOで再び上記の如く各トランジス
タ(Tra)〜(Trc“)のON時間τの演算と、そ
の分割が行われると共に、この今回の期間TOで、その
T o /N(−1” o ’)の周期毎に、前の期間
Toで求められたa、b、c各相のスイッチング時間レ
ジスタ内の分割パルスτ□でもって対応する各トランジ
スタ(Tra) −(Trc’)が制御手段(12)に
よりON制御されるので、第18図に示す如き従来のも
の(09時間を複数個のパルスに分割しないもの)に比
べて、高周波成分の周波数を高くでき、等価的にキャリ
ア周波数を09時間の分割数N(N=4)倍たけ増倍で
き、元々のキャリア周波数(5KHz )を高いキャリ
ア周波数(20KHZ )にすることかできる。尚、第
8図及び第18図には、各相の+側のトランジスタの0
9時間を演算する場合について記しである。
Then, in the subsequent period To, as shown in FIGS. 8 and 12, the ON time τ of each transistor (Tra) to (Trc") is calculated and divided as described above again in this period TO At the same time, in this current period TO, the divided pulse τ in the switching time register of each phase of a, b, and c obtained in the previous period To is calculated for each cycle of T o /N (-1" o '). □With this, each corresponding transistor (Tra) - (Trc') is controlled to be turned on by the control means (12), so the conventional type as shown in FIG. 18 (one in which 09 time is not divided into multiple pulses) Compared to , the frequency of the high frequency component can be increased, and the carrier frequency can be equivalently multiplied by the number of divisions of 09 hours N (N = 4), and the original carrier frequency (5KHz) can be increased to a high carrier frequency (20KHz). I can do something. In addition, in FIGS. 8 and 18, 0 of the + side transistor of each phase is shown.
This is a description of the case where 9 hours are calculated.

ここに、元々のキャリア周波数(5Kl+z ) 、つ
まり09時間の演算周期T O(200μs)は、1チ
ツプマイコン(8)でも十分にPWM制御パターンを演
算し得るのに十分な期間であるので、1チツプマイコン
(8)を使用しながら、高いキャリア周波数(20KH
Z程度)でのPWM制御を可能として、低価格でかつ回
路構成を簡易にしつつ、MOSFET等の高速スイッチ
ング素子の能力を生かして誘導電動機(])への三相和
交流波を精密に波形制御することかでき、電磁騒音の低
減、モータ効率の上昇を図ることかできる。
Here, the original carrier frequency (5Kl+z), that is, the calculation period T O (200 μs) for 09 hours, is a sufficient period for calculating the PWM control pattern with one chip microcomputer (8), so High carrier frequency (20KH) while using chip microcontroller (8)
Enables PWM control at low speeds (about Z), making the circuit configuration simple at low cost, and precisely controlling the waveform of the three-phase sum alternating current wave to the induction motor () by taking advantage of the capabilities of high-speed switching elements such as MOSFETs. It is possible to reduce electromagnetic noise and increase motor efficiency.

また、従来と同程度のキャリア周波数(5KHz )で
足りる場合には、]チップマイコン(8)の演算時間を
短縮でき、PWM制御以久の処理能力の増強を図ること
ができる。
Furthermore, if a carrier frequency (5 KHz) comparable to that of the conventional method is sufficient, the calculation time of the chip microcomputer (8) can be shortened, and the processing capacity beyond PWM control can be increased.

しかも、分割手段(]1)による09時間の分割は、第
14図に示す如く、09時間の変化率が大きい範囲では
不等幅パルスで行われて、分割パルスτ□が最初の周期
T′oで出力されると、次の周期T゛○てはこの分割パ
ルスよりも補間値Δτたけ大きい分割パルスか出力され
ることか制御周期1゛○て繰返されるので(第12図参
照)、第17図(イ)に示す等幅パルスで行う場合に比
べて、第14図に示す如く等価的なキャリア周波数に対
応する制御周期T′○での出力電圧の平均値7に対して
、波形の再現性を良好に確保できる。
Moreover, as shown in FIG. 14, the division of 09 hours by the dividing means (1) is performed by unequal width pulses in the range where the rate of change of 09 hours is large, and the division pulse τ□ is the first period T' When output at 0, the next cycle T゛○ is a divided pulse that is larger than this divided pulse by the interpolation value Δτ. Since the control cycle 1゛○ is repeated (see Fig. 12), Compared to the case of using equal-width pulses as shown in Figure 17 (a), the waveform is Good reproducibility can be ensured.

また、09時間の変化率か小さい範囲では、その変化か
小さい故に、等幅パルスで分割が行われても、上記出力
電圧の平均値7に対する波形の再現性は、第17図(ロ
)の不等幅パルスで行う場合とほぼ同様に良好に確保す
ることができると共に、この09時間の変化率が小さい
範囲で09時間を等幅パルスで分割する分、補間値Δτ
の演算に要する演算時間が不要になる。よって、波形の
再現性を良好に確保しながら、演算、処理時間を節約し
て、その分、より高いキャリア周波数にょるPWM制御
を可能にできる効果を有する。
In addition, in the range where the rate of change is small for 09 hours, the change is small, so even if division is performed using equal width pulses, the reproducibility of the waveform for the average value 7 of the output voltage is as shown in Figure 17 (b). The interpolation value Δτ can be secured almost as well as when using non-uniform width pulses, and the interpolation value Δτ can be maintained by dividing the 09 hours by equal width pulses within a range where the rate of change in the 09 hours is small.
The calculation time required for the calculation becomes unnecessary. Therefore, while ensuring good waveform reproducibility, computation and processing time can be saved and PWM control using a higher carrier frequency can be achieved accordingly.

シカも、PWM制御パターンの演算は、?W圧ベクトル
の対象性を利用して、角度ωtの全範囲0≦ωt≦2π
で同一に行うことができ、その後は第2表に基いて等幅
パルスに分割すべき014時間か、等幅パルスに分割す
べき09時間かを容易に把握できるので、マイコンに適
した演算、処理となると共に、より一層の演算、処理の
簡略化が可能である。
For deer, how do you calculate the PWM control pattern? Utilizing the symmetry of the W pressure vector, the entire range of angle ωt is 0≦ωt≦2π
After that, based on Table 2, you can easily determine whether it is 014 hours that should be divided into equal-width pulses or 09 hours that should be divided into equal-width pulses, so you can perform calculations that are suitable for microcontrollers. In addition to processing, it is possible to further simplify calculations and processing.

また、第16図は変形例を示し、上記実施例では各トラ
ンジスタ(Tra)〜(Trc’)の分割数Nを設定値
(N−4)に固定したのに代え、各トランジスタ(Tr
a)〜(Trc’)の09時間の変化率に応じて適宜変
化させたものである。
Further, FIG. 16 shows a modification example in which, instead of fixing the division number N of each transistor (Tra) to (Trc') to the set value (N-4) in the above embodiment, each transistor (Tr
It was changed as appropriate according to the rate of change of a) to (Trc') for 09 hours.

 29 一 つまり、09時間の変化率の大きい角度範囲では、期間
To中の分割数Nを大きくN−8に設定し、09時間の
変化率の小さい角度範囲では、期間T Orl]の分割
数Nを通常のN−4に設定している。従って、同図から
判る如<、09時間の変化率の小さい角度範囲でのマイ
コン(8)の演算、処理時間を短縮しながら、09時間
の変化率の大きい角度範囲での波形の再現性をより一層
向上できる。
29 In other words, in the angular range with a large rate of change at 09 hours, the number of divisions N in the period To is set to N-8, and in the angular range with a small rate of change at 09 hours, the number of divisions N in the period T Orl] is set to N-8. is set to the normal N-4. Therefore, as can be seen from the figure, while reducing the computation and processing time of the microcomputer (8) in the angular range with a small rate of change at 09 hours, the reproducibility of the waveform in the angular range with a large rate of change at 09 hours can be improved. You can improve even more.

尚、各相のスイッチング時間レジスタの内容をパルス幅
に変換する部分は、外(=Iけのパルス幅変調IC等に
よるハードウェアで処理してもよい。
Note that the part that converts the contents of the switching time registers of each phase into pulse widths may be processed by external hardware such as pulse width modulation ICs.

さらに、第9図及び第13図の如き構成にしておけば、
スイッチング素子の変更によりキャリア周波数が変わる
ときでも、分割手段(11)及び制御手段(12)のみ
を変更すれば足りる。また、スイッチング時間レジスタ
をパルス幅制御部(ステップ5B2)のレジスタと共用
すれば、第7図のステップSBI の処理は省略できる
Furthermore, if the configuration is as shown in FIGS. 9 and 13,
Even when the carrier frequency changes due to a change in the switching element, it is sufficient to change only the dividing means (11) and the control means (12). Furthermore, if the switching time register is shared with the register of the pulse width control section (step 5B2), the process of step SBI in FIG. 7 can be omitted.

さらに、PWM制御パターンの演算フローでの演算周期
]゛○は、実際にPWM制御パターン(ON時間の分割
を含む)を演算するのに要する時間で一意的に決定され
るか、第7図及び第11図の制御フローのトランジスタ
のON制御の周期To’は、望まれるキャリア周波数に
応じて決定され、このために各トランジスタのON時間
の分割数N(T。
Furthermore, whether the calculation period in the calculation flow of the PWM control pattern] ゛○ is uniquely determined by the time required to actually calculate the PWM control pattern (including division of ON time) or The period To' of ON control of the transistors in the control flow of FIG. 11 is determined according to the desired carrier frequency, and for this purpose, the number of divisions of the ON time of each transistor is N(T).

/To’)の値を適宜値に設定すればよい。/To') may be set to an appropriate value.

また、上記実施例では、PWM制御パターンを、電圧ベ
クトル制御による場合の関係式(4)に基いて求めたが
、三角波比較方式などの他のPWM制御方式による場合
の関係式に基いて求めてもよいのは勿論である。
In addition, in the above embodiment, the PWM control pattern was determined based on the relational expression (4) when using voltage vector control, but it was also determined based on the relational expression when using other PWM control methods such as the triangular wave comparison method. Of course, it is also good.

(発明の効果) 以上説明したように、本発明のインバータのパルス幅変
調制御装置によれば、キャリア周波数に応じた演算周期
で繰返し演算されるスイッチング素子のON時間を、該
ON時間の変化率に応じて複数個の等幅パルス又は不等
幅パルスに分割し、この分割パルスでもって各スイッチ
ング素子をON制御したので、スイッチング素子のON
時間の演算に比較的長い時間を要する場合にも、キャリ
ア周波数を等価的に高くできて、例えば低価格で回路構
成の簡易な1チツプマイコンを使用した場合にも三相交
流波形を精密に波形制御できて、電磁騒音の低減、モー
タ効率の上昇を図ることができる。しかも、ON時間の
変化率の大きいときには不等幅パルスによる分割を行い
、ON時間の変化率の小さいときには等幅パルスによる
分割を行えば、信号波の波形の再現性を良好に確保しな
がら、マイコンによるPWM制御パターンの演算、処理
時間を効果的に短縮でき、より高いキャリア周波数での
パルス幅変調制御を可能にできる。
(Effects of the Invention) As explained above, according to the pulse width modulation control device for an inverter of the present invention, the ON time of the switching element that is repeatedly calculated at the calculation cycle according to the carrier frequency is changed by the rate of change of the ON time. The pulse is divided into a plurality of equal-width pulses or unequal-width pulses in accordance with
Even when it takes a relatively long time to calculate time, the carrier frequency can be equivalently increased, and even when using a low-cost, simple-circuit-configured single-chip microcontroller, for example, three-phase AC waveforms can be accurately converted into waveforms. It is possible to reduce electromagnetic noise and increase motor efficiency. Furthermore, by performing division using unequal width pulses when the rate of change in the ON time is large, and performing division using equal width pulses when the rate of change in the ON time is small, while ensuring good reproducibility of the signal waveform, The calculation and processing time of the PWM control pattern by the microcomputer can be effectively shortened, and pulse width modulation control at a higher carrier frequency can be performed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図ないし第16図は本発明の実施例を示し、第1図
は全体概略構成図、第2図は電気回路図、第3図は電圧
形インバータの各種状態を8種の電圧ベクトルで表示し
た説明図、第4図は電圧ベクトルの時間積分の複素平面
上での軌跡を円軌跡に近イ」けるための電圧ベクトル制
御の説明図、第5図(イ)〜(ニ)は各々角度φの0≦
φ≦π/3の範囲内で取り得るPWM制御パターンの種
類の説明図、第6図及び第7図は各々1チツプマイコン
による各トランジスタの等幅パルスでの0N10PI’
制御を示すフローチャート図、第8図はキャリア周波数
がトランジスタのON時間の等分割で等価的に高くなっ
た説明図、第9図は等幅パルスに分割する場合の作動説
明図、第10図及び第11図は各トランジスタの不等幅
パルスでの0N10FF制御を示すフローチャート図、
第12図は不等幅パルスに分割する場合の各分割パルス
の補間の様子の説明図、第13図は不等幅パルスに分割
する場合の作動説明図、第14図は等幅パルスでの分割
と不等幅での分割とを選択する信号波の角度範囲を示す
説明図、第15図はトランジスタのON時間の変化率に
応じて適宜等幅パルスと不等幅パルスとに分割する場合
のマイコンのブロック構成図、第16図はトランジスタ
のON時間の変化に応じてON時間の分割数を変化させ
る場合の説明図である。また、第17図(イ)及び(ロ
)は各々等幅パルスに分割する場合と不等幅パルスに分
割する場合との波形の再現性の様子を示す説明図である
。さらに、第18図は従来例を示す説明図である。 (2)・・・三相巻線、(3)  ・電圧形インバータ
、(4)・・・ブリッジ回路、(Tra)〜(Trc’
)・・トランジスタ、(8)・・・1チツプマイコン、
(10)・演算手段、(11)・・・分割手段、(12
)・・制御手段。
Figures 1 to 16 show embodiments of the present invention. Figure 1 is a general schematic diagram, Figure 2 is an electric circuit diagram, and Figure 3 shows various states of the voltage source inverter using eight types of voltage vectors. The displayed explanatory diagrams, Fig. 4, are explanatory diagrams of voltage vector control to bring the locus of the time integral of the voltage vector on the complex plane closer to a circular locus, and Figs. 5 (a) to (d) respectively. 0≦ of angle φ
An explanatory diagram of the types of PWM control patterns that can be taken within the range of φ≦π/3, FIGS. 6 and 7 are 0N10PI' with equal width pulses for each transistor by a 1-chip microcomputer, respectively.
A flowchart diagram showing the control, FIG. 8 is an explanatory diagram in which the carrier frequency is equivalently increased by equally dividing the ON time of the transistor, FIG. 9 is an explanatory diagram of the operation when dividing into equal width pulses, and FIGS. FIG. 11 is a flowchart showing 0N10FF control with unequal width pulses for each transistor,
Figure 12 is an explanatory diagram of the state of interpolation of each divided pulse when divided into unequal width pulses, Figure 13 is an explanatory diagram of the operation when divided into unequal width pulses, and Figure 14 is an illustration of the interpolation of each divided pulse when divided into unequal width pulses. An explanatory diagram showing the angular range of the signal wave for selecting division and division with unequal widths. Figure 15 shows the case where the signal wave is divided into equal-width pulses and unequal-width pulses as appropriate depending on the rate of change of the ON time of the transistor. FIG. 16 is an explanatory diagram of the case where the number of divisions of the ON time is changed in accordance with the change in the ON time of the transistor. Further, FIGS. 17(a) and 17(b) are explanatory diagrams showing the state of waveform reproducibility when dividing into equal width pulses and when dividing into unequal width pulses, respectively. Furthermore, FIG. 18 is an explanatory diagram showing a conventional example. (2)... Three-phase winding, (3) Voltage source inverter, (4)... Bridge circuit, (Tra) to (Trc'
)...transistor, (8)...1 chip microcomputer,
(10)・Calculating means, (11)...Dividing means, (12
)...control means.

Claims (2)

【特許請求の範囲】[Claims] (1) 三相巻線(2)に接続され、複数個のスイッチ
ング素子(Tra)〜(Trc′)を有するブリッジ回
路(4)を備え、該ブリッジ回路(4)の各スイッチン
グ素子(Tra)〜(Trc′)のON/OFF動作に
より直流をパルス幅変調して上記三相巻線(2)に三相
交流電圧を印加するようにしたインバータのパルス幅変
調制御装置であって、キャリア周波数に応じた演算周期
で上記各スイッチング素子(Tra)〜(Trc′)の
ON時間を演算する演算手段(10)と、該演算手段(
10)で演算された各スイッチング素子(Tra)〜(
Trc′)のON時間を該ON時間の変化率に応じて複
数個の等幅パルス又は不等幅パルスに分割する分割手段
(11)と、該分割手段(11)で分割された複数個の
パルスで上記各スイッチング素子(Tra)〜(Trc
′)をON制御する制御手段(12)とを備えたことを
特徴とするインバータのパルス幅変調制御装置。
(1) A bridge circuit (4) connected to the three-phase winding (2) and having a plurality of switching elements (Tra) to (Trc'), each switching element (Tra) of the bridge circuit (4) This is a pulse width modulation control device for an inverter, which applies a three-phase AC voltage to the three-phase winding (2) by pulse width modulating the DC by ON/OFF operation of ~(Trc'), a calculation means (10) for calculating the ON time of each of the switching elements (Tra) to (Trc') at a calculation period corresponding to the calculation period;
10) Each switching element (Tra) ~ (
dividing means (11) for dividing the ON time of Trc') into a plurality of equal width pulses or unequal width pulses according to the rate of change of the ON time; Each of the above switching elements (Tra) to (Trc
1. A pulse width modulation control device for an inverter, comprising: control means (12) for controlling ON of the inverter.
(2) 分割手段(11)は、各スイッチング素子(T
ra)〜(Trc′)のON時間の変化率が大きいとき
不等幅パルスに分割し、ON時間の変化率が小さいとき
等幅パルスに分割するものである請求項(1)記載のイ
ンバータのパルス幅変調制御装置。
(2) The dividing means (11) divides each switching element (T
The inverter according to claim (1), wherein when the rate of change in the ON time of ra) to (Trc') is large, the pulse is divided into unequal width pulses, and when the rate of change in the ON time is small, the pulse is divided into equal width pulses. Pulse width modulation control device.
JP63132459A 1988-04-18 1988-05-30 Inverter pulse width modulation controller Expired - Fee Related JPH0744843B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP63132459A JPH0744843B2 (en) 1988-05-30 1988-05-30 Inverter pulse width modulation controller
AU33084/89A AU621868B2 (en) 1988-04-18 1989-04-17 Pulse width modulation control unit of inverter
EP89303871A EP0338798B1 (en) 1988-04-18 1989-04-18 Pulse width modulation control unit of inverter
US07/340,023 US4989128A (en) 1988-04-18 1989-04-18 Pulse width modulation control unit of inverter
ES89303871T ES2056213T3 (en) 1988-04-18 1989-04-18 CONTROL UNIT FOR IMPULSE WIDTH MODULATION OF AN INVERTER.
DE68916684T DE68916684T2 (en) 1988-04-18 1989-04-18 Pulse width modulation control unit for inverters.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63132459A JPH0744843B2 (en) 1988-05-30 1988-05-30 Inverter pulse width modulation controller

Publications (2)

Publication Number Publication Date
JPH01303063A true JPH01303063A (en) 1989-12-06
JPH0744843B2 JPH0744843B2 (en) 1995-05-15

Family

ID=15081857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63132459A Expired - Fee Related JPH0744843B2 (en) 1988-04-18 1988-05-30 Inverter pulse width modulation controller

Country Status (1)

Country Link
JP (1) JPH0744843B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005034327A1 (en) * 2003-09-30 2005-04-14 Mitsubishi Denki Kabushiki Kaisha Inverter apparatus
KR100787693B1 (en) * 2006-03-29 2007-12-21 미쓰비시덴키 가부시키가이샤 Inverter device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59209069A (en) * 1983-04-29 1984-11-27 ウエスチングハウス エレクトリック コ−ポレ−ション Stationary frequency converter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59209069A (en) * 1983-04-29 1984-11-27 ウエスチングハウス エレクトリック コ−ポレ−ション Stationary frequency converter

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005034327A1 (en) * 2003-09-30 2005-04-14 Mitsubishi Denki Kabushiki Kaisha Inverter apparatus
GB2423198A (en) * 2003-09-30 2006-08-16 Misubishi Denki Kabushiki Kais Inverter Apparatus
GB2423198B (en) * 2003-09-30 2006-12-13 Misubishi Denki Kabushiki Kais Inverter Device
US7436144B2 (en) 2003-09-30 2008-10-14 Mitsubishi Denki Kabushiki Kaisha Inverter apparatus
KR100787693B1 (en) * 2006-03-29 2007-12-21 미쓰비시덴키 가부시키가이샤 Inverter device

Also Published As

Publication number Publication date
JPH0744843B2 (en) 1995-05-15

Similar Documents

Publication Publication Date Title
JP3342662B2 (en) Pulse width modulation (PWM) system
CN114884383B (en) A generalized virtual vector modulation method and system for three-level inverter
US10608571B2 (en) Open-winding motor drive topology and modulation method thereof
JP3636098B2 (en) Power converter control circuit
CN103427666A (en) Carrier modulation method of two-stage matrix converter
CN108258976A (en) One kind opens winding electric machine driver topology and its modulator approach
JP2021112072A (en) Rotary electric machine control apparatus
JPH03207273A (en) Controller for modulating pulse width of inverter
Rojas et al. Neutral-point-clamped inverter with improved voltage waveform and control range
JPH01303063A (en) Pulse width modulation controller for inverter
AU621868B2 (en) Pulse width modulation control unit of inverter
CN112003532B (en) Double-random spread spectrum modulation method based on four-state Markov chain
JP2703711B2 (en) Control method of PWM inverter
JP2705093B2 (en) Inverter pulse width modulation controller
JPH01303093A (en) Controller for pulse width modulation of inverter
JP2569724B2 (en) Inverter pulse width modulation controller
JP3289281B2 (en) Inverter pulse width modulation control method and device
JPH03207271A (en) Inverter pulse width modulation control device
JPH01298962A (en) Pulse width modulation controller for inverter
JP3381862B2 (en) Inverter pulse width modulation method and apparatus
JPS59139871A (en) Pulse width modulation system for bridge type 3-phase sinusoidal wave inverter
JPH09289787A (en) PWM control device for minimizing the effective value of harmonic current
Kartik et al. Digital Implementation of Carrier Displaced Simplified Space Vector PWM for CMV Reduction
JPH03207272A (en) Controller for modulating pulse width of inverter
KR0168807B1 (en) Pulse width modulation method by space voltage vector method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees