JPH0130328B2 - - Google Patents
Info
- Publication number
- JPH0130328B2 JPH0130328B2 JP56144514A JP14451481A JPH0130328B2 JP H0130328 B2 JPH0130328 B2 JP H0130328B2 JP 56144514 A JP56144514 A JP 56144514A JP 14451481 A JP14451481 A JP 14451481A JP H0130328 B2 JPH0130328 B2 JP H0130328B2
- Authority
- JP
- Japan
- Prior art keywords
- sweep
- input
- voltage
- input gate
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
- H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Testing Relating To Insulation (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はオシロスコープ等に有用な掃引信号発
生器に関するものであり、掃引開始点における掃
引信号の電圧値を一定にすることを目的とする。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a sweep signal generator useful for oscilloscopes and the like, and an object of the present invention is to make the voltage value of a sweep signal constant at a sweep start point.
第1図は、従来のタイミングコンデンサとホー
ルドオフコンデンサを共用するタイプの掃引信号
発生器の回路図である。図中1は入力ゲート回路
で、コンデンサC1を介して印加される入力信号ei
によりスイツチング用のトランジスタQ1をオ
ン・オフさせる。4は定電流源であり、定電流源
4はトランジスタQ1またはコンデンサC2に電流
Ioを供給する。2はインピーダンス変換器で、出
力端子5から見たコンデンサC2のインピーダン
スを低インピーダンスに変換し、掃引信号を次段
に伝達しやすくする。3は掃引信号のレベルが定
められた値に達すると動作するスイツチング回路
よりなる入力ゲート制御回路で、入力ゲート回路
1を反転させ、入力信号eiによる入力ゲート回路
1の動作を一時停止させる。 FIG. 1 is a circuit diagram of a conventional sweep signal generator of the type that shares a timing capacitor and a hold-off capacitor. 1 in the figure is an input gate circuit, and the input signal e i is applied via the capacitor C 1 .
turns on and off the switching transistor Q1 . 4 is a constant current source, and constant current source 4 supplies current to transistor Q 1 or capacitor C 2.
Supply Io. 2 is an impedance converter that converts the impedance of capacitor C 2 seen from output terminal 5 to a low impedance, making it easier to transmit the sweep signal to the next stage. Reference numeral 3 denotes an input gate control circuit consisting of a switching circuit that operates when the level of the sweep signal reaches a predetermined value, and inverts the input gate circuit 1 to temporarily stop the operation of the input gate circuit 1 due to the input signal e i .
Q2はホールドオフ回路を構成するトランジス
タであり、掃引終了点において、コンデンサC2
に蓄積されている電荷が掃引開始点のレベルにま
で放電される間入力信号eiを遮断するように入力
ゲート制御回路3を制御する。 Q 2 is a transistor that constitutes a hold-off circuit, and at the end of the sweep, capacitor C 2
The input gate control circuit 3 is controlled to cut off the input signal e i while the charges accumulated in the input signal e i are discharged to the level of the sweep start point.
次に、この動作を説明する。第2図のaは第1
図のei、同様にbはep、cはトランジスタQ2のベ
ース電圧、dはトランジスタQ2のコレクタ電圧
波形を示す。トランジスタQ1のコレクタレベル
が掃引開始点の電圧レベルにあるとき、第2図a
に示すように第1番目の入力トリガパルスが印加
されると入力ゲート回路1が反転し、トランジス
タQ1が非導通状態になり、コンデンサC2への充
電がはじまり掃引が開始される。第2図cに示す
T2およびT4は前記掃引が開始される時点を示す。 Next, this operation will be explained. a in Figure 2 is the first
In the figure, e i , b is e p , c is the base voltage of the transistor Q 2 , and d is the collector voltage waveform of the transistor Q 2 . When the collector level of transistor Q1 is at the voltage level of the sweep start point, Fig. 2a
As shown in , when the first input trigger pulse is applied, the input gate circuit 1 is inverted, the transistor Q 1 becomes non-conductive, the capacitor C 2 begins to be charged, and the sweep is started. Shown in Figure 2c.
T 2 and T 4 indicate the time points at which the sweep is started.
ここで、掃引終了時においてはトランジスタ
Q1が導通状態になりコンデンサC2に充電された
電荷を放電させる。このときトランジスタQ2は
非導通状態すなわち、ホールドオフ状態になり、
入力ゲート制御回路3に第2図dに示す電圧を供
給し、反転動作を指示し、抵抗R1を通して入力
ゲート回路1の状態を維持させ、トランジスタ
Q1を導通状態に保持させる。トランジスタQ2の
ベース電位は、第2図cに示すように負の方向に
変化し、抵抗R4を通してコンデンサC2は放電を
続けるため徐々に正方向に電圧がもどる。トラン
ジスタQ2の反転動作におけるトランジスタQ2の
ベース電圧を、第2図cに示すようにV1とする
と、電圧V1を越えた時点よりトランジスタQ2は
導通状態になり入力ゲート制御回路3へ第2図d
に示す電圧を供給し、反転動作を指示し、抵抗
R1を通して入力ゲート回路1をトリガパルス待
ち受けのバイアス値に設定する。入力ゲート回路
1はトリガパルス待受状態になるが、トランジス
タQ2のベース電位は抵抗R4で定まるベース電流
に達するまで上昇する。 Here, at the end of the sweep, the transistor
Q1 becomes conductive and discharges the charge stored in capacitor C2 . At this time, transistor Q2 becomes non-conducting, that is, in a hold-off state,
The input gate control circuit 3 is supplied with the voltage shown in FIG.
Keep Q 1 conductive. The base potential of the transistor Q2 changes in the negative direction as shown in FIG. 2c, and as the capacitor C2 continues to discharge through the resistor R4 , the voltage gradually returns to the positive direction. If the base voltage of the transistor Q 2 during the inversion operation is V 1 as shown in FIG . Figure 2 d
Supply the voltage shown in
The input gate circuit 1 is set to a trigger pulse waiting bias value through R1 . The input gate circuit 1 enters a trigger pulse waiting state, but the base potential of the transistor Q2 rises until it reaches the base current determined by the resistor R4 .
また、トランジスタQ1のコレクタレベルは掃
引開始点の電圧レベルに達し、つぎの入力トリガ
パルスが入力ゲート回路1に印加されるまでこの
状態を保つ。 Further, the collector level of the transistor Q 1 reaches the voltage level at the sweep start point and maintains this state until the next input trigger pulse is applied to the input gate circuit 1 .
ここでトランジスタQ2のベース電位がV1とな
る時刻T1、T3について考えると、T1は入力ゲー
ト回路1が待受状態になつた近傍で第1番目のト
リガパルスが入力ゲート回路1に加わり掃引が開
始される。このときトランジスタQ1は非導通状
態になり、定電流源4による電流Ioがコンデンサ
C2に加わりトランジスタQ2のベース電流に重量
される。しかしながらトランジスタQ2のベース
電位V1に達したばかりでコンデンサC2の放電は
完全に行なわれていない。このため掃引開始点に
おける掃引信号のレベルは第2図bで示すように
電圧巾e1の変動が起る。 Now, considering the times T 1 and T 3 when the base potential of the transistor Q 2 becomes V 1 , T 1 is near when the input gate circuit 1 enters the standby state, and the first trigger pulse is applied to the input gate circuit 1. , and the sweep begins. At this time, transistor Q 1 becomes non-conductive, and current Io from constant current source 4 flows through the capacitor.
It is added to C 2 and weighed by the base current of transistor Q 2 . However, since the base potential V 1 of the transistor Q 2 has just been reached, the capacitor C 2 is not completely discharged. Therefore, the level of the sweep signal at the start point of the sweep varies by a voltage width e 1 as shown in FIG. 2b.
時刻T3においてはトリガパルスがコンデンサ
C2の放電完了後に加わり掃引が開始されるため、
電流IoによるトランジスタQ2のベース電圧変動
量は微少である。電圧巾e2はその場合の変動値を
示す。 At time T 3 , the trigger pulse is connected to the capacitor.
Since C 2 is added after the discharge is completed and the sweep starts,
The amount of variation in the base voltage of transistor Q 2 due to current Io is minute. The voltage width e 2 indicates the fluctuation value in that case.
このようにホールド解除後に印加されるトリガ
パルスのタイミングにより掃引開始点が変化する
ため、第3図に示すようにブラウン管(CRT)
面上では2重の波形が観測される。 As shown in Figure 3, the sweep start point changes depending on the timing of the trigger pulse applied after the hold is released.
A double waveform is observed on the surface.
また抵抗R4の調整により第2図cに示す電圧
V1をトランジスタQ2の線形領域のベース電流に
定めるとコンデンサC2の放電に時間を要しブラ
ンキング期間が長くなるばかりか温度に対し不安
定になるという欠点があつた。 Also, by adjusting the resistor R4 , the voltage shown in Figure 2c
If V 1 is set to the base current in the linear region of transistor Q 2 , it takes time to discharge capacitor C 2 , which not only lengthens the blanking period but also makes it unstable with respect to temperature.
本発明はこのような欠点を除去するものであ
り、掃引開始点における電圧値の変動を減少さ
せ、安定した掃引信号を発生する掃引信号発生器
を提供するものである。 The present invention eliminates these drawbacks and provides a sweep signal generator that reduces fluctuations in voltage value at the start point of the sweep and generates a stable sweep signal.
以下本発明の一実施例である掃引信号発生器を
第4図、第5図を用いて説明する。第4図は本発
明の一実施例である掃引信号発生器の回路図、第
5図は増幅器u1の入出力のタイミングチヤートで
ある。ここでU1はトランジスタまたは他の能動
素子から成る増幅器、他は第1図と同様に構成さ
れているため、第1図と同一の符号は同一のもの
を示すもので説明を省略する。以下第4図掃引信
号発生器の動作について説明する。本回路は入力
トリガパルスeiに同期した掃引信号を出力電圧ep
端子に発生させる回路である。第2図aに示す方
形波信号が正電圧より負の方向へ変化する第1番
目の入力トリガパルスが入力ゲート回路1に印加
されると入力ゲート回路1はトランジスタQ1の
ベースに零レベルの電圧を供給する。トランジス
タQ1は導通状態から非導通状態に変化し、コレ
クタには定電流源4およびコンデンサC2により
決まる時定数に応じた傾斜信号が発生する。 A sweep signal generator which is an embodiment of the present invention will be described below with reference to FIGS. 4 and 5. FIG. 4 is a circuit diagram of a sweep signal generator according to an embodiment of the present invention, and FIG. 5 is a timing chart of input and output of amplifier u1 . Here, U1 is an amplifier consisting of a transistor or other active element, and the other components are constructed in the same manner as in FIG. 1, so the same reference numerals as in FIG. 1 indicate the same parts and a description thereof will be omitted. The operation of the sweep signal generator shown in FIG. 4 will be explained below. This circuit converts the sweep signal synchronized with the input trigger pulse e i to the output voltage e p
This is a circuit that generates power at the terminal. When the first input trigger pulse in which the square wave signal shown in FIG . Supply voltage. Transistor Q1 changes from a conductive state to a non-conductive state, and a ramp signal is generated at the collector according to a time constant determined by constant current source 4 and capacitor C2 .
この傾斜信号はインピーダンス変換器2により
掃引信号として出力端子5に出力される。出力電
圧epが第2図bのV2に達すると抵抗R2,R3ダイ
オードCR2を通して入力ゲート制御回路3が動作
し、抵抗R1を通して入力ゲート回路1を反転さ
せトランジスタQ1を導通状態にする。第5図b
のT6はこの時点を示す。トランジスタQ1が導通
状態になるとコンデンサC2にチヤージされた電
荷は抵抗Rf、R8を通し、除々に放電される。従
つて第5図aに示す増幅器U1の入力電圧V3より
T6の時点で負方向に変化し、除々に正方向にチ
ヤージされてゆく。この間増幅器U1の出力電圧
は第5図bに示すようにV4より高いレベルにあ
り入力ゲート制御回路3、入力ゲート回路1を制
御し、トランジスタQ1を導通状態に保つ。増幅
器U1の入力電圧が第5図aのV3−e4に達すると、
すなわち第5図bのT7に達すると増幅器U1の出
力電圧V4より低いレベルに変化し、入力ゲート
制御回路3を反転動作させ、抵抗R1を通し入力
ゲート回路1を次のトリガパルス待受状態にバイ
アス設定する。第5図bのT7より第5図aのT5
までの期間が前記状態を示し、ホールドオフ期間
と呼ぶ。第5図aのT5において次のトリガパル
スが入力ゲート回路1に加えられるとトランジス
タQ1が非導通状態になり上記動作をくり返す。
以上の動作説明より第5図aの時刻T5は掃引開
始点を示す。Rfは帰還抵抗である。帰還抵抗Rf、
可変抵抗R8で決まる電流If,I1は電流Ioに対し十
分大である。第5図bは増幅器U1の出力電圧を
示すもので、同図中時刻T6は掃引終了点、時刻
T7はホールドオフ終了点である。電圧V4は入力
ゲート制御回路3を反転させるのに必要な電圧
値、電圧V5はホールドオフ終了後の電圧値、電
圧V6は掃引期間中の電圧値を示す。次にこの動
作を説明する。 This slope signal is output by the impedance converter 2 to the output terminal 5 as a sweep signal. When the output voltage e p reaches V 2 in Fig. 2b, the input gate control circuit 3 operates through the resistors R 2 and R 3 and the diode CR 2 , inverting the input gate circuit 1 through the resistor R 1 and making the transistor Q 1 conductive. state. Figure 5b
T 6 indicates this point. When transistor Q 1 becomes conductive, the charge charged in capacitor C 2 passes through resistors R f and R 8 and is gradually discharged. Therefore, from the input voltage V 3 of amplifier U 1 shown in FIG.
At T 6 , it changes in the negative direction and is gradually charged in the positive direction. During this time, the output voltage of the amplifier U1 is at a level higher than V4 as shown in FIG. 5b, and controls the input gate control circuit 3 and the input gate circuit 1, keeping the transistor Q1 conductive. When the input voltage of amplifier U 1 reaches V 3 −e 4 in Fig. 5a,
That is, when reaching T 7 in FIG. 5b, the output voltage of the amplifier U 1 changes to a level lower than V 4 , causing the input gate control circuit 3 to perform an inversion operation, and transmitting the input gate circuit 1 through the resistor R 1 to the next trigger pulse. Set bias to standby state. From T 7 in Figure 5b to T 5 in Figure 5a
The period up to this point indicates the above state and is called the hold-off period. When the next trigger pulse is applied to the input gate circuit 1 at T5 in FIG. 5a , the transistor Q1 becomes non-conductive and the above operation is repeated.
From the above explanation of the operation, time T5 in FIG. 5a indicates the sweep start point. R f is the feedback resistance. Feedback resistance R f ,
The currents I f and I 1 determined by the variable resistor R 8 are sufficiently large compared to the current Io. Figure 5b shows the output voltage of amplifier U1 , and time T6 in the figure is the sweep end point, time
T 7 is the holdoff end point. Voltage V 4 indicates the voltage value necessary to invert the input gate control circuit 3, voltage V 5 indicates the voltage value after the hold-off ends, and voltage V 6 indicates the voltage value during the sweep period. Next, this operation will be explained.
帰還抵抗Rf、可変抵抗R8を、時刻T7以後に増
幅器U1の出力電圧が電圧V4を越えない線形領域
になるよう設定する。このとき増幅器U1の入力
インピーダンスは仮想接地状態により微少の値を
示す。 The feedback resistor R f and the variable resistor R 8 are set so that the output voltage of the amplifier U 1 does not exceed the voltage V 4 after time T 7 in a linear region. At this time, the input impedance of the amplifier U1 exhibits a very small value due to the virtual ground state.
これより入力ゲート回路1に第1番目の入力ト
リガパルスが加わり掃引が開始される。増幅器
U1は、入力に電流Ioが加わるため、第5図aに
示すように電圧巾e3になる。出力電圧値は電流Io
により−IoRfだけ変化する。 From this, the first input trigger pulse is applied to the input gate circuit 1 and the sweep is started. amplifier
Since the current Io is applied to the input of U 1 , the voltage width becomes e 3 as shown in FIG. 5a. The output voltage value is the current Io
Therefore, −IoR changes by f .
掃引終了点においてはトランジスタQ1が導通
状態になりコンデンサC2に充電された電荷が帰
還低抗Rf、可変抵抗R8を通して放電される。こ
こで帰還抵抗Rf、可変抵抗R8はコンデンサC2の
放電時定数Tcに対し次式で定まる。 At the end of the sweep, the transistor Q 1 becomes conductive, and the charge stored in the capacitor C 2 is discharged through the feedback resistor R f and the variable resistor R 8 . Here, the feedback resistor R f and the variable resistor R 8 are determined by the following equation with respect to the discharge time constant Tc of the capacitor C 2 .
Tc=RfR8/Rf+R8C2
このため、帰還抵抗Rf、可変抵抗R8によりコ
ンデンサC2の放電期間を最適値に設定すること
ができる。 Tc=R f R 8 /R f +R 8 C 2 Therefore, the discharge period of the capacitor C 2 can be set to an optimum value by the feedback resistor R f and the variable resistor R 8 .
ホールドオフ終了時においては増幅器U1の反
転レベルが第5図aに示す電圧V3になる。これ
は増幅器U1の動作点をホールドオフ終了後に線
形動作領域に設定しているためである。増幅器
U1の反転時においてその出力電圧がV4を越える
と入力ゲート回路1は入力ゲートパルスを待受け
る状態になる。このとき掃引が開始された場合、
掃引信号電圧レベルは第5図aに示すように電圧
巾e4で示され電圧巾e3との開係は次式のようにな
る。 At the end of the hold-off, the inversion level of the amplifier U1 becomes the voltage V3 shown in FIG. 5a. This is because the operating point of amplifier U1 is set in the linear operating region after the end of holdoff. amplifier
When the output voltage of U 1 exceeds V 4 when U 1 is inverted, the input gate circuit 1 enters a state of waiting for an input gate pulse. If the sweep is started at this time,
The sweep signal voltage level is represented by a voltage width e4 as shown in FIG. 5a, and the relationship with the voltage width e3 is as follows.
e4−e3=V4−V5/A ……(1)
(A:増幅器U1の増幅度)
上記の(1)式において増幅器U1の増幅度Aが十
分大きければ、e4≒e3となりホールドオフ終了直
後に掃引が開始された場合の掃引信号電圧値と、
増幅器U1の反転動作が終了した後に掃引が開始
された場合の掃引信号電圧値が等しくなるため、
第3図に示したように二重トリガの現象が表われ
ることはない。 e 4 - e 3 = V 4 - V 5 /A ... (1) (A: Amplification degree of amplifier U 1 ) In the above equation (1), if the amplification degree A of amplifier U 1 is sufficiently large, e 4 ≒ e 3 and the sweep signal voltage value when the sweep is started immediately after the hold-off ends,
Since the sweep signal voltage values are equal when the sweep is started after the inverting operation of amplifier U 1 is finished,
The phenomenon of double triggering as shown in FIG. 3 does not appear.
また、このように構成することによりコンデン
サC2の放電時間も任意に設定が可能となる。さ
らに掃引速度の変更に伴う電流Ioの変化に対して
も掃引開始点における掃引信号電圧値の変化を押
えることができる。 Furthermore, with this configuration, the discharge time of the capacitor C2 can also be set arbitrarily. Furthermore, it is possible to suppress the change in the sweep signal voltage value at the sweep start point even when the current Io changes due to a change in the sweep speed.
以上のように本発明によれば、掃引信号の掃引
開始点における電圧値の変化を軽減でき、安定な
掃引信号を発生することができる。 As described above, according to the present invention, changes in the voltage value at the sweep start point of the sweep signal can be reduced, and a stable sweep signal can be generated.
第1図は従来の掃引信号発生器の回路図、第2
図は同器の各部入出力波形図、第3図は同器を備
えたオシロスコープのブラウン管上の観測波形を
示す波形図、第4図は本発明の一実施例である掃
引信号発生器の回路図、第5図は同各部入出力波
形のタイミングチヤートである。
1……入力ゲート回路、2……インピーダンス
変換器、3……入力ゲート制御回路、4……定電
流源、5……出力端子、R1,R2,R3,R4,R5,
R6,R7……抵抗、R8……可変抵抗、Rf……帰還
抵抗、C1,C2……コンデンサ、Q1……スイツチ
ング用のトランジスタ、Q2……トランジスタ、
CR1,CR2……ダイオード、U1……増幅器。
Figure 1 is a circuit diagram of a conventional sweep signal generator, Figure 2 is a circuit diagram of a conventional sweep signal generator.
Figure 3 is a waveform diagram showing the waveforms observed on the cathode ray tube of an oscilloscope equipped with the same device. Figure 4 is a circuit diagram of a sweep signal generator that is an embodiment of the present invention. 5 are timing charts of input and output waveforms of each part. DESCRIPTION OF SYMBOLS 1... Input gate circuit, 2... Impedance converter, 3... Input gate control circuit, 4... Constant current source, 5... Output terminal, R 1 , R 2 , R 3 , R 4 , R 5 ,
R 6 , R 7 ... Resistor, R 8 ... Variable resistor, R f ... Feedback resistor, C 1 , C 2 ... Capacitor, Q 1 ... Switching transistor, Q 2 ... Transistor,
CR 1 , CR 2 ... diode, U 1 ... amplifier.
Claims (1)
前記入力ゲート回路の出力によりオン・オフする
スイツチング回路と、前記スイツチング回路に接
続された定電流源と、前記入力ゲート回路を制御
する入力ゲート制御回路と、前記入力ゲート制御
回路に接続され、前記入力ゲート制御回路を制御
する帰還増幅器と、前記スイツチング回路の出力
側に一端が接続され、他端が前記帰還増幅器の入
力側に接続された積分用コンデンサとを備え、前
記帰還増幅器の入力端子に抵抗を介して負の電圧
を印加してなる掃引信号発生器。1 an input gate circuit into which a trigger signal is input;
a switching circuit that is turned on and off by the output of the input gate circuit; a constant current source connected to the switching circuit; an input gate control circuit that controls the input gate circuit; A feedback amplifier for controlling an input gate control circuit; and an integrating capacitor having one end connected to the output side of the switching circuit and the other end connected to the input side of the feedback amplifier, and an integrating capacitor connected to the input terminal of the feedback amplifier. A sweep signal generator that applies a negative voltage through a resistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56144514A JPS5846712A (en) | 1981-09-11 | 1981-09-11 | Sweep signal generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56144514A JPS5846712A (en) | 1981-09-11 | 1981-09-11 | Sweep signal generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5846712A JPS5846712A (en) | 1983-03-18 |
| JPH0130328B2 true JPH0130328B2 (en) | 1989-06-19 |
Family
ID=15364117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56144514A Granted JPS5846712A (en) | 1981-09-11 | 1981-09-11 | Sweep signal generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5846712A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059162U (en) * | 1983-09-30 | 1985-04-24 | 株式会社ケンウッド | Sweep circuit in oscilloscope, etc. |
-
1981
- 1981-09-11 JP JP56144514A patent/JPS5846712A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5846712A (en) | 1983-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4607238A (en) | Monolithic integrated RC-oscillator | |
| JP2731577B2 (en) | Progressive starting circuit for switching power supply | |
| JPH0130328B2 (en) | ||
| US4052645A (en) | Vertical deflection circuit | |
| US4071776A (en) | Sawtooth voltage generator for constant amplitude sawtooth waveform from varying frequency control signal | |
| US3967216A (en) | Pulse generator stabilized for change of ambient temperature and source voltage | |
| JPS5937174B2 (en) | electrical discharge machining power supply | |
| US4233575A (en) | Wide frequency range current-controlled oscillator | |
| US3970899A (en) | Integrated circuit linear time delay extender for static relays | |
| EP0574979B1 (en) | Sawtooth oscillator | |
| US3986033A (en) | Switching device for an X-ray generator comprising a time switch | |
| JPS641797Y2 (en) | ||
| JPH0122273Y2 (en) | ||
| US3034071A (en) | Exponential backward sweep wave voltage generator which can be arrested at any level | |
| JPH0451091B2 (en) | ||
| JP2623739B2 (en) | Sawtooth oscillation circuit | |
| JPS6131425B2 (en) | ||
| US3106685A (en) | Sweep oscillator power leveler | |
| JPH0210606B2 (en) | ||
| JP2748385B2 (en) | Synchronous oscillation circuit | |
| JPS587725Y2 (en) | pulse delay circuit | |
| JPH0145161Y2 (en) | ||
| JPH05343963A (en) | Waveform shaping circuit | |
| JPS5920151B2 (en) | Analog multiplication/division circuit | |
| JP3281807B2 (en) | Pulse expansion circuit |