JPH01303870A

JPH01303870A - デジタル画像走査装置用読取信号のデジタル化閾値の自動調整回路

Info

Publication number: JPH01303870A
Application number: JP1065792A
Authority: JP
Inventors: Giuseppe Fogaroli; ジュゼッペ・フォガロリ; Ennio Sgreccia; エンニオ・ズグレッチア; Giorgio Tadini; ジョルジョ・タディニ
Original assignee: Olivetti SpA; Ing C Olivetti and C SpA
Current assignee: Olivetti SpA; TIM SpA
Priority date: 1988-03-18
Filing date: 1989-03-17
Publication date: 1989-12-07
Also published as: IT1219119B; IT8867233A0; US4970605A; EP0333313A2; EP0333313A3

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野］本発明は、請求項１の導入部に記載されているようなタ
イプのデジタル画像走査装置用読取信号のデジタル化閾
値の調整回路に関する。

［従来の技術及び発明が解決しようとする課題］上述の
ようなタイプの回路は米国特許明細書第４２５１８３７
号に開示されており、該回路は３つの異なる閾値を選定
する為に閾値信号を比較する２つのコンパレータにより
制御される切換回路を備えている。しかしこの回路は、
閾値を画像タイプに、あるいは画像のバックグランドカ
ラーに適合させることはできない。

本出願人による米国特許明細書第４５５４５９４号に於
いては、各種のグレイレベルを以って画像のシリアル走
査及びデジタル処理を行う可変閾値回路が開示されてい
る。この回路では、カウンタが規定するある持続性を維
持する場合にのみ特定閾値が選定される。しかしこの回
路もまた閾値を画像の“バックグランドカラー”に適合
させることはできない。

本発明の目的は、画像のバックグランドカラーを含む複
数のパラメータに基づいて閾値信号を自動調整する回路
を提供することにある。

［課題を解決するための手段］この目的の為、本発明は請求項１の特徴部によって特長
づけられるような装置を提供する。

本発明のこれら及びその他の特徴は、添付図面を参照し
ての非限定例による好適実施例の下記の説明からより明
らかとなろう。

［実　施　例コ第１図を参照するに、走査装置は一連の文書読取素子１
０を備え、これら素子は、ＣＣＤとして知られる電荷結
合素子のセルによって形成されている。白黒画像の読取
装置に対して、ＣＣＤｌ０の単一列のセルが設けられ、
これらは各素子が以後“画素（ｐｉｘｅｌ）”と称する
文書小領域からの反射光を受けられるように離間配設さ
れている。

ｍｍあたりの画素数は一般的に８から１６の間であり、
文書の解像度を表わしている。またこの画素数は制御装
置１１の制御下で実質上公知の方法にて変化させても良
い。例えば、８画素／ｍｍの解像度を有するＡ４フォー
マットの文書の場合、ＣＣＤは１７２８に相等する能動
セル数を有する。

カラー画像読取装置に於いては、ＣＣＤｌ０は例えば緑
、赤、青の三原色と関連する三列のセルにて構成される
。これらセルは関連信号を別チャンネルで送出可能であ
る。このような状況では、ＣＣＤｌ０のなかの一つ、例
えば緑のＣＣＤをモノクロームモード（白黒）で記録さ
れる画像のデジタル走査用に構成してもよい。

ＣＣＤｌ０のセルは電気信号を発生し、該電気信号は、
適切に増幅され且つ濾波され、Ａ／Ｄ　（アナログ／デ
ジタル）変換器１２にシリアルに送出される。Ａ／Ｄ変
換器１２は受信したアナログ信号をビット群、例えば６
ビツトに変換する。これらのビットは信号のデジタル値
を表わしていることから、６４の異なるレベルでありう
る。

Ａ／Ｄ変換器１２が発する信号は、例えば本出願による
イタリア国特許第１１８３８１６号に記載されているよ
うなデジタル・ライン補償回路１３に送出される。ライ
ン補償回路１３は、センサーのランプ及びミラー上の埃
や、レンズ明度（ｌｕｍｉｎｏｓｉｔｙ）についての端
縁での損失などを考慮し、サンプルラインの予備読取か
ら導出されたデジタル値に基づいて、信号振幅のデジタ
ル値に関する補償を行うよう動作しうる。

ライン補償回路１３からの出力信号はバイトの形態にて
バッファ１４に格納されるが、この際バッファ１４はＣ
ＣＤｌ０が発生する２列の信号を格納するに足る容世を
有している。従ってバッファ１４は文書上のラインの各
画素について２バイトを有することになる。なお、各バ
イトは各画素のデジタル信号に対して６ビツトを有して
いる。バッファ１４内に格納された信号は、次にユーザ
装置、例えばビデオ装置あるいはプリンタに接続された
出力装置１６に送出される。

色々な用途に於いて、例えばグラフを有する文書あるい
は英数字テキストなどについては、２進形態での画素読
取りに関する信号を、最小量のメモリ空間を占有するよ
うに、且つこれら信号がモノクロームモードで再生可能
なように格納することで充分である。しかし、画像に関
する“バックグランド・カラー“の為に、信号デジタル
化閾値についての固定化された規定は結果的に情報の損
失となる。

モノクロームモードで読取信号を格納する為に２進信号
を発生させるには、本発明に依ると走査装置は、読取信
号のデジタル化閾値の自動調整用回路１７を備え、該回
路１７は、先に受信した正のピーク信号と負のピーク信
号とに依存して信号のデジタル化閾値を規定しつる。特
に、ライン補償回路１３からのデジタル出力信号はＤ／
Ａ　（デジタル−アナログ）変換器１８に印加され、該
Ｄ／Ａ変換器１８は、その都度ライン補償回路１３から
の６ビツトの各デジタル値に対して完全に較正された対
応のアナログ信号を生成する。この較正された信号は、
アナログ処理回路１９に送出され、例えば本出願人によ
るイタリア国特許第１１８３８１５号に記載されている
ような空間周波数（ｓｐａｔｉａｌｆ　ｒｅｑｕｅｎｃ
ｙ）に基づく信号補償の準備をする。例えば、記録に有
用なフィールド外の空間周波数を除外して、白字間と交
替するラインの高密度レベルを伴う状況に於いて、アナ
ログ処理回路１９は、信号の高い空間周波数でＤ／Ａ変
換器１８が発する信号の振幅の減少を補償するよう動作
可能である。

この様な構成でアナログ処理回路１９は対応する較正さ
れたアナログ信号Ａｓを発する。アナログ処理回路１９
の出力は回路１７の入力に接続されており、該回路１７
はより明確に後述する手法で制御装置１１の制御下に於
いて動作することを可能にされる。

回路１７は、正ピーク検出器２１（第２図参照）と負ピ
ーク検出器２２を備えている。この２つの検出器２１と
２２＜蜆路１９が供給するアナログ信号を感知し且つ最
大電圧Ｖｍａｘと最小電圧Ｖ　ｍｉｎをそれぞれ出力す
るように動作しうる。回路１７はまたＡＣ増幅回路２３
を備えており、該ＡＣ増幅回路２３はアナログ処理回路
１９から受信した交流アナログ信号を増幅し更に交流電
圧Ｖａを出力する。

最後に、回路１７は、基準電圧Ｖｒを発生する発生器２
４と、ブロック２１．２２及び２３の出力の線形結合に
より与えられる電圧であって基準電圧ｖｒが加算される
電圧Ｖｓを発生するように動作可能な結合回路２５とを
備えている。ヒステリシスを有すＶｓとアナログ処理回
路１９からの信号Ａｓとを比較する。

２つの検出器２１と２２は、制御装置１１が発生する使
用可能コマンドによって使用可能にされる。

なおこの使用可能コマンドは、読取られた画像ゾーンの
最小・最大座標間で能動的となるウィンドー（ｗｉ　ｎ
ｄｏｗ）信号として発生する。信号Ｗはウィンドーの読
取動作中に限り閾値調整回路１７を起動させる。これに
より、読取装置側の休止期間中と画像の非有意ゾーンの
走査中の双方に於いて閾値調整回路１７が禁止される。

この目的上、信号Ｗは、検出器２１と２２に設けられる
スイッチＳＷ１とＳＷ２　（第３図参照）を閉成する。

特に、正ピーク検出器２１は、アナログ処理回路１９か
らの出力アナログ信号Ａｓを受信する演算増幅器２７と
、ダイオードＤ１と、該ダイオードＤ１と抵抗器Ｒ２と
スイッチＳＷ１とを介してアナログ信号Ａｓ　　（第４
図参照）の正勾配により充電されるコンデンサＣ１とを
備えている。検出器２１の充電時定数は、つまり回路Ｃ
１とＲ２の時定数は、文書についての統計量に基づいて
、４画素に等しい値として実験により選定された。なお
、これら文書は、通常４画素より少ない継続時間の擬似
信号を排除するような方法で公式の目的用に読取られる
。信号Ａｓの正ピークは文書の概ね明るいバックグラン
ドに対応しており、他方画像もしくは文字はバックグラ
ンドよりも暗い。

一つの正ピークと別の正ピーク間で、コンデンサＣ１が
抵抗器Ｒ２とアース接続されたもう一方の抵抗器Ｒ１と
を介して放電され、かくして情報が失われる。正ピーク
検出器２１の放電時定数は非常に長（、少なくとも充電
時定数の１０００倍になるよう選定される。特に、回路
に１．Ｒ１＋Ｒ２の時定数は、約３本の読取ラインの画
素数と等しくなるよう選定される。これにより、放電が
極めてゆっくりと行われる。同様に負ピーク検出器２２
は同一のアナログ信号Ａｓを受信する演算増幅器２８を
備える。また、負ピーク検出器２２は、２つの抵抗器Ｒ
３とＲ４及びスイッチＳＷ２を介して一定電圧＋Ｖによ
り充電されるコンデンサＣ２を備える。負ピーク検出器
２２は、信号Ａｓの負の勾配によっテ充電され、コンデ
ンサＣ２は、抵抗器Ｒ４、ダイオードＤ２及び増幅器２
８の出力抵抗を介して放電される。負ピーク検出器２２
（コンデンサＣ２の放電用）の充電時定数もまた４画素
である。信号Ａｓの負のピークは文書上に印字されてい
る文字もしくは図形に対応している。

一つの負ピークと別の負ピークの間で、コンデンサＣ２
は抵抗器Ｒ３とＲ４を介してゆっくりと充電され、次に
負ピーク検出器２２を放電させ、かくして情報が失われ
る。負ピーク検出器２２（コンデンサＣ２の充電用）の
放電時定数は、充電時定数の少なくとも２００倍である
が、正ピーク検出器２１の放電時定数の４分の１より長
くない。

特に、負ピーク検出器２２の放電時定数は読取ラインの
半分と等しくなるように選定される。即ち負ピーク検出
器２２の放電時定数の６分の１と等しい。

ＡＣ増幅器２３は、本質的に演算増幅器２９によって構
成されるもので、該演算増幅器２９の反転入力はコンデ
ンサＣ３と可変抵抗器ＲＶＩを介して信号Ａｓを受信す
る。コンデンサＣ３の目的とするところは、信号Ａｓの
直流成分を阻止することにある。増幅器２９の利得Ａ２
は比率Ｒ１１／ＲＶＩにて与えられ、好ましくは０．５
から１の間の値に選定される。

増幅器２９に関連する回路は、コンデンサＣ３とグルー
プＣ４及びＲ１１とであり、通常帯域増幅器に対してＣ
４とＲ１１の値によって与えられる上限遮断周波数を与
える。

上限遮断周波数は、ＣＣＤｌ０の動作周波数で与えられ
るビデオ信号の最大周波数の約１０分の１である。動作
周波数Ｉ　Ｍｌｌｚに対し、ビデオ信号の最大周波数（
２つの隣接素子に於ける明信号と暗信号が交互になる）
は５００ｋｌｌｚである。従って、フィルタＣ４及びＲ
１１によって５０ｋｔｌｚ以上の周波数を有する信号の
排除が可能となり、この結果５０ｋＨｚ以下の周波数を
有する信号Ａｓでの変化だけが検出されることになる。

次に、結合回路２５は第１の演算増幅器３１を備え、該
演算増幅器３１はその非反転入力に於いて増幅器２７に
て生成される正ピーク検出器からの出力信号を受信する
。他方増幅器３１は、その反転入力に於いて、増幅器２
８が与える負ピーク検出器からの出力信号を受信する。

従って増幅器３１の出力信号は、関数（Ｖｍａｘ　−Ｖ
ｍｌｎ　）　ＡＯを実行する。但し、ＡＯは比率Ｒ８／
Ｒ７で与えられる利得である。

結合回路２５は更に演算加算増幅器３２を備え、この演
算加算増幅器３２はその反転入力に於いて、抵抗器Ｒ９
を介して基準電圧Ｖｒを受は取る。基準電圧Ｖｒは、抵
抗器ＲＩＯ及びＲ９間の比率Ｒ１０／Ｒ９により導入さ
れる定数を除いて、可変抵抗器ＲＶ３によって生成され
る。かくして可変抵抗器ＲＶ３は基準電圧発生器２４を
形成する。

増幅器３２のその反転入力は、可変抵抗器ＲＶ２を介し
て、増幅器２８の負の出力電圧を受は取る。かくして増
幅器３２の出力信号は関数Ｖｍｉｎ　・Ａ１＋Ｖｒ−Ｒ
１０／Ｒ９を実行する。但し、Ａ１は比率ＲＩＯ／ＲＶ
２により与えられる利得である。

電圧Ｖｒの選定は、閾値信号が値Ｖｒより降下するのを
防止する連続成分を前述の信号の結合に加えるように行
われる。そのような手法で、特定条件下では回路１７が
信号Ａｓの不測の変化あるいはノイズ変化によって２進
信号を確実に発生しないよう構成される。利得ＡＯは好
ましくは０．５に選定され、ＲＶ２は利得Ａ１＝１とな
るよう調整される。これによって２つの増幅器３１と３
２が生成する関数は、抵抗器ＲＩＯ／Ｒ９の定数を除い
て、ＶｍａｘとＶ　ｍ１ｎの平均値を表わすことになる
。

最後に、結合回路２５は第３の演算増幅器３４を備え、
該演算増幅器３４の非反転入力は抵抗器Ｒ１３とＲ１４
とを介して並列に増幅器３１及び３２の出力信号を受信
する。演算増幅器３４の反転入力では、抵抗器Ｒ１Ｂを
介して増幅器２９の出力に現われる信号Ｖａ−Ａ２が受
信される。なお、Ａ２は増幅器２９の利得であり、通常
０．５より小さい。Ａ２は好ましくは０．２５に選定さ
れる。

従って増幅器３４の出力は３つの増幅器３１．３２及び
３４の関数の代数和を出すことになる。その結果、閾値
信号：　Ｖｓ　＝　（Ｖｍａｘ　−Ｖｍｉｎ　）　ＡＯ
＋Ｖｍｉｎ　Ａ１＋Ｖａ　−Ａ２＋Ｖｒを表わす出力信
号が得られる。

ヒステリシスを有するコンパレータ２６は、閾値信号Ｖ
ｓとアナログ処理回路１９（第１図参照）から直接送出
される信号Ａｓとを連続的に比較する。コンパレータ２
６は、−時的な比較結果を排除し、Ａｓ＜Ｖｓである場
合ビット１を出し、他方Ａｓ　＞Ｖｓである時にはビッ
ト０を出す。従って、画素に関連する信号は、走査動作
で先に受信される正ピーク信号及び負ピーク信号に依存
して且つ画素に関連する現行の信号と基準信号とに依存
して自動調整される閾値信号と比較されることは明らか
である。

第４図は、信号Ａｓの時間ベースに対する線図を示す。

信号Ａｓは、２つのウィンドーの走査中、即ち、回路１
７が不活性化される時間間隔ＴＲにより離間される連続
走査動作中に発生される。

ウィンドー信号は時間軸Ｔ上に於いて第１ウインドーに
ついてはＷｌにて示され、第２ウインドーについてはＷ
２にて示される。破線で示される線図ｖ　ｗａｘは、信
号ＡＳの上昇勾配に（まぼ即座に追従する。一方、一つ
の正ピークともう一つの正ピーク間では、Ｖｍａｘは、
信号Ａｓの後続の上昇勾配に合うまでは正ピーク検出器
２１（第３図を参照）の放電時定数に従ってゆっくりと
降下している。同様に破線にて示される線図Ｖｍｉｎも
また信号Ａｓの下降勾配に合うまで負ピーク検出器２２
の放電時定数に従ってゆっくりと上昇する。この合った
点から値Ｖｍ１ｎは、後続の負ピークまでその勾配にほ
ぼ即座に追従し、その後は再びゆっくりと上昇し始める
。

上述のアルゴリズムを生成した閾値信号Ｖｓは、第４図
に於いて一転鎖線にて示される。上述した通り、基準電
圧Ｖｒによって、閾値信号Ｖｓの値はけっしてＶｒより
低くなることはない。

時間ＴＲ中は、検出器２１．２２は信号Ｖ　ｍａｘとＶ
　ｗｉｎのそれぞれを保持している。従って、ウィンド
ーＷ２の走査が行われている時は、２つの検出器２１と
２２は到達した状態から起動し、これによりＶｍａｘ　
、　Ｖｍｌｎ及びＶｓについての線図は第４図に示すよ
うな形状を呈することになる。

閾値信号Ｖｓについてのカーブは複数のポイントで信号
Ａｓについてのカーブと合っている。またその横座標に
は、２進出力信号を与えかつコンパレータ２６が切り換
わる時間Ｔ１、Ｔ２・・・が示されている。その２進信
号は次にバッファ１４（第１図参照）に格納されて、デ
ジタル６ビツト信号（３２レベル）と交互に出力回路１
６に印加されうる。

なお、出力回路１６は、制御装置１１の制御の下で、閾
値調整回路１７からの２進化信号と交互に、Ａ／Ｄ変換
器１２が規定する６４の有効レベルのながで予め設定さ
れた１つに対応して、制御装置１１が制御するセレクタ
２０によりバッファ１４からの６ビツト出カラインより
取り出した２進化信号をその出力回路の出ツノに於いて
有効とせしめうろことに留意されたい。

【図面の簡単な説明】

第１図は本発明の閾値調整回路を組込んだデジタル画像
走査装置を示す概略図、第２図は閾値調整回路のブロッ
ク回路図、第３図は第２図に示す閾値調整回路の詳細図
、第４図は第３図に示す調整回路の動作に於いて処理さ
れる信号を示す図である。

Claims

【特許請求の範囲】１、画素を走査し対応する電気読取信号を発生可能であ
り且つ前記の読取信号を直列に調整回路（１７、２６）
に送出可能な画素走査手段（１０）と、前記調整回路（
１７、２６）により制御され閾値に依存して２進モード
で前記の読取信号のデジタル値を格納するメモリ手段（
１４）とを備え、前記調整回路（１７、２６）は先に前
記画素走査手段（１０）より受信した正ピーク信号（Ｖ
ｍａｘ）と負ピーク信号（Ｖｍｉｎ）とに依存して前記
の読取信号の閾値（Ｖｓ）を規定することを特徴とする
デジタル画像走査装置用読取信号のデジタル化閾値の自
動調整回路。２、正ピーク検出器（２１）と、負ピーク検出器（２２
）と、前記の検出器（２１、２２）が検出する信号の線
形結合Ｖｓを発生する結合手段（２５）とを備えること
を特徴とする請求項１記載の回路。３、前記結合手段（２５）は画素のアナログ信号（Ｖａ
）に依存して前記の結合（Ｖｓ）を発生するよう構成さ
れていることを特徴とする請求項２記載の回路。４、前記結合手段（２５）は所定の基準信号（Ｖｒ）に
依存して動作することを特徴とする請求項３記載の回路
。５、前記結合手段（２５）は、メモリ内に格納可能な２
進信号を各画素の前記の読取信号に依存して規定するた
め前記の閾値信号（Ｖｓ）を発生することを特徴とする
請求項３又は４記載の回路。６、前記２進信号はヒステリシスを有するコンパレータ
（２６）により生成され、前記コンパレータは前記の閾
値信号（Ｖｓ）を前記の画素読取信号（Ａｓ）と比較す
ることを特徴とする請求項５記載の回路。７、前記検出器（２１、２２）のそれぞれは極めて短い
充電時定数とはるかに長い放電時定数とを有することを
特徴とする請求項７記載の回路。８、前記検出器（２１、２２）のそれぞれは数画素の信
号を受信する時間に相等する充電時定数を有するコンデ
ンサ（Ｃ１、Ｃ２）を備え、前記各コンデンサ（Ｃ１、
Ｃ２）の放電時定数は前記充電時定数の少なくとも２０
０倍であることを特徴とする請求項７記載の回路。９、前記正ピーク検出器（２１）は前記負ピーク検出器
（２２）の放電時定数の少なくとも５倍の放電時定数を
有することを特徴とする請求項８記載の回路。１０、前記結合手段（２５）はピーク信号の手段を生成
し、手段（ＲＶ２）は前記手段のパラメータを実験的に
変化させるために設けられることを特徴とする請求項５
乃至９のいずれか一項に記載の回路。１１、前記の結合での画素信号のパラメータを変化させ
る手段（ＲＶ１）を備えることを特徴とする請求項１０
記載の回路。１２、前記の検出器（２１、２２）は被読取り画素の位
置を感知する手段（ＳＷ１、ＳＷ２）により使用可能に
されうることを特徴とする請求項１乃至１１のいずれか
一項に記載の回路。