JPH01307280A - 薄膜素子の製造方法 - Google Patents
薄膜素子の製造方法Info
- Publication number
- JPH01307280A JPH01307280A JP63138725A JP13872588A JPH01307280A JP H01307280 A JPH01307280 A JP H01307280A JP 63138725 A JP63138725 A JP 63138725A JP 13872588 A JP13872588 A JP 13872588A JP H01307280 A JPH01307280 A JP H01307280A
- Authority
- JP
- Japan
- Prior art keywords
- transparent conductive
- etching
- conductive layer
- layer
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Light Receiving Elements (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ、産業上の利用分野
本発明は薄膜素子（例えばイメージセンサ、エレクトロ
ルミネッセンスなど）の製造方法に関するものである。
ルミネッセンスなど）の製造方法に関するものである。
口、従来技術
従来、薄膜素子を用いたデバイスとして、密着型イメー
ジセンサがファクシミリやイメージリーダー等における
画像（原稿）読み取り装置として開発されている。この
イメージセンサは、読み取り長さと同一寸法で原稿に対
してほぼ回着し、光電変換を行うように構成されている
。
ジセンサがファクシミリやイメージリーダー等における
画像（原稿）読み取り装置として開発されている。この
イメージセンサは、読み取り長さと同一寸法で原稿に対
してほぼ回着し、光電変換を行うように構成されている
。
第４図には、画像読み取り装置の一例を示したが、１は
原稿、２は照明用ＬＥＤ （発光ダイオード）アレイ、
３はセルフォックレンズアレイ、フは原稿１°のガイド
板、３０はイメージセンサ、３１はセンサアレイ基板、
Ａは受光素子部、Ｃは受光素子の駆動ＩＣ部である。こ
のような構成のイメージセンサ装置では、原稿１は照明
用ＬＥＤアレイ２により照明され、原稿１０面上の像は
反射光４としてセルフォックレンズアレイ３によりセン
サアレイ基板３１上の受光素子部Ａに例えば等倍の実像
として結像される。
原稿、２は照明用ＬＥＤ （発光ダイオード）アレイ、
３はセルフォックレンズアレイ、フは原稿１°のガイド
板、３０はイメージセンサ、３１はセンサアレイ基板、
Ａは受光素子部、Ｃは受光素子の駆動ＩＣ部である。こ
のような構成のイメージセンサ装置では、原稿１は照明
用ＬＥＤアレイ２により照明され、原稿１０面上の像は
反射光４としてセルフォックレンズアレイ３によりセン
サアレイ基板３１上の受光素子部Ａに例えば等倍の実像
として結像される。
ここで用いられるイメージセンサ３０としては、例えば
第′５図に示す如き構造のもの（こ、こてはシタットキ
バリア構造を示す。）３０が知られている。第５図にお
ＣＸで、３１はガラス基板、３２は第１の導体Ｎ士個別
電極、３３は水素を含んだ非晶蛍シリコンを主成分とし
た半厘体受光層、３４は透明電極、３５はＡ ｔ！ ｓ
Ａ ｕ等の導体層、６６は保護膜、６７は駆動ＩＣ１
６８は駆動ＩＣと導体層を接続する金属ワイヤでワイヤ
ーボンディング等で作られる。また、Ａ部は受光素子部
、８部は配線部、０部は駆動（ＩＣ）部である。
第′５図に示す如き構造のもの（こ、こてはシタットキ
バリア構造を示す。）３０が知られている。第５図にお
ＣＸで、３１はガラス基板、３２は第１の導体Ｎ士個別
電極、３３は水素を含んだ非晶蛍シリコンを主成分とし
た半厘体受光層、３４は透明電極、３５はＡ ｔ！ ｓ
Ａ ｕ等の導体層、６６は保護膜、６７は駆動ＩＣ１
６８は駆動ＩＣと導体層を接続する金属ワイヤでワイヤ
ーボンディング等で作られる。また、Ａ部は受光素子部
、８部は配線部、０部は駆動（ＩＣ）部である。
ところが、上記の如きイメージセンサにおいて、透明電
極（特に酸化インジウム−スズからなる透明導電膜）３
４上にアルミニウム膜を形成した後、フォトリソグラフ
ィーによってアルミニウム層３５を形成するに際し、次
のような問題が生じることが分った。即ち、このパター
ニングの工程において透明導電膜の腐食や溶解がおこり
、透明導電膜にピンホール、虫くいが発生したり、はな
はだしきは透明導電膜が溶解してしまうことがある。
極（特に酸化インジウム−スズからなる透明導電膜）３
４上にアルミニウム膜を形成した後、フォトリソグラフ
ィーによってアルミニウム層３５を形成するに際し、次
のような問題が生じることが分った。即ち、このパター
ニングの工程において透明導電膜の腐食や溶解がおこり
、透明導電膜にピンホール、虫くいが発生したり、はな
はだしきは透明導電膜が溶解してしまうことがある。
この問題の解決策として、従来は特開昭５９−８４５８
８号公報に示される様に、透明導電膜上に保護層を形成
して、ＡＩｌ膜と透明導電膜とが接触しない様にして処
理する方法が提案されている。これを第６図について説
明すると、まず第６Ａ図のように、絶縁性のガラス基板
４１上に金属クロムの電極４２を形成し、次いでこの上
に非晶質シリコン膜４３．４４を所定パターンに形成し
、次いで絶縁層４５を形成し、更にＩｎｚＯｓ Ｓｎ
Ｏｘ系の透明電極４７を所定パターンに形成する。次
いで、第６Ｂ図のように透明電極４７上を保護層として
のフォトレジスト５１で覆った後、第６Ｃ図のように全
面にＡ２４９を被着し、かつフォトレジスト５２でＡ１
４９の所定部分を覆う。次いで第６Ｄ図のように、フォ
トレジスト５２をマスクにしてＡＩＬをエツチングし、
第６Ｅ図のように、１１４９を所定パターンに残す。作
製されたデバイスは、フォトダイオードＰＤとリーク電
流防止用の分離（ブロッキング）ダイオードＢＤとが直
列接続されたものとなる。
８号公報に示される様に、透明導電膜上に保護層を形成
して、ＡＩｌ膜と透明導電膜とが接触しない様にして処
理する方法が提案されている。これを第６図について説
明すると、まず第６Ａ図のように、絶縁性のガラス基板
４１上に金属クロムの電極４２を形成し、次いでこの上
に非晶質シリコン膜４３．４４を所定パターンに形成し
、次いで絶縁層４５を形成し、更にＩｎｚＯｓ Ｓｎ
Ｏｘ系の透明電極４７を所定パターンに形成する。次
いで、第６Ｂ図のように透明電極４７上を保護層として
のフォトレジスト５１で覆った後、第６Ｃ図のように全
面にＡ２４９を被着し、かつフォトレジスト５２でＡ１
４９の所定部分を覆う。次いで第６Ｄ図のように、フォ
トレジスト５２をマスクにしてＡＩＬをエツチングし、
第６Ｅ図のように、１１４９を所定パターンに残す。作
製されたデバイスは、フォトダイオードＰＤとリーク電
流防止用の分離（ブロッキング）ダイオードＢＤとが直
列接続されたものとなる。
しかしながら、第６図に示した方法では、工程が複雑で
あり、その歩留りも低いものである。しかも、期待され
る程には透明導電膜の腐食及び溶解防止の効果はない。
あり、その歩留りも低いものである。しかも、期待され
る程には透明導電膜の腐食及び溶解防止の効果はない。
ハ０発明の目的
本発明の目的は、透明導電層の腐食、溶解を防止し、容
易かつ低コストに素子を作製できる方法を提供すること
にある。
易かつ低コストに素子を作製できる方法を提供すること
にある。
二４発明の構成及びその作用効果
即ち、本発明は、透明導電層上に形成した金属層のエツ
チング工程を経て薄膜素子を製造するに際し、前記金属
層のエツチング用のレジストを現像する現像工程におい
てｐＨ１３，０以下の現像液を使用して６０秒以内の現
像時間で現像を行う薄膜素子の製造方法に係るものであ
る。
チング工程を経て薄膜素子を製造するに際し、前記金属
層のエツチング用のレジストを現像する現像工程におい
てｐＨ１３，０以下の現像液を使用して６０秒以内の現
像時間で現像を行う薄膜素子の製造方法に係るものであ
る。
本発明によれば、透明導電層上の金属層のエツチング用
のレジストをマスクパターンに現像する際、現像液とし
てｐＨ１３，０以下という、アルカリ性をコントロール
した現像液を用いることによって、下地の金属層を変質
させることなしに現像できることが判明したのである。
のレジストをマスクパターンに現像する際、現像液とし
てｐＨ１３，０以下という、アルカリ性をコントロール
した現像液を用いることによって、下地の金属層を変質
させることなしに現像できることが判明したのである。
従って、金属層のエツチング時に、下地の透明導電層が
腐食又は溶解することもない。
腐食又は溶解することもない。
このことは、上記現像において、現像時間を６０秒以内
と比較的短い範囲に特定するという条件も伴うことによ
って、はじめて実現できるものである。即ち、ｐＨが１
３．０以下でも現像時間が６０秒を超えると、下地の透
明導電層の腐食が生じ、実用・上使用不可能となる。
と比較的短い範囲に特定するという条件も伴うことによ
って、はじめて実現できるものである。即ち、ｐＨが１
３．０以下でも現像時間が６０秒を超えると、下地の透
明導電層の腐食が生じ、実用・上使用不可能となる。
従って、透明導電層の腐食、溶解を防ぐためには、現像
液のｐＨが１３．０以下の条件と現像時間が６０秒以内
の条件との双方を満たすことが必須不可欠である。結果
を一層良好とするには、ｐＨは１０〜１３．０であるの
が望ましい。ｐＨ１３，０以下とすれば、上記の効果に
加えて現像液としそ通常の液を使用でき、またｐ）（を
１０以上とすれば現像能力を良好にできる。また、現像
時間は１０〜６０秒とするのが望ましい、１０秒以上で
は均一な現像が可能であり、また６０秒を超えると透明
導電層の腐食、溶解が進む。
液のｐＨが１３．０以下の条件と現像時間が６０秒以内
の条件との双方を満たすことが必須不可欠である。結果
を一層良好とするには、ｐＨは１０〜１３．０であるの
が望ましい。ｐＨ１３，０以下とすれば、上記の効果に
加えて現像液としそ通常の液を使用でき、またｐ）（を
１０以上とすれば現像能力を良好にできる。また、現像
時間は１０〜６０秒とするのが望ましい、１０秒以上で
は均一な現像が可能であり、また６０秒を超えると透明
導電層の腐食、溶解が進む。
本発明の上記現像条件で現像すれば、透明導電層の腐食
等を効果的に防止できるので、第６図で述べたような複
雑な対策を講じる必要はなく、容易かつ低コストに素子
を製造することができる。
等を効果的に防止できるので、第６図で述べたような複
雑な対策を講じる必要はなく、容易かつ低コストに素子
を製造することができる。
本発明で用いる上記の現像液としては、第三リン酸塩、
水酸化アルカリ、硅酸塩のアルカリ液、４級アミン（例
えばテトラメチルアンモニウムハイドロオキシド）等が
あり、カチオンはナトリウム、カリウム、アンモニウム
等であってよい、必要に応じて界面活性剤を添加しても
良い。
水酸化アルカリ、硅酸塩のアルカリ液、４級アミン（例
えばテトラメチルアンモニウムハイドロオキシド）等が
あり、カチオンはナトリウム、カリウム、アンモニウム
等であってよい、必要に応じて界面活性剤を添加しても
良い。
また、本発明において、薄膜素子を構成する上記金属層
は特にアンモニウム層とし、スパッタ、蒸着等で形成す
る。また上記透明導電層は、スズを含有したＩｎｚｏｓ
（ＩＴｏ） 、Ｓｎ ＯＨ等で形成され、かつスパ
ッタ、蒸着により成膜することができる。この透明導電
層は絶縁性基板上に設けることができるが、絶縁性基板
はガラス、セラミックス、アルミナ基板などであってよ
い。
は特にアンモニウム層とし、スパッタ、蒸着等で形成す
る。また上記透明導電層は、スズを含有したＩｎｚｏｓ
（ＩＴｏ） 、Ｓｎ ＯＨ等で形成され、かつスパ
ッタ、蒸着により成膜することができる。この透明導電
層は絶縁性基板上に設けることができるが、絶縁性基板
はガラス、セラミックス、アルミナ基板などであってよ
い。
使用可能な上記レジストとしては、通常のフォトリソグ
ラフィーで使用されるレジストは使用可能であり、ノボ
ラックレジン−〇−キノンジアジド化合物をベースとす
るポジ型、環状ゴム−ビスアジド化合物をベースとする
、あるいはポリ桂皮酸ビニルをベースとするネガ型、そ
の他のレジストであってよい、膜厚は任意で良いが、好
ましくは２０００人〜１．５μｍである。
ラフィーで使用されるレジストは使用可能であり、ノボ
ラックレジン−〇−キノンジアジド化合物をベースとす
るポジ型、環状ゴム−ビスアジド化合物をベースとする
、あるいはポリ桂皮酸ビニルをベースとするネガ型、そ
の他のレジストであってよい、膜厚は任意で良いが、好
ましくは２０００人〜１．５μｍである。
このレジストをマスクとして上記の金属層をエツチング
するエツチング液も通常のもの、例えばＨｓ Ｐ Ｏａ
ＨＮ ０３ Ｈｚ Ｏ系であッテよい、またＨ
Ｊ Ｐ Ｏａ Ｈｔ Ｏ系でもよい。
するエツチング液も通常のもの、例えばＨｓ Ｐ Ｏａ
ＨＮ ０３ Ｈｚ Ｏ系であッテよい、またＨ
Ｊ Ｐ Ｏａ Ｈｔ Ｏ系でもよい。
また、上記透明導電層と金属層との間には他の薄膜が存
在しても良い０例えば半導体膜（非晶質ＳｉやポリＳｉ
）、金属膜（Ｃｒ ％ Ｍ Ｏｓ Ｔａ ５ＷＳＴＬ、
Ａｕ５ＰｄＳＰｔ、Ｎ１５ＣＯＳＶ等）、酸化膜や窒化
膜（Ｓ ｉ Ｎ、Ｓ ｉ Ｏ２、Ｔ ｉ ０Ｈ１ＣＩＯ
□など）が透明導電層と金属層との間に存在していてよ
い、この場合にも、本発明での現像条件に依らないで現
像すると、下地の透明導電層の腐食等を防止することが
できない。
在しても良い０例えば半導体膜（非晶質ＳｉやポリＳｉ
）、金属膜（Ｃｒ ％ Ｍ Ｏｓ Ｔａ ５ＷＳＴＬ、
Ａｕ５ＰｄＳＰｔ、Ｎ１５ＣＯＳＶ等）、酸化膜や窒化
膜（Ｓ ｉ Ｎ、Ｓ ｉ Ｏ２、Ｔ ｉ ０Ｈ１ＣＩＯ
□など）が透明導電層と金属層との間に存在していてよ
い、この場合にも、本発明での現像条件に依らないで現
像すると、下地の透明導電層の腐食等を防止することが
できない。
ホ、実施例
以下、本発明の実施例を述べる。
ス１ｊ１゜
この実施例は、第５図で示した如きイメージセンサの製
造に係るものであり、第１図にその受光素子部の作製手
順を拡大して示した。
造に係るものであり、第１図にその受光素子部の作製手
順を拡大して示した。
即ち、まず第１Ａ図のように、ホウケイ酸ガラス（コー
ニング＃７０５９）からなる絶縁性基板３１上に、スパ
ッタでＣｒ（膜厚１５００人）を付着してパターニング
することにより導電１１１３２を形成し、次いで、この
上にＣＶＤによって水素含有非晶質Ｓｉの受光層３３（
膜厚１μｍ）を形成した後、ＩＴＯターゲット（Ｉｎｚ
ｏｚ 、Ｓｎを５％含有）のスパッタで堆積させたＩＴ
Ｏをパターニングして厚さ１０００人の通明導電膜３４
を形成した。受光層３３を形成するには、ドライエツチ
ング法によった。高周波を用いたりアクティブイオンエ
ツチング装置を用い、ＣＦ、と０．ガスを用いた０条″
件はＣＦａ １００ ｓｃｃｍｓ Ｏ！１０５ｃｃ
ｓ＋、圧力６７Ｐａ。
ニング＃７０５９）からなる絶縁性基板３１上に、スパ
ッタでＣｒ（膜厚１５００人）を付着してパターニング
することにより導電１１１３２を形成し、次いで、この
上にＣＶＤによって水素含有非晶質Ｓｉの受光層３３（
膜厚１μｍ）を形成した後、ＩＴＯターゲット（Ｉｎｚ
ｏｚ 、Ｓｎを５％含有）のスパッタで堆積させたＩＴ
Ｏをパターニングして厚さ１０００人の通明導電膜３４
を形成した。受光層３３を形成するには、ドライエツチ
ング法によった。高周波を用いたりアクティブイオンエ
ツチング装置を用い、ＣＦ、と０．ガスを用いた０条″
件はＣＦａ １００ ｓｃｃｍｓ Ｏ！１０５ｃｃ
ｓ＋、圧力６７Ｐａ。
ＲＦパワー５０Ｗである。
次いで第１Ｂ図のように、Ａｌｌターゲットをスパッタ
してＡｊ！膜３５を全面に厚さ１．０μｍに堆積させ、
更にこの上にヘキストＡ Ｚ −１３５０からなるフォ
トレジスト３６をスピンナーにて厚さ１．０μｍに塗布
した。このレジストは、１０５℃で４０分間クリーンオ
ープン中でプリベークした。
してＡｊ！膜３５を全面に厚さ１．０μｍに堆積させ、
更にこの上にヘキストＡ Ｚ −１３５０からなるフォ
トレジスト３６をスピンナーにて厚さ１．０μｍに塗布
した。このレジストは、１０５℃で４０分間クリーンオ
ープン中でプリベークした。
次いで第１Ｃ図のように、フォトレジスト３６を次のＡ
Ｉエツチングのために所定パターンに露光後に現像処理
し、エツチングマスクとして残した。第１０図は、フォ
トレジスト３６をマスクとして下地のＡｆｆｉ３５をエ
ツチングした状態を示す。
Ｉエツチングのために所定パターンに露光後に現像処理
し、エツチングマスクとして残した。第１０図は、フォ
トレジスト３６をマスクとして下地のＡｆｆｉ３５をエ
ツチングした状態を示す。
第１Ｅ図は、フォトレジスト３６を溶解除去した素子を
示すが、受光素子としては光４は透明導電、膜３４側か
ら入射せしめられる。
示すが、受光素子としては光４は透明導電、膜３４側か
ら入射せしめられる。
上記において、第１Ｃ図に示したフォトレジスト３６の
現像工程で、１０％Ｎａ、ＰＯ，液を原液として用い、
１０％Ｈｔ ｓｏａでｐＨの異なる下記表−１の各現像
液１〜７を調製した。
現像工程で、１０％Ｎａ、ＰＯ，液を原液として用い、
１０％Ｈｔ ｓｏａでｐＨの異なる下記表−１の各現像
液１〜７を調製した。
表−１
そして、これらの各現像液（温度は２２℃）によってフ
ォトレジＸ）３６を現像処理したところ、下記表−２に
示す結果が得られたくレジストが溶解するのに要する時
間は３０秒）。
ォトレジＸ）３６を現像処理したところ、下記表−２に
示す結果が得られたくレジストが溶解するのに要する時
間は３０秒）。
但し、同表において、
ＯＡｆｆｉエツチング（第１０図）時にＩＴ。
３４ば腐食されず。
Δ Ａｎエツチング（第１０図）時にＩＴＯ３４は若干
腐食され、実用上使用不可。
腐食され、実用上使用不可。
Ｘ Ａｌｌエツチング（第１Ｄ図）時にＩＴＯ３４は
腐食され、使用不可。
腐食され、使用不可。
表−２
この結果から、本発明に基づいて現像液のｐＨを１３．
０以下、現像時間を６０秒以内としてフォトレジストの
現像を行うことにより、ＩＴＯの腐食を抑え、良好な膜
を形成できることが明らかである。
０以下、現像時間を６０秒以内としてフォトレジストの
現像を行うことにより、ＩＴＯの腐食を抑え、良好な膜
を形成できることが明らかである。
叉血皿ｌ
この例では、第２図に示す如くに受光素子を作製する。
まず第２Ａ図のように、ホウケイ酸ガラス（コーニング
＃７０５９）の絶縁性基板３１上に、実施例１と同様に
ＩＴＯ透明導電膜（厚さ１０００人）３４を所定パター
ンに形成し、この上に２極式グロー放電ＣＶＤ装置で１
０％Ｓ ｉ Ｈａガス、を含むＨ２ガスをＩ Ｔｏｒｒ
導入してグロー放電分解させて非晶質シリコンを堆積さ
せ、これをエツチングして厚さ５０００人の受光層Δ３
を形成した。そして次に、この上にＡｌ５ （厚さ１．
５μｍ）をスパッタで堆積させた。
＃７０５９）の絶縁性基板３１上に、実施例１と同様に
ＩＴＯ透明導電膜（厚さ１０００人）３４を所定パター
ンに形成し、この上に２極式グロー放電ＣＶＤ装置で１
０％Ｓ ｉ Ｈａガス、を含むＨ２ガスをＩ Ｔｏｒｒ
導入してグロー放電分解させて非晶質シリコンを堆積さ
せ、これをエツチングして厚さ５０００人の受光層Δ３
を形成した。そして次に、この上にＡｌ５ （厚さ１．
５μｍ）をスパッタで堆積させた。
次いで第２Ｂ図のように、実施例１と同様にしてフォト
レジスト３６を現像処理によって所定パターンに設け、
更にこれをマスクとしてＡＩ！層３５をエツチングして
第２Ｃ図の如き素子構造を作製する。この素子の受光面
は基板３１側である。
レジスト３６を現像処理によって所定パターンに設け、
更にこれをマスクとしてＡＩ！層３５をエツチングして
第２Ｃ図の如き素子構造を作製する。この素子の受光面
は基板３１側である。
上記において、第２Ｂ図に示したフォトレジスト３６の
現像工程で、０．０５ＭのＮａｚＨＰＯａと０．１Ｍの
ＮａＯＨとを用い、その混合比率を種々変化させて下記
表−３の各現像液８〜１１を調製した。
現像工程で、０．０５ＭのＮａｚＨＰＯａと０．１Ｍの
ＮａＯＨとを用い、その混合比率を種々変化させて下記
表−３の各現像液８〜１１を調製した。
表−３
そして、これらの各現像液（温度は２２℃）によってフ
ォトレジスト３６を現像処理したところ、下記表−４に
示す結果が得られた（レジストが溶解するのに要する時
間は３０秒）。
ォトレジスト３６を現像処理したところ、下記表−４に
示す結果が得られた（レジストが溶解するのに要する時
間は３０秒）。
表−４
この結果も、本発明に基づいて現像液のｐＨを１３．０
以下、現像時間を６０秒以内としてフォトレジストの現
像を行うことにより、ＩＴＯの腐食を抑え、良好な膜を
形成できることを示している。
以下、現像時間を６０秒以内としてフォトレジストの現
像を行うことにより、ＩＴＯの腐食を抑え、良好な膜を
形成できることを示している。
１施■工
この例では、第３図に示す如くに薄膜素子を作製する。
即ち、基本的には第２Ｂ図と同様の工程によって、フォ
トレジスト３６をマスクにして下地のＡＮＮａ５をエツ
チングするのであるが、ここではＡ１層３５と透明導電
膜３４との間に金属層、（ＣｒやＭｏ等）３７を設け、
Ａ１層３５と透明導電膜３４とを電気的に接続する構造
にしている。
トレジスト３６をマスクにして下地のＡＮＮａ５をエツ
チングするのであるが、ここではＡ１層３５と透明導電
膜３４との間に金属層、（ＣｒやＭｏ等）３７を設け、
Ａ１層３５と透明導電膜３４とを電気的に接続する構造
にしている。
このようにすれば、再配線を接続することができるが、
この構造を形成するに際し、第３図のようにフォトレジ
スト３６の現像が必要である。そして、この現像条件と
して本発明の条件（例えば実施例２の条件）で現像する
ことによって、ＩＴＯ３４の腐食をやはり効果的に防止
できる。
この構造を形成するに際し、第３図のようにフォトレジ
スト３６の現像が必要である。そして、この現像条件と
して本発明の条件（例えば実施例２の条件）で現像する
ことによって、ＩＴＯ３４の腐食をやはり効果的に防止
できる。
なお、上記した実施例は、本発明の技術的思想に基づい
て種々変形することができる。例えば、透明導電膜やＡ
ｌ膜等の金属膜を他の材質にしてもよいし、素子の構造
も上述の例のものに限定されることはない、素子は上述
のイメージ（光）センサ以外の例えばエレクトロルミネ
ッセンス用の素子であってよく、要は透明導電層上に金
属層を形成してこれをエツチングする工程を経て製造さ
れるような素子であればよい。第１図の例で、受光層３
３も非晶質シリコン以外の例えば単結晶シリコンで形成
してよい。センサの駆動方式もＩＣ駆動タイプ、マトリ
ックスタイプ等が可能である。
て種々変形することができる。例えば、透明導電膜やＡ
ｌ膜等の金属膜を他の材質にしてもよいし、素子の構造
も上述の例のものに限定されることはない、素子は上述
のイメージ（光）センサ以外の例えばエレクトロルミネ
ッセンス用の素子であってよく、要は透明導電層上に金
属層を形成してこれをエツチングする工程を経て製造さ
れるような素子であればよい。第１図の例で、受光層３
３も非晶質シリコン以外の例えば単結晶シリコンで形成
してよい。センサの駆動方式もＩＣ駆動タイプ、マトリ
ックスタイプ等が可能である。
センサ自体も密着型以外にもできる。
へ０発明の作用効果
本発明は上述の如く、レジストの現像液ｐＨを１３．０
以下、現像時間を６０秒以内としているので、下地の透
明導電層の腐食等を効果的に防止でき、複雑な対策を講
じる必要はなく、容易かつ低コストに素子を製造するこ
とができる。
以下、現像時間を６０秒以内としているので、下地の透
明導電層の腐食等を効果的に防止でき、複雑な対策を講
じる必要はなく、容易かつ低コストに素子を製造するこ
とができる。
第１図〜第３図は本発明の実施例を示すものであって、
第１Ａ図、第１８図、第１Ｃ図、第１０図、第１Ｅ図は
第１の実施例による薄膜素子の製造方法をその主要段階
について順次示す各断面図、第２Ａ図、第２８図、第２
Ｃ図は第２の実施例による薄膜素子の製造方法をその主
要段階について順次示す各断面図、 第３図は第３の実施例による薄膜素子の製造方法の一主
要段階を示す断面図 である。 第４図〜第６図は従来例を示すものであって、第４図は
画像読み取り装置の概略図、 第５図は密着型イメージセンサの要部断面図、第６Ａ図
、第６日図、第６Ｃ図、第６０図、第６Ｅ図は薄膜素子
の製造方法をその主要段階について順次示す各断面図 である。 なお、図面に用いられている符号において、１ ・・・
・原稿 ２ ・・・・照明用ＬＥＤアレイ ３ ・・・・セルフォックレンズアレイ４ ・・・・光 ３０・・・・イメージセンサ ３１・・・・基板 ３２．３５．３７ ・・・・導電層 ３３・・・・受光層 ３４・・・・透明導電層 ３６・・・・フォトレジスト Ａ ・・・・受光素子部 Ｂ ・・・・配線部 Ｃ・・・・駆動（ＩＣ）部 である。 代理人 弁理士 逢 坂 末 弟１Ａ図 第１８図 第１Ｃ図 第１Ｄ図 第１Ｅ図 第２Ａ図 第２Ｂ図 第２Ｃ図 第３図 第４図 第５図
第１の実施例による薄膜素子の製造方法をその主要段階
について順次示す各断面図、第２Ａ図、第２８図、第２
Ｃ図は第２の実施例による薄膜素子の製造方法をその主
要段階について順次示す各断面図、 第３図は第３の実施例による薄膜素子の製造方法の一主
要段階を示す断面図 である。 第４図〜第６図は従来例を示すものであって、第４図は
画像読み取り装置の概略図、 第５図は密着型イメージセンサの要部断面図、第６Ａ図
、第６日図、第６Ｃ図、第６０図、第６Ｅ図は薄膜素子
の製造方法をその主要段階について順次示す各断面図 である。 なお、図面に用いられている符号において、１ ・・・
・原稿 ２ ・・・・照明用ＬＥＤアレイ ３ ・・・・セルフォックレンズアレイ４ ・・・・光 ３０・・・・イメージセンサ ３１・・・・基板 ３２．３５．３７ ・・・・導電層 ３３・・・・受光層 ３４・・・・透明導電層 ３６・・・・フォトレジスト Ａ ・・・・受光素子部 Ｂ ・・・・配線部 Ｃ・・・・駆動（ＩＣ）部 である。 代理人 弁理士 逢 坂 末 弟１Ａ図 第１８図 第１Ｃ図 第１Ｄ図 第１Ｅ図 第２Ａ図 第２Ｂ図 第２Ｃ図 第３図 第４図 第５図
Claims (1)
- １、透明導電層上に形成した金属層のエッチング工程を
経て薄膜素子を製造するに際し、前記金属層のエッチン
グ用のレジストを現像する現像工程においてｐＨ１３．
０以下の現像液を使用して６０秒以内の現像時間で現像
を行う薄膜素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63138725A JPH01307280A (ja) | 1988-06-06 | 1988-06-06 | 薄膜素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63138725A JPH01307280A (ja) | 1988-06-06 | 1988-06-06 | 薄膜素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01307280A true JPH01307280A (ja) | 1989-12-12 |
Family
ID=15228695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63138725A Pending JPH01307280A (ja) | 1988-06-06 | 1988-06-06 | 薄膜素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01307280A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0603622A1 (en) * | 1992-12-22 | 1994-06-29 | Matsushita Electric Industrial Co., Ltd. | Thin-film transistor array and method of fabricating the same |
| JP2020140980A (ja) * | 2019-02-26 | 2020-09-03 | ローム株式会社 | 電極構造および半導体発光装置 |
-
1988
- 1988-06-06 JP JP63138725A patent/JPH01307280A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0603622A1 (en) * | 1992-12-22 | 1994-06-29 | Matsushita Electric Industrial Co., Ltd. | Thin-film transistor array and method of fabricating the same |
| JP2020140980A (ja) * | 2019-02-26 | 2020-09-03 | ローム株式会社 | 電極構造および半導体発光装置 |
| US11664477B2 (en) | 2019-02-26 | 2023-05-30 | Rohm Co., Ltd. | Electrode structure and semiconductor light-emitting device having a high region part and a low region part |
| US11901489B2 (en) | 2019-02-26 | 2024-02-13 | Rohm Co., Ltd. | Electrode structure and semiconductor light-emitting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1822350B (zh) | 制造薄膜晶体管的方法 | |
| KR920005538B1 (ko) | 비정질실리콘 박막트랜지스터 어레이 기판의 제조방법 | |
| KR101199937B1 (ko) | 포토레지스트의 가장자리부의 버의 형성방법과 어레이 기판의 제조방법 | |
| TWI243270B (en) | Liquid crystal display device and manufacturing method thereof | |
| US8053295B2 (en) | Liquid crystal display device and method of fabricating the same | |
| US7785940B2 (en) | TFT array substrate and method for fabricating the same | |
| KR970011972A (ko) | 투과형 액정 표시 장치 및 그 제조 방법 | |
| JPH0290629A (ja) | 自己整合薄膜トランジスタの製造方法 | |
| CN101034262A (zh) | 一种薄膜晶体管液晶显示器的阵列基板的制作方法 | |
| JP4472990B2 (ja) | 反射型液晶表示装置及びその製造方法 | |
| JP5741992B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 | |
| CN112786754A (zh) | 一种金属图案的制造方法以及半导体器件 | |
| US6999152B2 (en) | Method of fabricating liquid crystal display | |
| JP3611618B2 (ja) | 非晶質導電膜のパターニング方法 | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| CN110610949A (zh) | 阵列基板的制作方法及阵列基板 | |
| JPH01307280A (ja) | 薄膜素子の製造方法 | |
| KR100663624B1 (ko) | 액정표시장치 제조방법 | |
| KR100648214B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JP2003207774A (ja) | 半透過型液晶表示装置およびその製造方法 | |
| TW200402586A (en) | Reflection-transmission type liquid crystal display device and method for manufacturing the same | |
| KR960012270B1 (ko) | 투명 도전성기관 제조방법 | |
| JP2774791B2 (ja) | 電子デバイス | |
| KR20020028014A (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100235304B1 (ko) | Fed용 스페이서의 제조방법 |