JPH01309471A - 画質調整回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はテレビジョン受像機等の画像再生装置のビデオ
信号処理回路に於ける２次微分方式を用いた画質調整回
路に関する。

（従来の技術） 一般に、テレビジョン受像機等の画像の輪郭を明確にし
て鮮明な画像を再生するのに映像信号が急激に変化する
部分にプリシュート、オーバーシュートを付加すれば良
いことが知られている。

そのためには、映像信号の周波数特性を調整すれば良く
、この様な回路を画質調整回路（或は、アパーチャー回
路）と呼んでいる。この様な回路に於いて、既に２次微
分方式と呼ばれる方式がある。この方式は遅延線やり、
Ｃ，Ｒ部品を用いて２次微分波形を作る場合が多く、大
形テレビ等の高画質化が要求される機種に適した方式で
ある。

その理由はプリシュート、オーバーシュートが等量に画
像の輪郭部に付加され、バランスの良い輪郭補正が行な
えるからである。

第６図は２次微分方式の画質調整回路の基本的な回路構
成を示すものである。第６図において、　■（画質調整
回路は加算器１．２．３と、遅延線４゜５（各遅延時間
はτ）と、増幅器６．７とで構成＝　５　＝ されている。その回路各部の波形を第７図に示す。

端子１１から第７図（ａ）のような入力信号が加えられ
ると、加算器１において原信号（ａ）と２×τ遅延され
た信号（Ｃ）が加算され、（ｄ）のような信号を得る。

次に、加算器２にて前記信＠（ｄ）を増幅器６で（−１
／２　）倍した信号と、τ遅延された第７図（ｂ）の信
号が加算され信号（ｅ）を得る。

この信号（ｅ）がいわゆる２次微分波形である。この信
号（ｅ）は増幅器７で０倍に増幅され、加算器３におい
てτ遅延した信号（ｂ）と加算され、エツジ部にプリシ
ュート、オーバーシュートが付加された信号で輪郭強調
された（ｆ）を端子１２に出力する。

これらの動作を数式にて示すと、入力信号Ｖ　１（ｔ）
＝　Ｓｉｎωｔとすれば、信号（ｂ）はｓｔｎω（ｔ−
ｒ）、信号（Ｃ）はｓｉｎω（ｔ−２τ）となり、出力
信号ｖｏｍは ）（Ｕ＝ｓｉｎω（ｔ−ｒ＞＋Ｇ［ｓｉｎω（ｔ−ｒ＞
　−一　［Ｓｉｎωｔ−）−ｓｉｎω（ｔ−２ｒ））］
＝　（ｉ　＋Ｑ（１−ｃｏｓωｔ））　ｓｉｎω（トｒ
　）　　　　　　　　　　　　　　　　　−、曲（＋　
）と表される。但し、ｔは時間、ωは角周波数であ−〇
　− る。この（１）式はピーク周波数ｆｐｎを持つくし形特
性であることがＪ：＜知られている。ここで、ｆ’　ｐ
ｎ　＝　（２ｎ−１）／　２τ　（ｎ＝１．２，３．・
・・）　・・・（２）である。例えばて−１００ｎｓｅ
ｃとすれば、ｆ’　ｐ１＝＝　１　／　（２ｘ　１００
ｘ　１０−”）　＝　５　［ＨＨｚｌ刀なわら、５ＭＨ
ｚ点が最も強調され持ち上がる周波数特性となる。画質
の補正量は（１）式のＧを用いると、 ２Ｎ　Ｏ（＋（１＋Ｇ）　　　　　・・・・・・（３）
で示される。

ところで、以上のような２数機分方式の画質調整回路の
場合、入力される原信号に対して輪郭を強調すること（
シャープモード）はできるが、輪郭を鈍らせること（ラ
フ１〜モード）はできない。

例えば、入力信号のＳ／Ｎが悪い場合や、リンギングが
生じている場合など、画質をソ７１〜にしたい場合が生
じる。この様な要求に対して、従来は、例えば第８図に
示すｊ：うに原信号（ａ）をローパスフィルタにより高
域成分を落とし、（ｂ）に示すにうな波形にする方法が
用いられている。しかし、ローパスフィルタを通過する
と時間τｄだ【プ信号が遅延する。

一般に、画質調整は輝度信号に補正を加えるため、（１
）式に示すように、補正信号はτだけ遅延される（第７
図（ｆ）参照）ので、色信号もこれに合わせて時間合せ
を行なっている。しかし、ラフ１〜モードにしようとす
ると、輝度信号は更にローパスフィルタで遅延され、し
かもその量は高域成分の落とし方により変化するので、
色信号を−４合ぜることは不可能である。これを実現し
たとしても回路規模が膨大となる。このことは特に高精
細度テレビジョン受像機の様な広帯域映像信号処理回路
では問題になる。つまり、輝度信号と色信号の時間は厳
しく時間管理官る必要があるからである。

（発明が解決しようとする課題） 以上のにうに、従来の遅延素子を用いた２数機分方式の
画質調整回路では、容易にはシャープからソフトまで連
続して輪郭を変えることができなかった。また、実現し
たとしても、回路の規模が大きくなってしまうという欠
点があった。

そこで、本発明は上記問題を解決づる為に、簡単な構成
により、映像信号の輪郭をソフＩ〜からシャープまで容
易に連続して制御でき、しかもバランスの良い補正が可
能で、且つＩＣ化にも好適な画質調整回路を提供するこ
とを目的とする。

［発明の構成］ （課題を解決するための手段） すなわち、この画質調整回路に係る第１の発明は、映像
信号を遅延して第１の遅延信号として出力する第１の遅
延手段と、前記第１の遅延信号を遅延して第２の遅延信
号として出力り”る第２の遅延手段と、前記映像信号及
び第２の遅延信号を加算する第１の加算手段と、前記映
像信号及び第１、第２の遅延信号を加算する第２の加算
手段と、共通の負荷を右するベース接地形の第１の増幅
器と、直流電圧によって利得制御可能な二重平衡形炸動
増幅器とを具備し、前記二重平衡形差動増幅器はそれぞ
れ前記直流電圧によって利得制御可能な第１．第２０差
動増幅回路を構成され、第１の差動増幅回路の駆動電流
を前記第１の加算手段の出力と、前記第１の遅延信号に
応じて制御し、第２の差動増幅回路の駆動電流は基準電
圧によって制御し、これらの差動増幅回路の二重平衡差
分出力を前記共通の負荷に供給するようにし、一方第１
の増幅器の駆動電流を前記第２の加算手段の出力に応じ
て制御し、この出力を前記共通の負荷に供給するように
して構成される。

また、第２の発明は、前記第１の増幅器をエミッタ接地
形とし、この第１の増幅器の駆動電流を前記第１の遅延
信号に応じて制御し、前記第２の加算手段は前記映像信
号及び第２の遅延信号を加算する様にし、前記二重平衡
形差動増幅器の第２の差動増幅回路の駆動電流は、前記
第２の加算手段の出力と前記第１の遅延信号に応じて制
御するようにしたことを特徴とするものである。

更に、第３の発明は、前記第１の増幅器をエミッタ接地
形とし、前記第２の加算手段は前記映像信号及び第２の
遅延信号を加算する様にし、この第２の加算手段の出力
と前記第１の遅延信号によ−　１〇　− り駆動電流を制御し、反転出力を得る第２の増幅器を設
り、この第２の増幅器の出力により前記第２の差動増幅
回路の駆動電流を制御することを特徴とするものである
。

（作用） 上記構成ににす、共通の負荷に接続された出力端子に出
力される映像信号は、バランス良く、その輪郭部が鈍っ
たソフトモードから、２数機分波形により輪郭補正され
たシャープモードまで、その補正量を直流電圧により広
範囲に可変でき、ラフ１〜モード時に信）Ｊの遅れも無
く、しかも回路構成は簡単でありＩＣ化にも適している
。

（実施例） 以下、図面に基づいて本発明の詳細な説明する。

第１図は本発明の一実施例の画質調整回路を示す回路図
である。

第１図において、ｅｌ　、ｅ２　、ｅ３はそれぞれ映像
信号、第１の遅延信号、第２の遅延信号を発生ずる信号
源であり、ｅｌ　＝ｍ１　・　ｓｉｎωｔ。

ｅ２　＝ｍ２　−　　ｓｉｎω　（ｔ−τ）、ｅ３　　
＝ｍ３　　・　ｓｉｎω（ｔ−２τ）と表わされる。ｍ
ｌ　、第２　、第３は各信号の振幅レベルを示す。

１０１は二重平衡形差動増幅器であり、１〜ランジスタ
Ｑｌ　、Ｑ３　、Ｑ４と抵抗Ｒ７からなる第１の差動増
幅回路とトランジスタＱ２　、　Ｑ５　、　ＱＢと抵抗
Ｒ８からなる第２の差動増幅回路にＪ、す、その二重平
衡形動分出力を負荷抵抗Ｒ９に供給づるように構成され
ている。そして、トランジスタＱ１のエミッタには、抵
抗Ｒ２を介して信号ｅ１が、抵抗Ｒ４を介して信号ｅ３
がそれぞれ加算するように、加算手段を備えている。こ
の加算信号に対しトランジスタＱ１はベース接地形増幅
器として動作し、前記第１の差動増幅回路の駆動電流を
制御する。

ざらに、トランジスタＱ１のベースには信号ｅ２を加え
、トランジスタＱ１はエミッタ接地形増幅器として動作
し、同様に前記第１の差動増幅回路の駆動電流を制御す
る。

前記第２の差動増幅回路は、トランジスタＱ２のベース
に接続した基１＄電圧源Ｖ１により駆動される。端子１
１３，１１４には利得制御電圧ＶＣを加えて、１〜ラン
ジスタＱ３　、　Ｑ４　、　Ｑ５　、　ＱＢのベース電
圧を可変し、萌記二重平衡形差動増幅器１０１０利冑を
制御する。

トランジスタＱ７と抵抗Ｒ６は、ベース接地形増幅回路
で構成づる第１の増幅器１０２であり、そのエミッタに
は抵抗Ｒ１を介して信号ｅ１が、抵抗Ｒ３を介して信号
ｅ３が、抵抗Ｒ５を介して信号ｅ２がそれぞれ加算する
ように、加算手段を備えている。この加算信号により、
第１の増幅器１０２の駆動電流を制御する。そして、こ
の出力が前記共通の負荷抵抗Ｒ９に供給するように接続
されている。共通の負荷抵抗Ｒ９の一喘は出ノｙｍ子１
０９に接続され、出力信号ｅｏが取出される。

端子１１１には電源電圧を印加する。

以上の構成において、第１の増幅器１０２の各　ｌ信号
ｅ１　、ｅ２　、ｅ３に対する利得は概路次のよ　ｌう
になる。入力信号ｅ１　、ｅ２　、ｅ３に対する利得を
それぞれＡ１　、Ａ２　、Ａ３と覆れば、＝　１３− Ａｉ　　＝Ｒ９／Ｒ１・・・・・・（４）Ａ２　＝Ｒ９
／Ｒ５・・・・・・（５）Ａ３　＝Ｒ９／Ｒ３・・・・
・・（６）又、前記二重平衡形差動増幅器１０１の最大
利得時の各信号ｅ１　、ｅ２　、ｅ３に対する利得は次
の様になる。入力信号ｅｌ　、ｅ２　、ｅ３に対する利
得をそれぞれＡ４　、Ａ５　、Ａ６とすれば、Ａ４　＝
Ｒ９／Ｒ２・・・（７） Ａ５　＝Ｒ９／　（Ｒ２／／？４　／／Ｒ７）　　・・
・（８）Ａ６　＝Ｒ９／Ｒ４・・・（９） ここで、△４’、Ａ５　、Ａ６は利得制御電圧Ｖｃによ
り可変できる。

入力信号は前述のようにｅｌ　＝ｍ１−　５ｉｎＬＪＪ
ｔ　。

ｅ２　＝ｍ２　・ｓｉｎω（ｔ−τ）　、　ｅ３　＝ｍ
３−　　ｓｉｎω（ｔ−２τ）であり、ｍｌ　、第２　
、第３と前記各利得Ａ１−八〇の関係を、 ！ とすれば、第１の増幅器１０２を介して端子１０９に出
力される信号ＶＯＩは、 ＶＯ１＝Ａ　Ｉ−ｍ　１−　ｓｉｎωｔ　＋Ａ　２−ｍ
　２−　ｓ：ｎω（ｔ−τ）　＋Ａ　３−ｒｎ　３−　
ｓｉｎω（ｔ−２ｒ）＝　（１−α（１−ｃｏｓωｔ）
）　ｓｉｎω（ｔ−τ）　　　　　　　　　　　”””
（１１）前記二重平衡形差動増幅器１０１を介して端子
１０９に出力される信号ＶＯ２は、 ＶＯ２＝Ａ　４−　ｍ　１　・５ｉｌｌωｉ＋△５−ｍ
　２−　ｓｉｒ＋ω（ｔ−τ）　＋Ａ　６・ｍ　３・ｓ
ｉｎω（ｔ−２τ）＝Ｐβ（１−ｃｏｓωｔ）　ｓｉｎ
ω（ｔ−τ）　　　　　　　　　　　　　　　　＝−（
１２））ここで、Ｐは第１の差動増幅回路の駆動電流が
、負荷抵抗Ｒ９を流れる電流に占める割合を示し、利得
制御電圧ＶｃによりＯ≦Ｐ≦１の範囲で変わる。

従って、これら２つの出力信号の合成は（１１）式と（
１２）式から次式となる。

Ｖ　Ｏ＝　ＶＯｌ　＋　＼１０２ ＝（１＋（Ｐβ−α）（１−ｃｏｓωｔ））　Ｓｉｎω
（ｔ４）　　・−（１３）ここで、 （Ｐβ−α）＝Ｇ　　　　　　　・・・・・・（１４）
とすれば、 Ｖ　Ｏ−（１十Ｇ（１−ｃｏｓωＵ）　　５ｌｒｌω（
ｔ−τ）　　　　　　・・・・・・（１５）となり、（
１）式と同じであり輪郭補正された信号であることを示
す。つまり、（１１）式は画質がソフ−１５＝ ト最大時を示す式であり、αはラフ１〜最を決定するパ
ラメータである。そして、（１２）式は２数機分補正波
形を表す式であり、βはＰ＝１の時の最大シャープ量を
決めるパラメータである。

今、例えばＧ＝２としく（３）式から補正沿が約１０ｄ
Ｂ相当）、α−０，５であれば（１４）式からＰ−１の
時のβ−２，５と決まる。このとぎ、更にｍｌ−第２　
＝ｍ３　＝１とすれば、（１０）式から各信号に対する
増幅度は、ＡＩ　＝０．２５．　Ａ２　＝０．５　、　
Ａ３＝０．２５．　Ａ４　＝１．２５．　Ａ５　＝２．
５　、　Ａ６　＝２．５と設定すればよい。

第２図は第１図の回路による補正効果を示す出力信号の
波形図であり、（ａ）は画質が最大ソフト時の波形を示
し、レベルＳは前記αにより設定できる。（ｂ）は無補
正時の波形を示し、入ツノ信号はそのまま出力される。

（Ｃ）は画質が最大シャープ時の波形を示し、レベルα
は前記βにより設定できる。

第３図は第１図の回路を更に具体化して示す回路図であ
って、第１図と同じ部分は同一符号で示−Ｊ。

この図において、端子１１１は電源（ＶＣＣ）入力端子
、１１２は↓１＜卑電位（グランド）端子である。

入力端子１０５から入力された映像信号は、遅延時間τ
の遅延線１０３と第１の入力端子１０６に加えられる。

遅延線１０３を通った第１の遅延信号は、遅延時間τの
遅延線１０４と第３の入力端子１０８に加えられる。遅
延線１０４を通った第２の遅延信号は、第２の入力端子
１０７に加えられる。第１．第２．第３の各入力端子１
０６゜１０７．１０８から入力された信号は、それぞれ
）ヘランジスタＱＩＯ，Ｑｌｌ、　Ｑ８を通し二重平衡
形差動増幅器１０１で合成され出力端子１０９に出力さ
れる。

二重平衡形差動増幅器１０１は、１〜ランジスタＱｌ　
、Ｑ３　、Ｑ４とエミッタ抵抗Ｒ７からなる第１の差動
増幅回路と、トランジスタＱ２　、　Ｑ５　。

Ｑ６とエミッタ抵抗Ｒ８からなる第２の差動増幅回路に
より、その二重平衡差分出力を負荷抵抗Ｒ９に供給する
ように構成されている。

端子１０６には映像信号ｅ１が入力され、１〜ランジス
タＱ１０．抵抗Ｒ１２からなるバッファ回路で低インピ
ーダンスに変換し、抵抗Ｒ２を介して二重平衡形差動増
幅器１０１のトランジスタＱ１のエミッタに、又抵抗Ｒ
１を介して第１の増幅器１０２のトランジスタＱ７のエ
ミッタに加えられる。

同様に端子１０７には第２の遅延信号ｅ３が入力され、
トランジスタＱ１１．抵抗Ｒ１３からなるバッファ回路
で低インピーダンスに変換し、抵抗Ｒ４を介して二重平
衡形差動増幅器１０１のトランジスタＱ１のエミッタに
、又抵抗Ｒ３を介して第１の増幅器１０２のトランジス
タＱ７のエミッタに加えられる。端子１０８には第１の
遅延信号ｅ２が入力され、トランジスタＱ８．抵抗Ｒ１
０からなるバッファ回路で低インピーダンスに変換し、
二重平衡形差動増幅器１０１のトランジスタＱ１のベー
スに加えられる。更に、トランジスタＱ９と抵抗Ｒ１１
からなるバッファ回路と抵抗Ｒ５を介して第１の増幅器
１０２のトランジスタＱ７のエミツタに加わる。

抵抗Ｒ１４，Ｒ１５，Ｒ１６はトランジスタＱ１０゜Ｑ
ｌｌ、Ａ８にベースバイアスを供給するためのバイアス
抵抗であり、１〜ランジスタＱ１２．　Ａ１３と抵抗Ｒ
１７，Ｒ１８，Ｒ１９，Ｒ２０は定電圧回路を構成し、
基準電圧を発生して各トランジスタにベースバイアスを
与えている。

又、ｉ〜ランジスタＱ１４．抵抗Ｒ２３，Ｒ２４，Ｒ２
５は定電圧回路を構成し、バイアス抵抗Ｒ２１，Ｒ２２
を介してトランジスタＱ３　、Ａ４　、Ａ５　、Ａ６に
ベースバイアスを供給している。更に、トランジスタＱ
４　、Ａ５のベースには抵抗Ｒ２６を介して制御端子１
１０から可変抵抗器Ｒ２７の中点電圧が加わり、ベース
電圧を可変出来る様にしている。つまり、二重平衡形差
動増幅器１０１の利得を、可変抵抗器Ｒ２７の中点直流
電圧によって変化させるようにした、可変利得制御回路
を構成している。

この様な構成において、前記（１０）式を満足づるよう
に、増幅度を（４）〜（９）式に従って抵抗値により設
定すれば、前述のように本発明の目的とする画質がソフ
トからシャープまで広範囲に可変できる画質調整回路が
実現できる。しかも、１つのベース接地形増幅回路から
なる第１の増幅器１０２と、１つの二重平衡形差動増幅
器１０１だ（プを用いて構成でき、２数機分補正波形の
生成と原信号への加算及びその補正量の制御を同時に行
ない出力できる。従って、第６図に示した従来の回路構
成のようにシリアルな信号処理による加算減算を行わな
くてよいため、各信号間の時間のずれ（回路の群遅延量
）の問題もない。更に、この様な差動増幅器はＩＣ化に
適しており、そうした場合１ヘランジスタのベア性が良
くなり、特性を揃えることが容易である。利得は抵抗比
で決まるため設定が容易でばらつぎが少なくなる。

第４図は本発明の伯の実施例を示す回路図であって、第
１図と同じ部分には同一符号を何しである。

この実施例では、信号ｅｌ　、ｅ３は二重平衡形差動増
幅器１０１のトランジスタＱ１のエミッタに、各々抵抗
Ｒ２、Ｒ４を介して加えると共に、抵抗Ｒ１、Ｒ３を介
して１ヘランジスタＱ２のベースに加えている。又、信
号ｅ２はトランジスタＱ７と抵抗Ｒ６でなるエミッタ接
地形で構成する第１の増幅器１０２のベースに加える一
方、抵抗Ｒ５を介して二重平衡形差動増幅器１０１のト
ランジスタＱ２のエミッタに加えている。

以上の様な構成に於いては、出力端子１０９に現れる信
号ｅＯは次の様になる。入力信号ｅ１゜ｅ２．ｅ３は前
述と同じである。

まず、第１の増幅器１０２の信＋′ｉｅ２に対づる利得
は概路次の様になる。入ツノ信号ｅ２に対する利得をＡ
１０と覆れば、 Ａ１０＝Ｒ９／Ｒ６・・・・・・（１６）又、二重平衡
形差動増幅器１０１の０１からの信号ｅ１　、ｅ２　、
ｅ３に対する最大利得は概路次の様になる。入力信号ｅ
１．ｅ２　、ｅ３に対する利得をそれぞれＡ１１．　Ａ
１２．Ａ１３とすれば、Ａ１１＝Ｒ９／Ｒ２・・・（１
７） Ａ１２＝Ｒ９／　（Ｒ２／／Ｒ４／／Ｒ７）　　・・・
（１８）Ａ１３＝Ｒ９／Ｒ４・・・（１９） ＝　２１− 一方、二重平衡形差動増幅器１０１の０２からの信号ｅ
ｌ　、ｅ２．ｅ３に対する最大利得は次の様になる。入
力信号ｅ１　、ｅ２　、ｅ３に対する利得をそれぞれＡ
２１．　Ａ２２．　Ａ２３とすれば、Ａ２１＝Ｒ１−Ｒ
９／　（Ｒ１＋Ｒ３＞　　（Ｒ５／／Ｒ８）　　　　曲
（２０）Ａ２２＝Ｒ９／Ｒ５・・曲（２１） Ａ２３＝Ｒ３・Ｒ９／　（Ｒ１＋Ｒ３）　（Ｒ５／／Ｒ
８）　　　・・曲（２２）ここで、Ａ１１．　Ａｌ２．
　Ａ１３．　Ａ２１．　Ａ２２．　Ａ、２３は利得制御
電圧Ｖｃにより可変できる。

いま、 Ａ１１・ｍ１＝ＡＩ３−ｍ３　、　　Ａｌ２−ｍ２＝２
−Ａ１１・ｍｌ。

Ａ２１−ｍ　１＝＝Ａ２３−ｍ　３　、　　Ａ２２−　
ｍ　２＝　２　・Ａ２１−　ｍ　１　　　−曲−（２３
）になるように各抵抗値を設定すれば、 第１の増幅器１０２を介して端子１０９に出力される信
号ＶＯ１は次式となる。

ＶＯ１＝−ＡＩＯ−ｍ２−　ｓｉｎ　ω（を−τ）・（
２４）二重平衡形差動増幅器１０１を介して端子１０９
に出力される信号ＶＯ２は次式となる。

ＶＯ２＝Ａ１１−ｍ　　１−　　ｓｉｎωｔ　　＋Ａｌ
２−ｍ　　２−　　ｓｉｎω　（ｔ−τ）＋Ａ１３−ｍ
　３−　５ｉｎｃｃ＋（ｔ−２τ）　＋Ａ２１−ｍ　１
−　　ｓｉｎωｔ＋Ａ２２・ｍ２−　ｓｉｎω（ｔ−τ
）＋Ａ２３−ｍ　３−　ｓｉｎω（ｔ−２τ）−Ｐ−△
１２−ｍ２　（１−ｃｏｓωｔ）　ｓｉｒ＋ω（ｔ−τ
）＋（１−Ｐ）・Ａ２２−ｍ２（１−ｃｏｓωｔ）ｓｉ
ｎｃｃ＋（ｔ−τ）　　・・・−・−（２５）ここで、
Ｐは第１の差動増幅回路の駆動電流が、負荷抵抗Ｒ９を
流れる電流に占める割合で、０≦Ｐ≦１である。

従って、端子１０９の合成出力信号ＶＯは＼／　０−Ｖ
Ｏ１＋ＶＯ２ ＝−ＡＩＯ−ｍ２　（１＋（Ｐ−β−α）　（１−Ｃ（
１３ωｔ））　ｓｉｒ＋ωくトτ）・・・・・・（２Ｇ
）ここで、α−Ａ２２／ＡＩＯ、β−（Ａ１２＋Ａ２２
）　／Ａ１０　　　・・・・・・（２７）である。（２
６）式は前記（１３）式に等しく、本発明の目的とづる
画質調整回路が実現することを意味する。

第５図は本発明の仙の実施例を示づ回路図である。

この実施例では、トランジスタＱ１５．　Ｑ１６、抵抗
Ｒ３０，Ｒ３１、ダイオードＤ１からなるカレントミラ
ー形反転出力が得られる第２の増幅器２０１を佑１えて
いる。信号ｅ１　、ｅ３を抵抗Ｒ１、Ｒ３を介してトラ
ンジスタＱ１５のエミッタにて加算する加算手段を設り
、この加算信号とベースに加える信号ｅ２により、第２
の増幅器２０１の駆動電流を制御する。第２の増幅器２
０１の出力信号を二重平衡形差動増幅器１０１のトラン
ジスタＱ２のベース゛に加える。この様な構成にするこ
とによっても、第４図と同様の動作が可能である。

以上述べた実施例によれば、直流電圧により制御でき、
入力に加算手段を備えた二重平衡形差動増幅器で構成し
た可変利得制御回路と、入力に加算手段を備えたベース
接地形増幅器を用いるだけで、２次微分補正波形の生成
と映像信号への加算、及び補正量の制御を合即的に行う
ことができ、映像信号の輪郭部をソフトから無補正状態
そしてシャープにまで広範囲に連続的に変えることがで
きる、バランスの良いアパーチャー回路が実現できる。

又、回路構成が簡単で、アナログＩＣに広く用いられて
いる差動増幅器であるため、ＩＣ化に好適である。ＩＣ
化すれば、トランジスタ、抵抗　　　□など素子のベア
性が良く、特性を揃えられるし、熱的バランスも良く温
度ドリフトに強くなる。そ−２４＝ して、利得の設定は抵抗比で決まるため、特性のばらつ
きが少ない。

又、ディスクリ−１へ構成する場合でも、市販の差動増
幅器内臓のトランジスタアレイＩＣを用いれば、回路規
模を小ざくでき、回路面積の縮小化、部品点数の低減を
図ることも可能である。

［発明の効果］ 以上述べたように本発明によれば、簡単な構成により、
映像信号の輪郭を直流電圧による制御でソフトからシャ
ープまで連続して変えることができ、しかもバランスの
良い輪郭補正が可能であり、ＩＣ化にも好適な回路を実
現できる。

【図面の簡単な説明】

第１図は本発明に係る画質調整回路の一実施例を示ザ回
路図、第２図は第１図の実施例による補正効果を示す信
号波形図、第３図は第１図の回路を更に具体化して示づ
回路図、第４図は本発明に係る画質調整回路の他の実施
例を示す回路図、第５図は本発明に係る画質調整回路の
ざらに別の他の実施例を示す回路図、第６図は遅延線を
用い−２５＝ た２次微分方式の画質調整回路を説明するブロック図、
第７図は第６図の各部の信号波形図、第８図は従来の画
質調整方法を説明する為の信号波形図である。 １０１・・・二重平衡形差動増幅器、 １０２・・・第１の増幅器、 ２０１・・・第２の増幅器、 １０３．１０４・・・遅延線、 １０９・・・出力端子、 ｅｌ・・・映像信号源、 ｅ２・・・第１の遅延信号源、 ｅ３・・・第２の遅延信号源。 代理人　弁理士　　伊　藤　　　進 Ｏ、Ω

Claims (3)

【特許請求の範囲】
1. （１）映像信号を遅延して第１の遅延信号として出力す
   る第１の遅延手段と、 前記第１の遅延信号を遅延して第２の遅延信号として出
   力する第２の遅延手段と、 前記映像信号及び第２の遅延信号を加算する第１の加算
   手段と、 前記映像信号及び第１、第２の遅延信号を加算する第２
   の加算手段と、 ベースに基準電圧を供給し、エミッタに前記第２の加算
   出力を入力し、コレクタに接続した負荷抵抗から出力す
   るベース接地形増幅器から成る第１の増幅器と、 直流電圧によって利得制御可能な第１、第２の差動増幅
   回路で構成され、第１の差動増幅回路の駆動電流を前記
   第１の加算手段の出力と前記第１の遅延信号に応じて制
   御し、第２の差動増幅回路の駆動電流は基準電圧によっ
   て設定し、第１、第２の差動増幅回路の二重平衡形差分
   出力を前記第１の増幅器と共通な前記負荷抵抗に供給す
   る二重平衡形差動増幅器とを具備し、 前記第１の増幅器及び前記二重平衡形差動増幅器に共通
   な前記負荷抵抗に画質補正された映像信号を出力するこ
   とを特徴とする画質調整回路。
2. （２）映像信号を遅延して第１の遅延信号として出力す
   る第１の遅延手段と、 前記第１の遅延信号を遅延して第２の遅延信号として出
   力する第２の遅延手段と、 前記映像信号及び第２の遅延信号を加算する第１の加算
   手段と、 前記映像信号及び第２の遅延信号を加算する第２の加算
   手段と、 ベースに前記第１の遅延信号を入力し、コレクタに接続
   した負荷抵抗から出力するエミッタ接地形増幅器から成
   る第１の増幅器と、 直流電圧によって利得制御可能な第１、第２の差動増幅
   回路で構成され、第１の差動増幅回路の駆動電流を前記
   第１の加算手段の出力と前記第１の遅延信号に応じて制
   御し、第２の差動増幅回路の駆動電流は前記第２の加算
   手段の出力と前記第１の遅延信号によって制御し、第１
   、第２の差動増幅回路の二重平衡形差分出力を前記第１
   の増幅器と共通な前記負荷抵抗に供給する二重平衡形差
   動増幅器とを具備し、 前記第１の増幅器及び前記二重平衡形差動増幅器に共通
   な前記負荷抵抗に画質補正された映像信号を出力するこ
   とを特徴とする画質調整回路。
3. （３）映像信号を遅延して第１の遅延信号として出力す
   る第１の遅延手段と、 前記第１の遅延信号を遅延して第２の遅延信号として出
   力する第２の遅延手段と、 前記映像信号及び第２の遅延信号を加算する第１の加算
   手段と、 前記映像信号及び第２の遅延信号を加算する第２の加算
   手段と、 ベースに前記第１の遅延信号を入力し、コレクタに接続
   した負荷抵抗から出力するエミッタ接地形増幅器から成
   る第１の増幅器と、 前記第２の加算手段の出力と前記第１の遅延信号により
   駆動電流が制御され、反転出力を得る第２の増幅器と、 直流電圧によって利得制御可能な第１、第２の差動増幅
   回路で構成され、第１の差動増幅回路の駆動電流を前記
   第１の加算手段の出力と前記第１の遅延信号に応じて制
   御し、第２の差動増幅回路の駆動電流は前記第２の増幅
   器の出力によって制御し、第１、第２の差動増幅回路の
   二重平衡形差分出力を前記第１の増幅器と共通な前記負
   荷抵抗に供給する二重平衡形差動増幅器とを具備し、前
   記第１の増幅器及び前記二重平衡形差動増幅器に共通な
   前記負荷抵抗に画質補正された映像信号を出力すること
   を特徴とする画質調整回路。