JPH01310385A - Data processor with deciphering mechanism - Google Patents

Data processor with deciphering mechanism

Info

Publication number
JPH01310385A
JPH01310385A JP63142475A JP14247588A JPH01310385A JP H01310385 A JPH01310385 A JP H01310385A JP 63142475 A JP63142475 A JP 63142475A JP 14247588 A JP14247588 A JP 14247588A JP H01310385 A JPH01310385 A JP H01310385A
Authority
JP
Japan
Prior art keywords
data
register
deciphering
registers
key
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63142475A
Other languages
Japanese (ja)
Inventor
Yukio Shibata
幸雄 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP63142475A priority Critical patent/JPH01310385A/en
Publication of JPH01310385A publication Critical patent/JPH01310385A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To disable deciphering even when data is duplicated by selecting key data with specification information included in enciphered data, and limiting the number of times of writing to a storage means and stopping a deciphering function. CONSTITUTION:A register selecting circuit 4 selects a register A and data from an external storage device and the key data are ORed exclusively (EXOR) to perform deciphering. Further, registers B1-Bn and a counter circuit 2 which counts the number of times of writing to those registers are provided to limit the number of times of the rewriting of register contents. Then when data to be protected is enciphered, register selection instructions for specifying the key word are inserted at plural positions and corresponding key words are read out of the registers B1-Bn and EXORed. Then when the limited number of times of the counter circuit 2 is exceeded, the deciphering processing function is stopped to disable the deciphering even when the data is duplicated.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、暗号解読機構を有するデータ処理装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a data processing device having a decryption mechanism.

(従来の技術) 通常のCPUを使用するデータ処理装置により処理され
る数値データやプログラムデータは、例えば数値制御装
置であればNCテープから読み取られ、−旦それが不揮
発性のメモリに格納される。あるいは、最初からROM
などの固定記憶手段に格納され、必要に応じて読み出さ
れるデータもある。
(Prior Art) Numerical data and program data processed by a data processing device using a normal CPU, for example, in the case of a numerical control device, are read from an NC tape and then stored in a non-volatile memory. . Or ROM from the beginning
Some data is stored in fixed storage means such as, and read out as needed.

こうした各種のデータは、それぞれメーカやユーザが独
自に開発したものである場合、そのための費用も大きな
額になるため、安易に複写されないような工夫が施され
ることが多い。普通には、データの読み出しに際して、
一定の暗延番号を人力しないと、データの読み出し機構
が動作しないようにしたり、あるいはCPU内にRAM
If these various types of data are independently developed by manufacturers or users, the cost for doing so would be large, so measures are often taken to prevent them from being easily copied. Normally, when reading data,
The data reading mechanism will not work unless a certain password code is entered manually, or the RAM in the CPU will be disabled.
.

ROM等を有する場合には、その特定のビットにデータ
がセットされた場合にのみデータの読み込みが可能にな
るような工夫がなされていた。
When a ROM or the like is included, a device has been devised so that data can be read only when data is set in a specific bit.

(発明が解決しようとする課題) 又、このような従来の複写防止装置と同様の目的から、
例えば特開昭62−269215号公報に開示されるパ
スワード処理装置なども開発されている。このパスワー
ド処理装置は、設定パスワードと同一のパスワードを入
力して特別モードを起動し、所定の作業を行なうと、そ
の特別モードによる作業が終了した後に設定パスワード
自体を変更する構成となっていて、ユーザにパスワード
を知られた場合でもそのパスワードのみでは、ユーザは
再度その特定モードを起動することができないようにし
ていた。
(Problem to be solved by the invention) Also, for the same purpose as the conventional copy prevention device,
For example, a password processing device disclosed in Japanese Unexamined Patent Publication No. 62-269215 has also been developed. This password processing device is configured so that when the same password as the set password is entered to start a special mode and a predetermined work is performed, the set password itself is changed after the work in the special mode is completed. Even if the user knows the password, the user cannot activate the specific mode again using only that password.

しかしこの場合でも、設定されるパスワードの個数につ
いては一定の限界があり、又、−旦その内容が複写され
てしまえば、パスワード処理装置の存在が無意味になる
という問題があった。
However, even in this case, there is a certain limit to the number of passwords that can be set, and there is also the problem that once the contents are copied, the existence of the password processing device becomes meaningless.

本発明は、上記課題を解決するためになされたもので、
プログラムデータや数値データ自体を暗号化し、CPU
側でその暗号解読を行なうようにして、外部記憶装置に
格納され使用されるデータの複写を無意味にするように
した暗号解読機構を有するデータ処理装置を提供するこ
とを目的としている。
The present invention was made to solve the above problems, and
The program data and numerical data themselves are encrypted, and the CPU
It is an object of the present invention to provide a data processing device having a decryption mechanism that decrypts the decryption data on the side, thereby rendering meaningless copying of data stored and used in an external storage device.

(課題を解決するための手段) 本発明によれば、暗号化されたデータを内部演算により
解読してデータ処理を行なう暗号解読機構を有するデー
タ処理装置において、暗号解読用の複数のキーデータを
格納する複数の記憶手段と、この記憶手段からキーデー
タの読み出しを禁止する禁止手段と、暗号化されたデー
タに含まれる指定情報により前記キーデータを選択して
解読する解読処理手段と、前記記憶手段のキーデータの
書換回数を制限する制限手段とを具備し、前記記憶手段
に対する書換回数がその設定回数を越えたとき前記解読
処理手段の処理機能を停止するようにしたことを特徴と
する暗号解読機構を有するデータ処理装置を提供できる
(Means for Solving the Problems) According to the present invention, in a data processing device that has a decryption mechanism that decrypts encrypted data by internal calculation and performs data processing, a plurality of key data for decryption is used. a plurality of storage means for storing the key data, a prohibition means for prohibiting reading of the key data from the storage means, a decryption processing means for selecting and decrypting the key data based on specified information included in the encrypted data, and the storage means. and a limiting means for limiting the number of times key data in the means is rewritten, and the processing function of the decryption processing means is stopped when the number of times the storage means is rewritten exceeds the set number of times. A data processing device having a decoding mechanism can be provided.

(作用) 本発明の暗号解読機構を有するデータ処理装置は、暗号
化されたデータを解読するうえで必要なキーデータを、
その暗号化されたデータに含まれる指定情報により選択
し、暗号を解読しつつデータ処理するようにしたもので
あって、暗号化されたデータが複製された場合であって
も、それを解読するためのキーデータを発見することが
、時間的にも、物理的にも事実上不可能とすることがで
きる。
(Operation) The data processing device having the decryption mechanism of the present invention can store key data necessary for decrypting encrypted data.
It is designed to process data while decoding the code by selecting it based on specified information included in the encrypted data, and even if the encrypted data is duplicated, it can be decoded. It can be virtually impossible to discover the key data for the purpose, both temporally and physically.

(実施例) 以下、本発明の一実施例を図面に従って詳細に説明する
(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

図面は、データ処理装置を構成するCPUの一例を示す
ブロック図であり、cputの内部には、通常の演算処
理機能の他に以下に説明する暗号解読機構が設けられて
いる。
The drawing is a block diagram showing an example of a CPU constituting a data processing device. Inside the CPU, in addition to normal arithmetic processing functions, a decryption mechanism described below is provided.

暗号解読用の複数のキーデータが格納される複数の記憶
手段であるレジスタA、Bl〜Bnは、不揮発性の記憶
手段、たとえばEPROMやEEPROMなどにより構
成される。
The registers A, B1 to Bn, which are a plurality of storage means in which a plurality of key data for decoding are stored, are constituted by nonvolatile storage means, such as an EPROM or an EEPROM.

これらレジスタへの書込み回数を計数するカウンタ回路
2には、カウントレジスタが設けられ、制限カウント数
がここに記憶されている。
The counter circuit 2 that counts the number of writes to these registers is provided with a count register, and a limit count number is stored therein.

3はレジスタの内容を読み出すことを禁止する読み出し
禁止回路であり、これはレジスタA。
3 is a read prohibition circuit that prohibits reading the contents of the register; this is register A;

81〜Bnに書き込まれた暗号解読用の複数のキーデー
タを保護している。
A plurality of key data for decryption written in 81 to Bn are protected.

これらレジスタA、Bl〜Bnを選択するレジスタ選択
回路4は、CPU 1の起動時には、自動釣にレジスタ
Aを選択し、その後に入力される選択命令に従って、複
数のレジスタ81〜Bnから所定のものを選択し、その
内容を、暗号化されたデータを解読するための解読処理
手段である排他的論理和回路5に出力するものである。
A register selection circuit 4 that selects these registers A, Bl to Bn selects register A for automatic change when the CPU 1 is started, and selects a predetermined register from a plurality of registers 81 to Bn according to a selection command input thereafter. is selected and its contents are output to the exclusive OR circuit 5, which is a decoding processing means for decoding the encrypted data.

他方、保護するべきデータの冒頭のデータには、レジス
タAに格納されるキーデータとの間でEXORを取るこ
とにより解読されるように暗号化される。レジスタAに
このキーデータを書込むとともに、他のレジスタにもそ
れぞれ必要に応じて所定のキーデータを書込んでおき、
書込んだ後に、上記レジスタ読み出し禁止回路をイネー
ブルにする。そして、保護するべきデータは、上記排他
的論理和回路5により各レジスタ81〜Bnに格納され
たキーデータとの間で排他的論理和(以下、EXORと
略記する。)を取った場合にのみ復元されるように、所
定の暗号化を施しておく。
On the other hand, the data at the beginning of the data to be protected is encrypted so that it can be decrypted by performing EXOR with the key data stored in register A. Write this key data to register A, and write predetermined key data to other registers as necessary.
After writing, enable the register read inhibit circuit. The data to be protected is obtained only when the exclusive OR circuit 5 performs an exclusive OR (hereinafter abbreviated as EXOR) with the key data stored in each register 81 to Bn. Apply a certain amount of encryption so that it can be restored.

上記構成のデータ処理装置の動作原理について、次に説
明する。
The operating principle of the data processing device having the above configuration will be explained next.

電源オン時には、レジスタ選択回路4がレジスタAを選
択し、外部記憶装置から人力されるデータは、そこに格
納されたキーデータとの間のEXORデータとして解読
される。
When the power is turned on, the register selection circuit 4 selects the register A, and the data manually entered from the external storage device is decoded as EXOR data with the key data stored there.

これだけであれば、暗号化されたデータを複写したとき
に、対応するキーデータがレジスタAに格納されていな
い場合でも、レジスタAの内容を対応するキーデータに
設定する作業が行なわれることにより、複写された暗号
化されているデータを利用することが可能になってしま
う。
If this is all there is to it, even if the corresponding key data is not stored in register A when encrypted data is copied, the contents of register A will be set to the corresponding key data. It becomes possible to use the copied encrypted data.

しかし、上記実施例での特徴は、それに止まるものでは
なく、更に複数のレジスタ81〜Bnとこれらレジスタ
への書込み回数を計数するカウンタ回路2とが設けられ
ているため、データ内容の保護が確実になされる。
However, the feature of the above embodiment is not limited to this, and since a plurality of registers 81 to Bn and a counter circuit 2 that counts the number of writes to these registers are provided, protection of data contents is ensured. done to.

すなわち保護するべきデータを暗号化する際に、キーワ
ードを指定するためのレジスタ選択命令を複数箇所に挿
入し、読み込まれるデータにより選択されるレジスタB
1〜Bnから対応するキーワードを呼び出して、その間
でのEXORを取ることで暗号が解読されるからである
。従って、データの冒頭部分に対応するキーデータが発
見された場合でも、更に複数のキーワードが知られてい
なければ、データを解読できず、又、カウンタ回路2に
は、予めレジスタ内容の書換回数についての制限カウン
ト数を設定しであるため、複数のレジスタ81〜Bnの
内容を順に書換えていって暗号化されたデータを解読し
ようとした場合であっても、書換回数がその設定回数を
越えたとき解読処理機能が停止し、そのCPUIによる
解読作業の続行が不可能になる。
In other words, when encrypting data to be protected, register selection instructions for specifying keywords are inserted in multiple locations, and register B is selected depending on the data read.
This is because the encryption is decoded by calling the corresponding keywords from 1 to Bn and performing EXOR between them. Therefore, even if key data corresponding to the beginning of the data is found, the data cannot be decoded unless multiple keywords are also known. Since the limit count number is set, even if an attempt is made to decrypt the encrypted data by sequentially rewriting the contents of multiple registers 81 to Bn, the number of rewrites exceeds the set number of times. At this time, the decoding processing function stops, making it impossible for the CPU to continue the decoding work.

なお、データを暗号化する際には、それを処理するため
のCPUIの内部レジスタA、Bl〜Bnに入力するキ
ーデータの書換は、基本的には不要であるから、書換回
数を制限すること自体に不都合は生じない。
Note that when encrypting data, it is basically unnecessary to rewrite the key data input to the internal registers A, Bl to Bn of the CPU to process it, so the number of rewrites should be limited. It does not cause any inconvenience in itself.

また、上記カウンタ回路の制限カウント数を越えた場合
に、復旧の手段をなくしておくこと、すなわちCPU 
1の動作を永久に停止する代わりに、CPUIの内部レ
ジスタA、Bl〜Bnに入力されているキーデータを全
て消去するようにしても良い。
In addition, if the limit count number of the counter circuit is exceeded, there is no means of recovery, that is, the CPU
Instead of permanently stopping the operation of CPU 1, all key data input to internal registers A, Bl to Bn of the CPU may be erased.

以上、この発明をある程度詳細にその最も好ましい実施
態様について説明したが、その好ましい実施態様の説明
は、構成の詳細な部分についての変形、特許請求の範囲
に記載された本発明の精神に反しない限りでの種々な変
形、あるいはそれらを組み合わせたものに変更すること
ができることは明らかである。
As above, this invention has been described in some detail with respect to its most preferred embodiment, but the description of the preferred embodiment does not include variations in detailed parts of the configuration and does not go against the spirit of the invention as described in the claims. It is clear that various modifications or combinations thereof may be made.

(発明の効果) 以上説明したように、本発明によれば、保護するべきプ
ログラムデータや数値データを暗号化しておくことによ
り、その暗号解読を事実上不可能にし、その結果として
、データ複写を防止するうえで有効な暗号解読機構を有
するデータ処理装置を提供できる。
(Effects of the Invention) As explained above, according to the present invention, by encrypting program data and numerical data to be protected, it becomes virtually impossible to decode the data, and as a result, data copying becomes impossible. It is possible to provide a data processing device having a decryption mechanism that is effective in preventing such problems.

【図面の簡単な説明】[Brief explanation of the drawing]

図面は、本発明の一実施例を示すブロック図である。 1・・・CPU、A、Bl〜Bn・・・レジスタ、2・
・・カウンタ回路、3・・・読み出し禁止回路、4・・
・レジスタ選択回路、5・・・排他的論理和回路。 特許出願人 ファナック株式会社
The drawing is a block diagram showing one embodiment of the present invention. 1...CPU, A, Bl~Bn...Register, 2.
...Counter circuit, 3...Read prohibition circuit, 4...
- Register selection circuit, 5... exclusive OR circuit. Patent applicant FANUC Corporation

Claims (1)

【特許請求の範囲】[Claims] 暗号化されたデータを内部演算により解読してデータ処
理を行なう暗号解読機構を有するデータ処理装置におい
て、暗号解読用の複数のキーデータを格納する複数の記
憶手段と、この記憶手段からキーデータの読み出しを禁
止する禁止手段と、暗号化されたデータに含まれる指定
情報により前記キーデータを選択して解読する解読処理
手段と、前記記憶手段のキーデータの書換回数を制限す
る制限手段とを具備し、前記記憶手段に対する書換回数
がその設定回数を越えたとき前記解読処理手段の処理機
能を停止するようにしたことを特徴とする暗号解読機構
を有するデータ処理装置。
A data processing device having a decryption mechanism that decrypts encrypted data by internal calculation and performs data processing includes a plurality of storage means for storing a plurality of key data for decryption, and a storage means for storing key data from the storage means. The storage device includes a prohibition means for prohibiting reading, a decryption processing means for selecting and decrypting the key data based on specified information included in the encrypted data, and a restriction means for limiting the number of times the key data in the storage means is rewritten. A data processing device having a decryption mechanism, characterized in that the processing function of the decryption processing means is stopped when the number of times the storage means is rewritten exceeds a set number of times.
JP63142475A 1988-06-09 1988-06-09 Data processor with deciphering mechanism Pending JPH01310385A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63142475A JPH01310385A (en) 1988-06-09 1988-06-09 Data processor with deciphering mechanism

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63142475A JPH01310385A (en) 1988-06-09 1988-06-09 Data processor with deciphering mechanism

Publications (1)

Publication Number Publication Date
JPH01310385A true JPH01310385A (en) 1989-12-14

Family

ID=15316183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63142475A Pending JPH01310385A (en) 1988-06-09 1988-06-09 Data processor with deciphering mechanism

Country Status (1)

Country Link
JP (1) JPH01310385A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100501117B1 (en) * 2002-10-11 2005-07-18 기아자동차주식회사 Front Seat Assembly for a Vehicle

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100501117B1 (en) * 2002-10-11 2005-07-18 기아자동차주식회사 Front Seat Assembly for a Vehicle

Similar Documents

Publication Publication Date Title
EP0583140B1 (en) System for seamless processing of encrypted and non-encrypted data and instructions
US6158004A (en) Information storage medium and security method thereof
US7761717B2 (en) Memory device with data security in a processor
US7043615B1 (en) Nonvolatile semiconductor memory and method of managing information in information distribution system
AU2015290223B2 (en) Flash memory device for storing sensitive information and other data
US20050251866A1 (en) Storage medium and method and apparatus for separately protecting data in different areas of the storage medium
JP3602984B2 (en) Memory device
JPH08305558A (en) Encrypted program computing device
US9081724B2 (en) Method and device for protecting memory content using first and second addressable storage regions and first and second encryption keys
JPH09259045A (en) Memory card security system device and memory card thereof
US7523279B2 (en) Information processing apparatus for accessing memory spaces including a user memory space and a secure memory space
JPWO2005004382A1 (en) Cryptographic processing device
EP0008033B1 (en) Microprocessor for executing enciphered programs
US12124618B2 (en) SoC architecture and data protection method thereof
US8190920B2 (en) Security features in an electronic device
JP4119882B2 (en) Memory information protection system, memory information protection method, and semiconductor memory
KR20050086782A (en) Chip integrated protection means
JP2008541251A (en) Safe processing of data
JPH01310385A (en) Data processor with deciphering mechanism
EP0115395B1 (en) Computer processor system with software protection
JP2696219B2 (en) Information protection method
WO2020018644A1 (en) Flash memory device for storing sensitive information and other data
JPH02155034A (en) Computer with security function
JP2000181802A (en) Semiconductor storage device
CN115544587A (en) Encryption method, decryption method, chip, and computer-readable storage medium