JPH0131204Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、ブラウン管或は記録紙上に誘発信号
の加算波形を表示する生体誘発信号表示装置に関
するものである。

脳波解析装置或は筋電計は、微少な誘発信号の
Ｓ／Ｎを改善して測定するために通常加算平均装
置を備えている。そして、この装置で例えば大脳
誘発反応等の微少な反応を検出する場合加算回数
を多くする必要があり、したがつて直流分を含ん
だまま加算すると、加算器のダイナミツクレンジ
を越える可能性が生じるためにカツプリングコン
デンサ（第１図のＣ１）により入力する誘発信号
から直流分を除去している。しかしながら、後続
する増幅器或はＡ／Ｄ変換器に微少なオフセツト
電圧があるために、これが加算されてブラウン管
或は記録紙上の表示面で直流レベルの変動が信号
波形より大きくなつたり、加算回数が例えば1000
回を越える場合加算器がオーバーフローしたり或
は表示面から加算波形が消えることもある。

よつて、本考案は表示面の直流レベルの変動を
加算回数の如何を問わず一定範囲内に抑制できる
冒頭に述べた種の生体誘発信号表示装置を提供す
ることを目的とする。

次に本考案を図示の実施例を基に説明する。

第１図において、１は刺激信号により発生され
た誘発信号から直流分を除去するためのコンデン
サＣ１及び抵抗Ｒ１から成る結合回路、２は帰還
抵抗Ｒ２を有する演算増幅器、４はRAM（ラン
ダム・アクセス・メモリ）５において既に累算さ
れた合計値とＡ／Ｄ変換器３の出力とを加算する
加算器である。

６はRAM５の読出し及び書込みのアドレスを
指定するアドレスカウンタである。RAM５はブ
ラウン管等の表示面の横軸に対応する例えば1024
アドレスの容量を備えており、アドレスカウンタ
６は刺激信号に同期して０番地から1023番地へと
順次アドレスの指定を行う。７はクロツク発生器
であり、誘発反応の速度に対応したパルス間隔の
クロツクパルスでアドレスカウンタ６を歩進させ
る。８は、メモリ５の内容をブラウン管或は記録
紙上に表示する表示部であり、刺激信号が発生す
る度に更新されるメモリ５の内容をラツチして刺
激信号の発生間隔と独立に適当な表示時間で表示
す。

以上説明した通常の生体誘発信号表示装置の回
路構成に加えて、本考案によりさらにアドレスカ
ウンタ６の各アドレス走査時にその1023番地のア
ドレス信号で始動されてRAM５の波形信号の存
しない例えば０番地のアドレス信号及びリードパ
ルスを発生してその内容を読出させる加算信号抽
出回路１１と、抽出された加算信号と表示部８の
縦軸の基準位置に対応する基準レベルとを比較
し、その差即ちDCドリフト量が所定量例えば表
示面の縦軸を80mmとしたとき５mmに相当する値以
上基準レベルから上廻わつたときに＋オーバ信
号、下廻わつたときに−オーバ信号を発生するレ
ベル変動検出回路１２と、同一抵抗値の抵抗Ｒ１
１，Ｒ１２、同一抵抗値の抵抗Ｒ１３，Ｒ１４、
加算用抵抗Ｒ１５、＋オーバ信号で作動するスイ
ツチング素子Ｓ１２並びに−オーバ信号で作動す
るスイツチング素子Ｓ１１から成るドリフト補償
信号発生回路と、−及び＋オーバ信号をそれぞれ
ラツチするＲ−Ｓフリツプフロツプ１３及び１４
とが付加されている。尚、レベル変動検出回路１
２は、加算信号抽出回路１１のアドレス信号発生
時に発生する作動信号Ｃの発生時のみ作動し、ま
た＋及び−のドリフト補償信号ｂのレベルは、表
示面で換算してそれぞれ前記の所定ドリフト量５
mmに対応して10mm以内に相当するように設定す
る。

動作は次の通りである。

身体に刺激信号が加えられる度に発生される誘
発信号は、結合回路１、電圧増幅器及びドリフト
補償信号ｂの加算器として機能する演算増幅器２
及びＡ／Ｄ変換器３を通して加算器４へ供給され
る。この際アドレスカウンタ６は刺激信号と同期
して計数を開始し、RAM５の０番地から順次読
み出された誘発信号のデータとＡ／Ｄ変換器３の
出力との加算により得られた誘発信号の加算信号
でRAM５の内容を順次更新する。即ち、歩進す
る各アドレスごとに、RAM５の読出しモードで
読出されたデータとその時のＡ／Ｄ変換器３の出
力とを加算し、その直後に切換わるRAM５の書
込みモードで加算結果を同じアドレスに書込み、
次のアドレスの同様な加算動作に歩進する。この
場合、最初の誘発信号に対してはRAM５の内容
が零であるから加算されることなくそのまま
RAM５の内容となる。

アドレスカウンタ６が1023番地まで歩進する
と、加算過程は終了しカウンタ６はリセツトさ
れ、次の刺激信号が発生すると同じ加算過程をく
り返し、以下刺激信号の発生ごとに誘発信号を加
算して行く。表示部８は、各加算過程の終了後に
RAM５の内容をラツチし、ブラウン管表示の場
合はＤ／Ａ変換器に表示し、またデイジタルプリ
ンタの場合はそのまま記録紙に表示する。

このような加算過程において、加算信号抽出回
路１１は加算過程終了信号ａの発生ごとに、０番
地のアドレス信号及びリードパルスをRAM５へ
送出して、その内容を読出させる。レベル変動検
出回路１２は読出された加算信号と基準レベルと
を比較し、もし表示面に換算して５mm以上加算信
号レベルが大きくなつていると＋オーバ信号でＲ
−SFF１４をセツトしてスイツチング素子Ｓ１２
を閉成させる。これにより、一直流電圧であるド
リフト補償電圧ｂが抵抗Ｒ１５を通して演算増幅
器２へ供給され、Ａ／Ｄコンバータ３の直流入力
レベルが対応して低下する。したがつて、加算器
４において加算が開始されると、RAM５の各ア
ドレスに加算されている信号はドリフト補償信号
ｂのレベルだけ減算される。そして過算過程の終
了時に加算過程終了信号ａによりＲ−SFF１３は
リセツトされ、ドリフト補償電圧ｂは消滅する。
また、この直後に行われる基準レベルとRAM５
の０番地の加算信号レベルとの次の比較で依然と
して所定量のドリフトが存在していれば再び＋オ
ーバ信号が発生する。同様に、RAM５の０番地
の加算信号のレベルが基準レベルから所定量以上
だけ下廻わると、−オーバ信号がＲ−SFF１３を
セツトしてスイツチング素子Ｓ１１を閉成させて
＋直流電圧のドリフト補償電圧ｂによるドリフト
補償を行う。尚、レベル変動検出回路１２の動作
は必ずしも各加算過程ごとに行う必要はなく、表
示部８へのRAM５の内容の転送と同一タイミン
グにし、時分割で行わせても良い。ドリフト補償
信号ｂの発生回路も、第２図に示す如くデイジタ
ル式のドリフト補償信号発生回路２０から直接加
算器４へ加えることもできる。加算信号を抽出す
るRAM５のアドレスは例えば０〜８番地等複数
アドレスにすると、平均化された直流レベルの変
動を抽出でき、ノイズによる誤動作が減少する。

前述の回路部１１〜１４は、加算過程終了信号
ａを見ていてこれが発生するとRAM５の所定の
アドレスの内容を取込んでメモリにストアさせる
手段と、このストアされた加算信号からプログラ
ムされている基準値を比較のために減算して、そ
の値が所定値を越えると次の内容を取込むまで
“Ｈ”レベルの＋又は−のオーバ信号を発生する
手段とを具備するようにプログラムされたマイク
ロコンピユータに置換できる。さらに、このマイ
クロコンピユータにデイジタルのドリフト補償信
号発生手段を具備させることもできる。

以上、本考案によりブラウン管或は記録計の表
示面の波形信号の存在しない横軸部分の加算器内
容のドリフトを監視し、所定量を越えるとそのド
リフトを補償することにより加算回数が如何に多
くなつても表示面における直流レベルのドリフト
を所定の範囲内に留めることができる。

【図面の簡単な説明】

第１図は本考案による生体誘発信号表示装置の
回路例及び第２図はその変形例を示す。

Claims (1)

【実用新案登録請求の範囲】
1. 表示部における誘発信号の表示位置に対応する
   アドレスを有するメモリと、入力するデイジタル
   化された誘発信号とメモリの対応するアドレスに
   記憶された誘発信号とを加算してそのアドレスの
   内容を更新する加算器とを有することにより、表
   示部へメモリに記憶された誘発信号の加算信号を
   表示する装置において、前記メモリの所定アドレ
   スにストアされた加算信号を抽出する回路と、前
   記加算信号が基準レベルに対して所定レベル以上
   上廻わると＋オーバ信号をそして下廻わると−オ
   ーバ信号を出力するレベル変動検出回路と、前記
   ＋オーバ信号が発生すると−ドリフト補償信号を
   そして−オーバ信号が発生すると＋ドリフト補償
   信号を発生して前記加算器へ加算させるドリフト
   補償信号発生回路とを有することを特徴とする生
   体信号誘発信号表示装置。