JPH01313784A - 薄膜ｓｑｕｉｄ磁力計 - Google Patents
薄膜ｓｑｕｉｄ磁力計Info
- Publication number
- JPH01313784A JPH01313784A JP63145395A JP14539588A JPH01313784A JP H01313784 A JPH01313784 A JP H01313784A JP 63145395 A JP63145395 A JP 63145395A JP 14539588 A JP14539588 A JP 14539588A JP H01313784 A JPH01313784 A JP H01313784A
- Authority
- JP
- Japan
- Prior art keywords
- loop
- section
- current
- squid element
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Magnetic Variables (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は微弱磁界の測定に用いる薄膜ＳＱＵＩＤ磁力計
に関する。
に関する。
〈従来の技術〉
ＳＱＵ Ｉ Ｄ（超電導量子干渉計）を用いた磁力計で
は、一般に、出力を線形化するために磁束ロック法また
は磁束固定方式等と称される回路が用いられる。
は、一般に、出力を線形化するために磁束ロック法また
は磁束固定方式等と称される回路が用いられる。
第９図に従来のｄｃＳＱＵＩＤを用いた磁力計の回路構
成図を示す。この構成において、ｄＣ８ＱＵＩＤ９１お
よびその近傍の入力回路９２等の破線で囲まれたセンサ
部９０が、超電導状態で使用するために冷却部に配設さ
れる。
成図を示す。この構成において、ｄＣ８ＱＵＩＤ９１お
よびその近傍の入力回路９２等の破線で囲まれたセンサ
部９０が、超電導状態で使用するために冷却部に配設さ
れる。
〈発明が解決しようとする課題〉
第９図に示すような従来のＳＱＵＩＤ磁力計では、セン
サ部９０以外の初段のアンプや後続のロックインアンプ
、あるいはフィードバック回路等は室温部に置かれる通
常の電子回路によって構成されており、センサ部９０以
外の構成が大きなものとなる。そのため、例えば磁化分
布等を測定するためにマルチチャンネル化を計ろうにも
、１チヤンネル当たりの回路構成が大となって実際には
極めて困難である。
サ部９０以外の初段のアンプや後続のロックインアンプ
、あるいはフィードバック回路等は室温部に置かれる通
常の電子回路によって構成されており、センサ部９０以
外の構成が大きなものとなる。そのため、例えば磁化分
布等を測定するためにマルチチャンネル化を計ろうにも
、１チヤンネル当たりの回路構成が大となって実際には
極めて困難である。
また、センサ部９０以外が室温部に配設されていること
は、消費電力および熱雑音の点においても好ましくない
。
は、消費電力および熱雑音の点においても好ましくない
。
本発明はこのような点に鑑みてなされたもので、室温部
の電子回路を少なくすることで、１チヤンネル当たりの
回路構成を小型化してマルチチャンネル化を容易とする
とともに、消費電力および熱雑音の少ない薄膜ＳＱＵＩ
Ｄ磁力計の提供を目的としている。
の電子回路を少なくすることで、１チヤンネル当たりの
回路構成を小型化してマルチチャンネル化を容易とする
とともに、消費電力および熱雑音の少ない薄膜ＳＱＵＩ
Ｄ磁力計の提供を目的としている。
く課題を解決するための手段〉
上記の目的を達成すたるめの構成を、実施例に対応する
第１図を参照しつつ説明すると、本発明では、５ＱｔＪ
ＩＤ素子１と、そのＳＱＵＩＤ素子１に結合されたピッ
クアップコイル２と、ＳＱＵＩＤ素子１から取り出され
た信号を増幅する増幅部３と、その増幅部３の出力信号
を５ＱｔＪＩＤ素子１にフィードバックするフィードバ
ック部４とを、それぞれ超電導体を主体とする薄膜によ
って形成して冷却部内に配設する。
第１図を参照しつつ説明すると、本発明では、５ＱｔＪ
ＩＤ素子１と、そのＳＱＵＩＤ素子１に結合されたピッ
クアップコイル２と、ＳＱＵＩＤ素子１から取り出され
た信号を増幅する増幅部３と、その増幅部３の出力信号
を５ＱｔＪＩＤ素子１にフィードバックするフィードバ
ック部４とを、それぞれ超電導体を主体とする薄膜によ
って形成して冷却部内に配設する。
このうち、フィードバンク部４は、ＳＱＵ Ｉ Ｄ素子
１および増幅部３の双方に結合された超電導ループ（フ
ィードバックループ）４０によって形成する。
１および増幅部３の双方に結合された超電導ループ（フ
ィードバックループ）４０によって形成する。
また、増幅部３は、互いにループ面積の異なる２個の超
電導ループ３１．３２とこれらを接続するジョセフソン
接合Ｊ３によって構成し、その−方の超電導ループ（Ａ
−Ｄループ）３１を、ＳＱＵＩＤ素子１の出力電圧Ｖ
ヶに対応する電流１２が流れる伝達トランス５に結合し
、他方の超電導ループ（蓄積ループ）３２を、フィード
バックループ４０に結合する。
電導ループ３１．３２とこれらを接続するジョセフソン
接合Ｊ３によって構成し、その−方の超電導ループ（Ａ
−Ｄループ）３１を、ＳＱＵＩＤ素子１の出力電圧Ｖ
ヶに対応する電流１２が流れる伝達トランス５に結合し
、他方の超電導ループ（蓄積ループ）３２を、フィード
バックループ４０に結合する。
〈作用〉
磁界Φ１の印加による、ＳＱＵＩＤ素子１の出力電圧Ｖ
Ａに対応する電流ｉ２が流れる伝達トランス５に結合さ
れた超電導ループ３１には、１２に誘起されて電流ｉ３
が流れるが、この電流ｉ、は第４図に示すように、１２
に対してはジョセフソン接合Ｊ３の臨界電流値１ｅｆｆ
をピーク値とする鋸切刃状のパルスとなる。ｉ３がピー
ク値１ｃ３になると、ジョセフソン接合Ｊ３は超電導→
常電導のスイッチングをし、これによって超電導ループ
３２には、第５図に示すように４．１２の大きさ、従っ
てＳＱＵＩＤ素子１の出力電圧■、の大きさに応じて階
段状に増加する電流ｉ４が流れる。
Ａに対応する電流ｉ２が流れる伝達トランス５に結合さ
れた超電導ループ３１には、１２に誘起されて電流ｉ３
が流れるが、この電流ｉ、は第４図に示すように、１２
に対してはジョセフソン接合Ｊ３の臨界電流値１ｅｆｆ
をピーク値とする鋸切刃状のパルスとなる。ｉ３がピー
ク値１ｃ３になると、ジョセフソン接合Ｊ３は超電導→
常電導のスイッチングをし、これによって超電導ループ
３２には、第５図に示すように４．１２の大きさ、従っ
てＳＱＵＩＤ素子１の出力電圧■、の大きさに応じて階
段状に増加する電流ｉ４が流れる。
この超電導ループ３２に結合された超電導ループ４０に
は、同様に階段状に変化する電流ｉ５が流れる（第７図
）。この電流ｉ、により、超電導ループ４０に接合され
たＳＱＵＩＤ素子１には、印加磁界Φ、と逆相の磁界−
Φ、が印加され、フィードバック回路が構成される。
は、同様に階段状に変化する電流ｉ５が流れる（第７図
）。この電流ｉ、により、超電導ループ４０に接合され
たＳＱＵＩＤ素子１には、印加磁界Φ、と逆相の磁界−
Φ、が印加され、フィードバック回路が構成される。
〈実施例〉
本発明の実施例を、以下、図面に基づいて説明する。
第１図は本発明実施例の回路構成図である。この図にお
いて、−点鎖線より下方の部分は超電導体を主体とする
薄膜によって形成され、その使用されている超電導体の
臨界温度以下に保持すべく冷却部内に配設される。
いて、−点鎖線より下方の部分は超電導体を主体とする
薄膜によって形成され、その使用されている超電導体の
臨界温度以下に保持すべく冷却部内に配設される。
ＳＱＵＩＤ素子１は２個のジョセフソン接合ＪＩ＋Ｊ２
を備えたｄｃｓＱＵＩＤであって、定電流源７から一定
のバイアス電流Ｉが流される。このＳＱＵＩＤ素子１は
、入力コイル２１によってピックアップコイル２に結合
されている。
を備えたｄｃｓＱＵＩＤであって、定電流源７から一定
のバイアス電流Ｉが流される。このＳＱＵＩＤ素子１は
、入力コイル２１によってピックアップコイル２に結合
されている。
ＳＱＵ Ｉ Ｄ １の出力電圧ＶＡは、抵抗Ｒによって
伝達トランス５を流れる電流１２に変換される。
伝達トランス５を流れる電流１２に変換される。
この伝達トランス５は、コイル５１によって増幅部３の
Ａ−Ｄループ３１に結合されている。
Ａ−Ｄループ３１に結合されている。
増幅部３は、ループ面積の小さい超電導ループであるＡ
−Ｄループ３１と、ループ面積の大きい超電導ループで
ある蓄積ループ３２と、このＡ−Ｄループ３１と蓄積ル
ープ３２とを接続するジョセフソン接合Ｊ、によって構
成されている。
−Ｄループ３１と、ループ面積の大きい超電導ループで
ある蓄積ループ３２と、このＡ−Ｄループ３１と蓄積ル
ープ３２とを接続するジョセフソン接合Ｊ、によって構
成されている。
蓄積ルーラ°３２は第１のフィードバックコイル４１に
よって、超電導ループであるフィードバックループ４０
の一端に結合されている。フィードパックループ４０の
他端は、第２のフィードバックコイル４２によってＳＱ
ＵＩＤ素子１に結合されており、これらでフィードバッ
ク部４を構成している。また、フィードバックループ４
０には第１の出力取り出しコイル４３が形成されており
、このコイル４３に対向して第２の出力取り出しｊイル
６１が設けられている。そして、この第２の出力取り出
しコイル６１の両端は、冷却部外の出力端子に接続され
ている。
よって、超電導ループであるフィードバックループ４０
の一端に結合されている。フィードパックループ４０の
他端は、第２のフィードバックコイル４２によってＳＱ
ＵＩＤ素子１に結合されており、これらでフィードバッ
ク部４を構成している。また、フィードバックループ４
０には第１の出力取り出しコイル４３が形成されており
、このコイル４３に対向して第２の出力取り出しｊイル
６１が設けられている。そして、この第２の出力取り出
しコイル６１の両端は、冷却部外の出力端子に接続され
ている。
以上の本発明実施例において、ピックアップコイル２に
外部磁界Φ８が印加されると、伝達係数ｋ（Φ、＝にΦ
、）をもってＳＱＵＩＤ素子１に磁界Φ１が印加される
。この磁界Φ、により、ＳＱＵＩＤ素子１からは、第２
図ｆａｔに示すように、磁束量子Φ。を周期とする出力
電圧■１が得られる。この出力電圧Ｖヶー磁界φ１のリ
ニア部に着目すると、磁界Φ１をΦ１′に平行移動して
第２図（ｂ）のように表される。
外部磁界Φ８が印加されると、伝達係数ｋ（Φ、＝にΦ
、）をもってＳＱＵＩＤ素子１に磁界Φ１が印加される
。この磁界Φ、により、ＳＱＵＩＤ素子１からは、第２
図ｆａｔに示すように、磁束量子Φ。を周期とする出力
電圧■１が得られる。この出力電圧Ｖヶー磁界φ１のリ
ニア部に着目すると、磁界Φ１をΦ１′に平行移動して
第２図（ｂ）のように表される。
第２図（ｂ）に示される出力電圧■、は、伝達トランス
５内の抵抗Ｒによって、この伝達トランス５内を流れる
電流１２に変換される。第３図に電流１２とΦ１′の関
係を示す。
５内の抵抗Ｒによって、この伝達トランス５内を流れる
電流１２に変換される。第３図に電流１２とΦ１′の関
係を示す。
伝達トランス５内を流れる電流１２によって、コイル５
１を介してＡ−Ｄループ３１に磁束Φ２が伝わる。これ
によりＡ−Ｄループ３１に電流ｉ】が流れる。Ａ−Ｄル
ープ３１と蓄積ループ３２間に介在するジョセフソン接
合Ｊ３の臨界電流をｉｃ＋とすると、Ａ−Ｄループ３１
に流れる電流ｉ３がｊｃ３になったときに、ジョセフソ
ン接合Ｊ３は超電導−常電導のスイッチングをするから
、これによって磁束はＡ−Ｄループ３１から蓄積ループ
３２内に移動する。従って、Ａ−Ｄループ３１に流れる
電流ｉ３は、第４図に示すように、Φ１′の大きさに対
してｉｃ３をピーク値とした鋸刃状のパルスとなる。換
言すれば、伝達トランス５を流れる電流１２の大きさは
Ａ−Ｄループ３１に流れるパルスのカウント数に比例す
る。また、ジョセフソン接合Ｊ、の上述のスイッチング
による磁束の移動により、蓄積ループ３２内の磁束はそ
の分増加することになるが、その結果、蓄積ループ３２
に流れる電流ｉ、は第５図に示すように、Φ１′の大き
さに対して段階状に増加する。
１を介してＡ−Ｄループ３１に磁束Φ２が伝わる。これ
によりＡ−Ｄループ３１に電流ｉ】が流れる。Ａ−Ｄル
ープ３１と蓄積ループ３２間に介在するジョセフソン接
合Ｊ３の臨界電流をｉｃ＋とすると、Ａ−Ｄループ３１
に流れる電流ｉ３がｊｃ３になったときに、ジョセフソ
ン接合Ｊ３は超電導−常電導のスイッチングをするから
、これによって磁束はＡ−Ｄループ３１から蓄積ループ
３２内に移動する。従って、Ａ−Ｄループ３１に流れる
電流ｉ３は、第４図に示すように、Φ１′の大きさに対
してｉｃ３をピーク値とした鋸刃状のパルスとなる。換
言すれば、伝達トランス５を流れる電流１２の大きさは
Ａ−Ｄループ３１に流れるパルスのカウント数に比例す
る。また、ジョセフソン接合Ｊ、の上述のスイッチング
による磁束の移動により、蓄積ループ３２内の磁束はそ
の分増加することになるが、その結果、蓄積ループ３２
に流れる電流ｉ、は第５図に示すように、Φ１′の大き
さに対して段階状に増加する。
この蓄積ループ３２に流れる電流ｉ４によって、第１の
フィードバンクコイル４１を通して第６図に示すような
磁束φ４がフィードバックループ４０に伝わる。これに
よりフィードバックループ４０には、第７図に示すよう
な、蓄積ループ３２に流れる電流ｉ４と同様の電流ｉ、
が流れる。
フィードバンクコイル４１を通して第６図に示すような
磁束φ４がフィードバックループ４０に伝わる。これに
よりフィードバックループ４０には、第７図に示すよう
な、蓄積ループ３２に流れる電流ｉ４と同様の電流ｉ、
が流れる。
フィードバックループ４０は第２のフィードバンクコイ
ル４２によってＳＱＵＩＤ素子１に結合されているから
、電流ｉ５により、ＳＱＵＩＤ素子１には印加磁界Φ１
と逆相の磁界−Φ１が印加され、フィードバンク回路が
形成される。
ル４２によってＳＱＵＩＤ素子１に結合されているから
、電流ｉ５により、ＳＱＵＩＤ素子１には印加磁界Φ１
と逆相の磁界−Φ１が印加され、フィードバンク回路が
形成される。
フィードバックループ４０を流れる電流ｉ、は、第１お
よび第２の出力取り出しコイル４３および６１によって
出力端子に導かれているから、この出力端子に現れる電
流を計測することで印加磁界φ１を求めることができる
。
よび第２の出力取り出しコイル４３および６１によって
出力端子に導かれているから、この出力端子に現れる電
流を計測することで印加磁界φ１を求めることができる
。
〈発明の効果〉
以上説明したように、本発明によれば、ＳＱＵＩＤ磁力
計の増幅部やフィードバック部を超電導体の薄膜によっ
て構成して冷却部内に配置することを可能としたから、
従来に比して室温部に置かれる電子回路を大幅に削減す
ることができ、マルチチャンネル化が容易となる。同時
に、増幅部を冷却部内に置くことで熱雑音の低減が達成
されるとともに、超電導回路部が増加することで消費電
力をも削減できるという効果もある。
計の増幅部やフィードバック部を超電導体の薄膜によっ
て構成して冷却部内に配置することを可能としたから、
従来に比して室温部に置かれる電子回路を大幅に削減す
ることができ、マルチチャンネル化が容易となる。同時
に、増幅部を冷却部内に置くことで熱雑音の低減が達成
されるとともに、超電導回路部が増加することで消費電
力をも削減できるという効果もある。
第１図は本発明実施例の回路構成図、
第２図はそのＳＱＵＩＤ素子１の出力電圧■。
を示すグラフ、
第３図は伝達トランス５を流れる電流１２を示すグラフ
、 第４図はＡ−Ｄループ３１を流れる電流ｉ３を示すグラ
フ、 第５図は蓄積ループ３２を流れる電流ｉ４を示すグラフ
、 第６図はフィードバックループ４０に伝わる磁束Φ４を
示すグラフ、 第７図はフィードバックループ４０を流れる電流ｉ、を
示すグラフ、 第８図は出力端子に導かれる電流を示すグラフ、第９図
は従来のｄｃｓＱＵＩＤ磁力計の回路構成図である。 １・・・ＳＱＵＩＤ素子 ２・・・ピックアップコイル ３・・・増幅部 ４・・・フィードバック部 ５・・・伝達トランス ７・・・定電流源 ２１・・・入力コイル ３１・・・Ａ−Ｄループ ３２・・・蓄積ループ ４０・・・フィードバックループ ４１・・・第１のフィードバックコイル４２・・・第２
のフィードバックコイル４３・・・第１の出力取り出し
コイル ５１・・・コイル ６１・・・第２の出力取り出しコイル Ｊ、、Ｊ、Ｊ３ ・・・ジョセフソン接合特許出願人
株式会社島津製作所代 理 人 弁理士
西１）新 第２図
、 第４図はＡ−Ｄループ３１を流れる電流ｉ３を示すグラ
フ、 第５図は蓄積ループ３２を流れる電流ｉ４を示すグラフ
、 第６図はフィードバックループ４０に伝わる磁束Φ４を
示すグラフ、 第７図はフィードバックループ４０を流れる電流ｉ、を
示すグラフ、 第８図は出力端子に導かれる電流を示すグラフ、第９図
は従来のｄｃｓＱＵＩＤ磁力計の回路構成図である。 １・・・ＳＱＵＩＤ素子 ２・・・ピックアップコイル ３・・・増幅部 ４・・・フィードバック部 ５・・・伝達トランス ７・・・定電流源 ２１・・・入力コイル ３１・・・Ａ−Ｄループ ３２・・・蓄積ループ ４０・・・フィードバックループ ４１・・・第１のフィードバックコイル４２・・・第２
のフィードバックコイル４３・・・第１の出力取り出し
コイル ５１・・・コイル ６１・・・第２の出力取り出しコイル Ｊ、、Ｊ、Ｊ３ ・・・ジョセフソン接合特許出願人
株式会社島津製作所代 理 人 弁理士
西１）新 第２図
Claims (1)
- ＳＱＵＩＤ素子と、そのＳＱＵＩＤ素子に結合されたピ
ックアップコイルと、上記ＳＱＵＩＤ素子から取り出さ
れた信号を増幅する増幅部と、その増幅部の出力を上記
ＳＱＵＩＤ素子にフィードバックするフィードバック部
とを、それぞれ超電導体を主体とする薄膜によって形成
して冷却部内に配設するとともに、上記フィードバック
部は、上記ＳＱＵＩＤ素子および上記増幅部の双方に結
合された超電導ループによって形成され、上記増幅部は
、互いにループ面積の異なる２個の超電導ループとこれ
らを接続するジョセフソン接合によって構成され、かつ
、その２個の超電導ループの一方は、上記ＳＱＵＩＤ素
子の出力電圧に対応する電流が流れる伝達トランスに結
合され、他方は、上記フィードバック部を形成する超電
導ループに結合されていることを特徴とする、薄膜ＳＱ
ＵＩＤ磁力計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63145395A JPH0740064B2 (ja) | 1988-06-13 | 1988-06-13 | 薄膜ｓｑｕｉｄ磁力計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63145395A JPH0740064B2 (ja) | 1988-06-13 | 1988-06-13 | 薄膜ｓｑｕｉｄ磁力計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01313784A true JPH01313784A (ja) | 1989-12-19 |
| JPH0740064B2 JPH0740064B2 (ja) | 1995-05-01 |
Family
ID=15384272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63145395A Expired - Fee Related JPH0740064B2 (ja) | 1988-06-13 | 1988-06-13 | 薄膜ｓｑｕｉｄ磁力計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740064B2 (ja) |
-
1988
- 1988-06-13 JP JP63145395A patent/JPH0740064B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0740064B2 (ja) | 1995-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2807518B2 (ja) | 超伝導装置 | |
| US5767043A (en) | Multiple squid direct signal injection device formed on a single layer substrate | |
| JPH02310484A (ja) | 薄膜型ｓｑｕｉｄ磁束計およびこれを用いた生体磁気計測装置 | |
| Campbell et al. | Flux creep in the critical state of a high-temperature superconductor | |
| US5955400A (en) | SQUID integrated with pickup coils | |
| JPH11507436A (ja) | 複合超電導量子干渉素子および回路 | |
| CN1032987A (zh) | 从磁记录介质读出信息的装置 | |
| CN116224183B (zh) | Squid检测模块、芯片、传感器及磁测量系统 | |
| JP2587002B2 (ja) | Ｓｑｕｉｄ磁束計 | |
| JP2000091653A (ja) | 超伝導量子干渉素子 | |
| KR19980063875A (ko) | 자기 센서용 전압 증폭 회로 및 자기 센서 동작 회로 | |
| US4135127A (en) | Direct current transformer | |
| JPH0740064B2 (ja) | 薄膜ｓｑｕｉｄ磁力計 | |
| JP2869776B2 (ja) | Ｓｑｕｉｄ磁束計 | |
| Yokosawa et al. | Design and fabrication of direct‐feedback gradiometer: Axial gradiometer made of superconductive films and SQUIDs | |
| Tilbrook | The design of a new concept HTSC axial gradiometer | |
| JP2604326B2 (ja) | Ｓｑｕｉｄ磁束計 | |
| JP3013542B2 (ja) | Ｄｃ−ｓｑｕｉｄ | |
| JPH01197677A (ja) | 超電導磁力計 | |
| JPH04204069A (ja) | Ｓｑｕｉｄ磁束計 | |
| JP3206198B2 (ja) | Ｄｃ−ｓｑｕｉｄ磁束計 | |
| JPH0435074A (ja) | 超伝導回路内磁束トラップ解除装置 | |
| JP2849139B2 (ja) | 永久電流解除装置 | |
| JPH06324130A (ja) | Ｓｑｕｉｄセンサ装置 | |
| Hosoya et al. | Experimental study of a dual-input-multiplexor gate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |