JPH01314972A - サージ検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ 本発明は、雷インパルスなどのサージの発生及びその発
生頻度等を求めるサージ検出回路に関するものである。

［従来の技術ｌ 電源回路などには雷などによりサージが重畳し、このサ
ージにより機器が損傷することがある。そ二で、このよ
うなサージから機器の損傷を防ぐために、サージを検知
して機器をオフにするといったことが必要な場合がある
。また、このようなサージの発生頻度を求めたりする必
要があることもある。ところが、従来のこのようなサー
ジを検出する装置では、サージの立ち上が９が急峻であ
るため、その計測には高度の技術を必要としていた。

このような、従来のサージの大きさを検出する装置を第
６図に示す。この装置では、被検回路１の電圧を分圧器
２で１０数Ｖ以下に落とし、高速アンプ３でインピーダ
ンス変換を行った後、処理回路４でサージの検出処理を
行うようにしてあった。ところが、この方法では急峻な
立ち上がりのサージ波形（１００ＯＶ／μＳ以上）を分
圧器２で正確に分圧する必要があり、このため無誘導高
抵抗が必要とする。しかし、この種の抵抗は入手するこ
とが難しく、しかも高価である。また、急峻な立ち上が
りのサージのインピーダンス変換を行うためには、超高
速アンプを必要とし、アンプの設計・製作には高度の技
術を必要とすると共に、アンプ自体も高価なものとなる
。

［発明が解決しようとする課題］ 本発明は上述の、αに鑑みて為されたものであり、その
目的とするところは、高性能の分圧器やアンプを用いず
に、サージの検出を行うことができるサージ検出回路を
提供することにある。

［課題を解決するための手段１ 上記目的を達成するために、本発明は被検回路と分圧器
との間にアレスタ等のサージ吸収素子を挿入しである。

（作用） 本発明は、上述のようにアレスタ等のサージ吸収素子に
動作電圧以上のサージが印加された場合、サージ吸収素
子はサージの消滅後もサージが重畳されたことを示す出
力状態を保持することに着目し、このサージ吸収素子を
被検回路と分圧器との間に挿入することにより、特殊な
抵抗や超高速のアンプなどを用いることなく、サージの
検出を行うことができるようにしたものである。

（実施例） 第１図乃至＠５図に本発明の一実施例を示す。

本実施例では、第１図に示すように、第６図の従来回路
の被検回路１と分圧器２との間にアレスタＡｒなどのサ
ージ吸収素子を挿入したものである。

ここで、サージ吸収素子としてアレスタＡｒを用いた場
合について説明する。第３図（ａ）に示すようにサージ
が被検回路１の電圧■に重畳され、このサージの電圧Ｖ
ｓがアレスタＡｒの動作電圧以上であると、アレスタＡ
ｒが放電して同図（ｂ）に示す電流が流れる゛。そして
、サージが消滅した後もアレスタＡｒは導通状態を維持
し、同図（ｂ）に示すようにアレスタ電流が流れ続ける
。従って、この保持電流からサージの発生を検出するよ
うにすれば、分圧器２及びアンプ３に何等の高速応答性
も必要としなくなる。ところで、例えばサージ吸収素子
としてアレスタを用いた場合、アレスタには応答の速い
もの（例えばセラミック製）と、応答の遅いもの（ガラ
ス管製）とがあるが、本発明では応答の速いものを使用
するものとする。つまり、第５図（ａ）に示すような雷
インパルス電圧が印加された時、応答の遅いアレスタの
端子電圧の応答波形は第５図（ｅ）に示すようになり、
このように応答が遅いと、サージの検出が遅れ機器の破
壊をまねく恐れがあるからである。なお、第５図（ｂ）
に応答の速いアレスタの端子電圧を示す。第２図は第１
図回路の要部の具体回路であり、サージ吸収素子Ａｒを
介して被検回路１から供給される電圧を、分圧器２の抵
抗Ｒ，，Ｒ２で分圧してアンプ３に送る。この分圧抵抗
Ｒ＋　、Ｒ２の抵抗値は、例えばＲ５をＩＫΩとし、Ｒ
２を５０Ωとする。ここで、抵抗Ｒ７に直列に挿入され
たリレー接点には、必要な処理が終わった後、瞬時に開
いてアレスタＡｒの放電を停止させるものである。この
リレー接点には、例えばサージの発生回数を求める場合
などのように繰り返しサージを検出する場合に必要であ
る。なお、サージの検知後に被検回路１をオフする場合
には不要である。また、抵抗Ｒ２の両端に接続されたコ
ンデンサＣは次段のアンプ３に高圧のノイズが入力され
ることを防止するためのものである。ところで、サージ
検知の最低電圧がアレスタの動作電圧（放電電圧）より
も高い場合は、第４図に示すように複数個のアレスタＡ
ｒを直列に接続すれば良い。こ、のように本実施例では
、７レスタＡｒなとの通常のサージ吸収素子を被検回路
１と分圧器２との間に挿入することにより、従来のよう
に特殊な抵抗や超高速のアンプを必要とせず、簡単な回
路でサージを検出することができる。

［発明の効果１ 本発明は上述のように、被検回路と分圧器との間にアレ
スタ等のサージ吸収素子を挿入してあり、被検回路の出
力電圧にサージ吸収素子の動作電圧以上のサージが重畳
された場合、サージ吸収素子がサージの消滅後もサージ
が重畳されたことを示す出力状態を保持するので、特殊
な抵抗や超高速のアンプなどを用いることなく、サージ
の検出を行うことができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は同上の要部の具体回路図、第３図は同上に用いら
れるアレスタの動作説明図、第４図はサージ電圧が高い
場合の′ｇ！一部回路図、第５図は同上のアレスタの特
性の説明図、第６図は従来例の１０７２図である。 １は被検回路、２は分圧器、３はアンプ、４は処理回路
、Ａｒはアレスタである。 代理人　弁理士　石　１）長　七 第４図 第５【？ １６図

Claims (1)

【特許請求の範囲】
1. （１）サージが重畳される電源回路等の被検回路の出力
   電圧を分圧する分圧器と、この分圧器の出力電圧がイン
   ピーダンス変換器を構成するアンプを介して入力され、
   上記分圧器の出力電圧に基づいて適宜サージの検出処理
   を行う処理回路とを備えたサージ検出回路において、上
   記被検回路と分圧器との間にアレスタ等のサージ吸収素
   子を挿入して成ることを特徴とするサージ検出回路。