JPH01317081A - 走査周波数変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　要〕 走査周波数の異なる映像信号を表示可能な画面データに
変換する走査周波数変換装置に関し、水平・垂直両方の
走査周波数を変換することができるようにすることを目
的とし、 第１の映像信号をディジタル信号に変換するＡ／Ｄ変換
器と、該第１の映像信号の水平・垂直同期信号を分離す
る回路と、書込画素クロックを内蔵し、該同期信号に該
クロックを位相同期させ且つ指定された水平・垂直書込
期間にそれぞれ対応した水平・垂直書込アドレスを発生
する書込アドレス発生回路と、該第１の映像信号と走査
周波数の異なる第２の映像信号の同期信号を分離する回
路と、読出画素クロックを内蔵し、該第２の映像信号の
同期信号に該クロックを位相同期させ且つ指定された水
平・垂直表示期間に対応した水平画素読出クロック及び
垂直ライン読出アドレスを発生し該読出クロックを２ボ
一ト画面メモリ（６）に与える読出アドレス発生回路と
、該第１又は第２の映像信号の同期信号により両アドレ
ス発生回路のうちの該読出アドレスを優先して一方を選
択し該メモリのアドレス指定を行うアドレスセレクタと
、該Ａ／Ｄ変換器から該メモリへのデータを通常はその
まま読み出し該アドレスセレクタが該第２の映像信号の
同期信号を受けた時のみ読出禁止するＦＩＦＯメモリと
、該画面メモリの信号をアナログ信号に変換するＤ／Ａ
変換器とで構成する。

〔産業上の利用分野〕

本発明は、走査周波数変換装置に関し、特に走査周波数
の異なる映像信号を表示可能な画面データに変換する走
査周波数変換装置に関するものである。

最近のビジュアル機器の多様化に伴い、一つのビジュア
ル機器への画面（画像）データを他の種々のビジュアル
機器に適合して表示（デイスプレィ）する必要が生じて
来ている。

〔従来の技術〕

従来の表示画面を変換する装置としては、第１０図に示
すものがあり、標準のテレビ信号（ＮＴＳＣ信号）をＡ
／Ｄ変換器１０１でディジタル信号に変換し、このディ
ジタル信号を切替スインチ１０２により１ラインメモリ
１０３．１０４に交互に書き込む。この書込動作は、テ
レビ信号の水平・垂直同期信号を同期分離回路１０５で
分離し、水平同期信号をそのまま書込クロック（１５，
７５ＫＨｚ）としてメモリ１０３．１０４に与えること
により行われる。また、水平同期信号が位相同期回路１
０６に与えられることにより書込周波数の２倍の読出ク
ロック（３１，５ＫＨｚ）が生成されメモリ１０３．１
０４に与えられることにより読出動作が行われ、切替ス
イッチ１０７を交互に切り替えることによりＤ／Ａ変換
器１０８からテレビ信号とは走査周波数が異なった高解
像度の映像信号が出力される。

このときの表示画面が第１１図に示されており、走査周
波数変換前のテレビ信号の水平走査周波数は１５．７５
ＫＨｚであり、変換後の映像信号の水平走査周波数は２
倍の３１．５ＫＨｚとなっていることが示されている。

従って、変換後の表示画面は第１２図のタイムチャート
にも示されているように、各水平ラインが２回づつ重複
して表示されている。

〔発明が解決しようとする課題〕

上記の従来例では、１ライン分の画像メモリを有し、書
込速度の２倍で読み出すことで水平走査周波数のみを２
倍にし、垂直走査周波数については変換しないものであ
った。

このため、見掛は上の走査線数が２倍となり、標準のテ
レビには木目細かく表示できるという利点を有するが、
水平走査周波数だけでなく垂直走査周波数も異なるパソ
コン等の高解像度画像には対応できないという問題点が
あった。

従って、本発明は、水平・垂直両方の走査周波数を変換
することができる走査周波数変換装置を実現することを
目的とする。

〔課題を解決するための手段〕

上記の目的を達成するため、本発明に係る走査周波数変
換装置では、第１図に原理的に示すように、第１の映像
信号をディジタル信号に変換する・Ａ／Ｄ変換器１と、
該第１の映像信号の水平・垂直同期信号を分離する回路
２と、書込画素クロックを内蔵し、該同期信号に該クロ
ックを位相同期させ且つ指定された水平・垂直書込期間
にそれぞれ対応した水平・垂直書込アドレスを発生する
書込アドレス発生回路３と、該第１の映像信号と走査周
波数の異なる第２の映像信号の同期信号を分離する回路
４と、読出画素クロックを内蔵し、該第２の映像信号の
同期信号に該クロフクを位相同期させ且つ指定された水
平・垂直表示期間に対応した水平画素読出クロック及び
垂直ライン読出アドレスを発生し該読出クロックを２ポ
ート画面メモリ６に与える読出アドレス発生回路５と、
該第１又は第２の映像信号の同期信号により両アドレス
発生回路３．５のうちの該読出アドレスを優先して一方
を選択し該メモリ６のアドレス指定を行うアドレスセレ
クタ７と、該Ａ／Ｄ変換器１がら該メモリ６へのデータ
を通常はそのまま読み出し該アドレスセレクタが該第２
の映像信号の同期信号を受けた時のみ読出禁止するＦＩ
ＦＯメモリ８と、該画面メモリの信号をアナログ信号に
変換するＤ／Ａ変換器９とを備えている。

〔作　　　用〕

本発明の走査周波数変換装置では、第１の映像信号の水
平・垂直同期信号を同期分離回路２で分離した後、アド
レスセレクタ７及び書込アドレス発生回路３に与える。

書込アドレス発生回路３では、内蔵した書込画素クロフ
クを水平・垂直同期信号に位相同期させた上、例えば外
部から指定した水平・垂直書込期間にそれぞれ対応した
水平・垂直書込アドレスを発生する。この書込アドレス
発生時には、第１の映像信号の水平・垂直同期信号がア
ドレスセレクタ７に与えられており、これによりアドレ
スセレクタ７は書込アドレスを２ポート画面メモリ６に
与える。第１の映像信号はＡ／Ｄ変換器１でディジクル
信号に変換された後、ＦＩＦＯメモリ８に送られるが、
通常は一旦蓄積されて一定時間後にメモリ６に送られ、
上記の書込アドレスに書き込まれる。

この結果、入力画面は第２図（ａ）に示すように、第１
の映像信号の水平同期信号の周期（例えば６４０ドツト
）内で且つ垂直同期信号の周Ｕ（例えば４８０ライン〉
内に指定された水平・垂直期間内に書き込まれる。

一方、第１の映像信号とは走査周波数が異なる第２の映
像信号の水平・垂直同期信号が同期分離回路４で分離さ
れアドレスセレクタ７及び読出アドレス発生回路５に送
られる。読出アドレス発生回路５では、内蔵した読出画
素クロックをその第２の映像信号の水平・垂直同期信号
に位相同期させた上、例えば外部から指定した水平・垂
直読出期間にそれぞれ対応した水平画素読出クロック及
び垂直読出アドレスを発生し、水平画素読出クロックは
メモリ６に直接送る。読出アドレス発生時には、第２の
映像信号の水平・垂直同期信号がアドレスセレクタ７に
与えられており、これによりアドレスセレクタ７は読出
アドレスを２ボ一ト画面メモリ６に与える。

即ち、同期分離回路４からアドレスセレクタ７への同期
信号が入力された場合には、アドレスセレクタ７は垂直
ライン読出アドレスを優先的にメモリ６に出力するとと
もにＡ／Ｄ変換器１からＦＩＦＯメモリ８へのデータを
蓄積したままで出力しないようにする。そして、ライン
アドレスを出力した後にはアドレスセレクタ７は上記の
動作を行う。

この読出アドレスを受けたメモリ６では、対応するアド
レスに書き込まれているデータを水平画素読出クロック
に従って読み出し、Ｄ／Ａ変換器９を経て映像信号を発
生する。

この結果、表示画面は第２図（ｂ）に示すように、第２
の映像信号の水平同期信号の周期（例えば１０２４ドツ
ト）内で且つ垂直同期信号の周期（例えば７６８ライン
）内に指定された水平・垂直期間内に表示される。

このようにして、第３図に示すように、同期信号がアド
レスセレクタ７に与えられる度に書込又は読出が行われ
、第１の映像信号を、これと走査周波数の異なる第２の
映像信号の画面に表示することができる。この例では、
書込水平同期信号の間に２つの読出水平同期信号が入る
ようになっているので、書込水平同期信号の１周期にデ
ータを書き込んだ場合、２つの画像データ分余っている
が、アドレスセレクタ７が読出データを優先的に選択し
たときには、この２デ一タ分をＦＩＦＯメモリ８に蓄え
ればよいことになる。

〔実　施　例〕

第４図は、第１図に示した本発明の走査周波数変換装置
の一実施例を示しており、この実施例では、１つの画面
メモリ６が４つに分割されている。

これは、メモリ６の書込速度が遅いことを考慮したもの
であり、これに対応してラッチ回路１０と１１を設け、
更に４分周回路１２でランチ回路１０．１１の書込／読
出タイミングを合わせている。

但し、非常に高速なメモリ６であれは、１つの画面メモ
リで充分であり、また、ランチ回路及び４分周回路も必
要なくなる。また、書込アドレス発生回路３は、同期分
離回路２からの水平・垂直同期信号を入力する書込用同
期回路３１と、この書込用同期回路３１で位相同期され
た水平・垂直同期信号と、外部からの指定期間を与える
信号とを受けて書込水平・垂直アドレスを発生する書込
カウンタ３２とで構成されている。更に、読出アドレス
発生回路５は、同期分離回路２からの水平・垂直同期信
号を入力する読出用同期回路５１と、この読出用同期回
路５１で位相同期された水平・垂直同期信号と外部から
の指定期間を与える信号とを受けて水平画素読出クロッ
ク及び垂直読出ラインアドレスを発生する読出カウンタ
５２とで構成されている。

これらのアドレス発生回路３及び５は更にそれぞれ第５
図及び第６図に詳しく示されている。

第５図において、書込アドレス発生回路３の書込用同期
回路３１は書込画素クロック発生部３１ａと、書込画素
クロック（これは、書き込む画素°と等しい周波数を中
心周波数とし周波数の可変が可能なりロック）の分周回
路としてのカウンタ３１ｂと、分周出力と同期分離回路
２の水平同期信号との位相比較を行う比較回路３１ｃと
で構成されている。尚、同期分離回路２からの垂直同期
信号はそのまま通過させる。また、書込カウンタ３２は
、書込画素クロック発生部３１ａからの書込ドツトクロ
ックと、例えばＣ−ＰＵ等の外部からの水平書込期間（
１〜６４０　ドント）指定信号とのアンドゲート３２ａ
と、このアンドゲート３２ａの出力クロックをカウント
して水平書込アドレスを発生し分周回路３１ｂからの水
平同期信号によってリセットする水平アドレスカウンタ
３２ｂと、分周回路３１ｂからの水平同期信号と垂直書
込期間（１〜４８０ライン）指定信号とのアンドゲート
３２Ｃと、このアンドゲート３２ｃの出力クロックをカ
ウントして垂直書込ラインアドレスを発生し同期分離回
路２からの垂直同期信号によってリセットする垂直アド
レスカウンタ３２ｄとで構成されている。

第６図に示す読出アドレス発生回路５の読出用同期回路
５１は第５図と同様の構成で読出画素クロック発生部５
１ａと、カウンタ５１ｂと、比較回路５１ｃとで構成さ
れており、読出カウンタ５２は、アンドゲート５２ａと
、アンドゲート５２Ｃと、垂直アドレスカウンタ５２ｄ
とで構成されている。尚、読出画素クロックは、読み出
す画素と等しい周波数を中心周波数とし周波数の可変が
可能なりロックであり、また読出カウンタ５２に水平ア
ドレスカウンタ３２ｂに対応するカウンタが設けられて
いないのは、メモリ６の読出の際のアドレス指定が垂直
ラインアドレスのみで足りるからである。但し、アドレ
ス指定された各ライン中の画素データの読出にはクロッ
クが必要であるため、アンドゲート５２ａから水平画素
読出クロックが発生されるようになっている。また、水
平表示期間は２０１〜８４０　ドア）、垂直表示期間は
１０１〜５８０ラインを指定するものとする。

次に第４図に示した実施例の動作を第５図及び第６図を
参照して説明する。尚、ここでは第１の映像信号として
テレビ信号（ＮＴＳＣ信号）を用い、第２の映像信号と
して高解像度のパソコン映像信号を用いるものとする。

テレビ信号はＡ／Ｄ変換器１でディジタル信号に変換さ
れてＦＩＦＯメそり８に一時蓄積され、出力されてラッ
チ回路１０に４画素づつラッチされる。

一方、テレビ信号は同期分離回路２でその水平・垂直同
期信号Ｈ，Ｖに分離されアドレスセレクタ７と書込用同
期回路３１に送られる。これによってアドレスセレクタ
７は後述するようにパソコン映像信号の同期信号が入力
されない限り書込アドレス発生回路３からの水平・垂直
アドレスが選択されてメモリ６に与えられることになる
。

この場合の水平・垂直アドレスは、同期分離されたテレ
ビ信号の同期信号から書込用同期回路３１及び書込カウ
ンタ３２により発生される。

即ち、第５図に示すように書込画素クロック発生部３１
ａでクロックが発生され、分周回路３１ｂでクロックを
６４０カウントした時、書込水平同期信号を発生して比
較回路３１ｃに与える。この比較回路３１ｃでは、その
書込水平同期信号と、同期分離されたテレビ信号の水平
同期信号とを位相比較し両者が一致するようにクロック
発生部３１ａ、分周回路３１ｂ、及び比較回路３１ｃで
構成されるＰＬＬ回路で制御される。この様子が第７図
（ａ）及び（ｂ）に示されている。

書込カウンタ３２では、書込画素カウンタと水平書込期
間とをアンドゲート３２ａ及び水平アドレスカウンタ３
２ｂを通すことにより最大テレビ画面と同じ６４０　ド
ツトの水平画面が得られ、書込同期信号と垂直書込期間
とをアントゲ−）３２ｃ及び垂直アドレスカウンタ３２
ｄを通すことにより最大テレビ画面と同じ４８０ライン
の垂直画面が得られる。

この結果、第２図（ａ）に示したような画面がメモリ６
に書き込まれる。書込期間を小さくすれば、第２図（ａ
）の画面は一部削り取られる形となり、左上部分に残る
。

このようにして書込カウンタ３２で発生された水平・垂
直書込アドレスはランチ回路１０のクロック端子ＣＫに
与えられてラッチを可能にし、４分周回路１２で４分周
されてラッチ回路１０のロード端子ＬＯに与えられて４
画素分を一斉にメモＩＪ６にロード可能にする。

上述したようにアドレスセレクタ７は今、書込側のアド
レスを選択しているので、ランチ回路１０からのデータ
は分周回路１２から出力される水平・垂直書込アドレス
に従いメモリ６の各セグメントに書き込まれる。

読出動作は、第６図に示す読出アドレス発生回路６によ
り、書込アドレス発生回路３と同様にして読出アドレス
が発生されることとなる。

但し、上述したように、メモリ６の読出アドレスは垂直
ラインアドレスのみを指定すれば充分であるため、読出
カウンタ５２からは垂直ライン読出アドレスが４分周回
路１２を通ることなくアドレスセレクタ７に入力される
やこのとき、アドレスセレクタ７はパソコン信号の同期
信号により読出側に切り替えられているため、この垂直
ラインアドレスをメモリ６に与えてアドレス指定を行う
。

そして、各ラインの画素をランチ回路１１にランチする
にはクロックが必要なため、読出カウンタ５２で生成さ
れた水平画素読出クロックを４分周回路１２で４分周し
てメモリ６に与え、各メモリセグメントの指定されたラ
インアドレスに対応するラインの各画素を読み出し、４
分周していない読出クロックによってランチ回路１１か
ら読み出してＤ／Ａ変換器９によりパソコン映像信号を
発生する。

このようにして読み出された画面は第２図（ｂ）に示し
たようになるが、この第２図（ロ）の例では水平・垂直
ともにテレビ信号の最大幅がアンドゲート５２ａ、５２
ｃへの表示期間として指定されており、これに限らず、
小さな画面を表示することができる。但し、その場合に
一部が削り取られることもある。また、表示期間を常に
１”にしておけば、第２図（ｂ）の画面は丁度左上にく
っ付く形となる。

ここで、メモリ６への書込動作のためにメモリ６から読
み出されるデータが無くなってしまうと表示画面が消え
てしまう。即ち、テレビ信号の同期信号とパソコン信号
の同期信号とは互いに非同朋に発生されるので、このと
きにはアドレスセレクタ７は読出例のアドレスを優先的
に選択してメモリ６に与える必要があり、このときには
ラッチ回路１０への入力は禁止する必要がある。そのた
め、アドレスセレクタ７は読出側の同期信号を受けたと
きＦＩＦＯメモリ８にその旨知らせ、これを受けてＦＩ
ＦＯメモリ８では、順次蓄積して読み出しているデータ
の読出を禁止する。

この間、アドレスセレクタ７は第３図に示したように１
ライン分のアドレスをメモリ６に出力し、これが終了す
るとアドレスセレクタ７はＦＩＦＯメモリ８の読出禁止
状態を解除して再び書込動作を行う。

即ち、第３図より分かるように、アドレスセレクタ７は
読出を割込動作として処理することとなる。

第８図は、かかる書込と読出の非同期動作による画面メ
モリ上の新旧混在状態を示したもので、読出速度が書込
速度を上回っているために読出側でｔ２時間経過したと
きに書込側はＡまでしか新しいデータを書き替えていな
いことを示している。

しかし、動画像の場合、連続して送られる画面には相関
関係が非常に強いので視覚上は問題とならない。

第９図は本発明の応用例が示されており、本発明の走査
周波数変換回路ＳＣを用いれば、テレビ信号をパソコン
ＰＣの映像周波数に変換することで簡単に表示すること
が可能となり、オアゲート等の合成回路ＲＣを設けるこ
とによりパソコンＰＣの映像信号との合成画面をＣＲＴ
に表示することが可能となる。

尚、以上の実施例では、テレビ信号とパソコン信号を例
にとったが、これに限らず種々の異なった走査周波数の
信号変換を行うことができる。

〔発明の効果〕

このように、本発明の走査周波数変換装置によれば、走
査周波数が異なる２つの映像信号からそれぞれ同期信号
を抽出し、これらの同期信号に書込クロック、読出クロ
ックを位相同期させてそれぞれ書込アドレス、読出アド
レスを生成し、各同期信号の発生に対応して書込、読出
を行うとともに読出動作時にはメモリへの書込を行わな
いように構成したので、水平・垂直共に走査周波数が異
なる映像信号でも互いに常に画面表示を行うことができ
る。

【図面の簡単な説明】

第１図は本発明に係る走査周波数変換装置を原理的に示
すブロック図、 第２図は本発明に係る走査周波数変換装置における入力
画面と表示画面を説明するための図、第３図は本発明の
走査周波数変換装置の動作タイムチャート図、 第４図は本発明の走査周波数変換装置の一実施例を示す
ブロック図、 第５図は本発明の走査周波数変換装置に用いる書込アド
レス発生回路の一実施例を示す図、第６図は本発明の走
査周波数変換装置に用いる読出アドレス発生回路の一実
施例を示す図、第７図は同期信号の位相同期を説明する
ためのタイムチャート図、 第８図は画面メモリ上での新旧データの書込状態を示し
た図、 第９図は本発明の応用例を示した閲、 第１０図は従来の走査周波数変換装置を示したブロック
図、 第１１図は従来例の画面表示例を示した図、第１２図は
従来例のタイムチャート図、である。 第１図において、 １・・・Ａ／Ｄ変換器、 ２．４・・・同期分離回路、 ３・・・書込アドレス発生回路、 ５・・・読出アドレス発生回路、 ６・・２ポート画面メモリ、 ７・・・アドレスセレクタ、 ８・・・ＦＩＦＯメモリ、 ９・・・Ｄ／Ａ変換器。 図中、同一符号は同−又は相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 第１の映像信号をディジタル信号に変換するＡ／Ｄ変換
   器（１）と、 該第１の映像信号の水平・垂直同期信号を分離する回路
   （２）と、 書込画素クロックを内蔵し、該同期信号に該クロックを
   位相同期させ且つ指定された水平・垂直書込期間にそれ
   ぞれ対応した水平・垂直書込アドレスを発生する書込ア
   ドレス発生回路（３）と、該第１の映像信号と走査周波
   数の異なる第２の映像信号の同期信号を分離する回路（
   ４）と、読出画素クロックを内蔵し、該第２の映像信号
   の同期信号に該クロックを位相同期させ且つ指定された
   水平・垂直表示期間に対応した水平画素読出クロック及
   び垂直ライン読出アドレスを発生し該読出クロックを２
   ポート画面メモリ（６）に与える読出アドレス発生回路
   （５）と、 該第１又は第２の映像信号の同期信号により両アドレス
   発生回路（３）（５）のうちの該読出アドレスを優先し
   て一方を選択し該メモリ（６）のアドレス指定を行うア
   ドレスセレクタ（７）と、 該Ａ／Ｄ変換器（１）から該メモリ（６）へのデータを
   通常はそのまま読み出し該アドレスセレクタが該第２の
   映像信号の同期信号を受けた時のみ読出禁止するＦＩＦ
   Ｏメモリ（８）と、 該画面メモリの信号をアナログ信号に変換するＤ／Ａ変
   換器（９）と、 を備えたことを特徴とする走査周波数変換装置。