JPH01318132A - データ書替検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 プロセッサが繰返しメモリに書込むデータの変化を検出
するデータ書替検出回路に関し、プロセッサの処理能力
を低下させること無（、メモリに書込まれるデータの変
化を迅速に検出可能とすることを目的とし、 プロセッサからプロセッサバスを介してメモリの所定領
域にデータを書込む場合に、書込みに先立ち前記所定領
域から読出される読出データを保持する保持手段と、読
出データが読出された後、プロセッサからメモリに書込
まれる書込データと、保持手段に保持される読出データ
とを比較する比較手段と、比較手段が読出データと書込
データとの不一致を検出したことを、プロセッサに通知
する通知手段とを設ける様に構成する。

〔産業上の利用分野〕

本発明は、プロセッサが繰返しメモリに書込むデータの
変化を検出するデータ書替検出回路に関する。

情報処理システムにおいて、プロセッサがメモリの所定
領域にデータを繰返し書込む一方、書込データに変化が
生じた場合に、変化に応じて次の処理を開始することが
要求される場合がある。

〔従来の技術〕

第５図は従来ある情報処理システムの一例を示す図であ
る。

第５図において、プロセ・ノサ１、メモリ２、キーボー
ド３およびデイスプレィ４が、プロセッサバス５を介し
て相互に接続されている。

プロセッサ１内には、プロセッサｌが実行する情報処理
全殻を制御するオペレーティングシステム１１と、プロ
セッサ１が実行する各情報処理を分担する複数のタスク
１２と、所定時間の経過を通知するタイマ１３とが示さ
れる。

と、キーボード３に設けられた各種文字キーを操作して
入力された文字を、デイスプレィ４上に表示する処理を
プロセッサ１が実行する場合に、タスク１２−１がキー
ボード３上の各種文字キーの操作状況を周期的に監視し
、操作状況を示ずデータｄをメモリ２内の所定領域２１
に書込み、タスク１２−２がメモリ２内の所定領域２１
に書込まれたデータｄを読出し、データｄの変化に応じ
てデイスプレィ４上の表示を更新するものとする。

かかる場合に、タスク１２−１はメモリ２内の所定領域
２１に新たにデータｄを書込む度に、タスク間通信機能
に基づき、タスク１２−２を起動する様にオペレーティ
ングシステム１１に依頼する。

タスク１２−１からの依頼を受けたオペレーティングシ
ステム１１は、タスク間通信機能によりタスク１２−２
を起動する。

起動されたタスク１２−２は、メモリ２内の所定領域２
１を参照し、データｄが変化したが否かを分析し、変化
している場合にはデイスプレィ４上の表示を更新する。

〔発明が解決しようとする課題〕

以上の説明から明らかな如く、従来ある情報処理システ
ムにおいては、タスク１２−１によりメモリ２内の所定
領域２１に書込まれたデータｄに基づき、デイスプレィ
４上の表示を変更するタス／’１２−２を起動する為に
、オペレーティングシステム１１を介するタスク間通信
機能を使用していた為、オペレーティングシステム１１
のタスク間通信機能による処理時間が増大する問題点か
あった。

なお、タスク間通信機能を使用する代わりに、タイマ１
３がタスク１２−２を周期的に起動し、メモリ２内の所
定領域２１に書込まれているデータｄを監視させること
も考慮されるが、タイマ１３に伴う処理が必要となり、
プロセッサ１の処理能力を低下させる恐れがあった。

本発明は、プロセッサの処理能力を低下させること無く
、メモリに書込まれるデータの変化を迅速に検出可能と
することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理を示す図である。

第１図において、ｌはプロセッサ、２はメモリ、５はプ
ロセッサバスである。

６は、本発明により設けられたデータ書替検出回路であ
り、１００．２００および３００は、それぞれデータ書
替検出回路６に設けられた保持手段、比較手段および通
知手段である。

〔作用〕

プロセッサ１がメモリ２の所定領域にデータを書込む場
合に、プロセッサバス５に書込み対象領域を示すアドレ
スを送出した後、メモリ２に書込動作を指示する迄に、
メモリ２が読出動作を行う期間が存在し、書込み対象領
域に書込み済みのデータが該期間中に読出される。

本発明はかかる書込動作に先行する読出動作を活用する
ものである。

保持手段１００は、プロセッサ１からプロセッサバス５
を介してメモリ２の所定領域にデータを書込む場合に、
書込みに先立ち所定領域から読出される読出データｄ、
を保持する。

比較手段２００は、読出データｄ、が読出された後、プ
ロセッサ１からメモリ２に書込まれる書込データｄ。と
、保持手段１００に保持される読出データｄ１とを比較
する。

通知手段３００は、比較手段２００が読出データｄ、と
書込データｄ８との不一致を検出したことを、プロセッ
サ１に通知する。

従って、メモリの所定領域に書込まれるデータが変化し
たことを、プロセッサに何等負担を掛けること無く検出
し、迅速にプロセッサに通知可能となる。

〔実施例〕

以下、本発明の一実施例を図面により説明する。

第２図は本発明の一実施例による情報処理システムを示
す図であり、第３図は第２図におけるデータ書替検出回
路の一例を示す図であり、第４図は第３図における各種
信号を例示する図である。なお、全図を通じて同一符号
は同一対象物を示す。

第３図においては、第１図における保持手段１００とし
て読出データ保持回路６１が設けられ、また第１図にお
ける比較手段２００としてデータ比較回路６２が設けら
れ、また第１図における通知手段３００としてゲート６
３−１乃至６３−ｍ。

デコーダ６４およびランチ回路６５−１乃至６５−ｍが
設けられている。

第２図乃至第４図において、キーボード３に設けられた
各種文字キーを操作して入力された文字を、デイスプレ
ィ４上に表示する処理をプロセッサ１が実行する為に、
プロセッサ１はプロセッサバス５を介してキーボード３
上の各種文字キーの操作状況を周期的に監視し、操作状
況を示すデータｄを抽出した後、メモリ２内の所定領域
２１に書込む為に、プロセッサバス５にメモリ２内の所
定領域２１を示すアドレスａ、を送出する。

なお現段階では、プロセッサｌがプロセッサバス５を介
してメモリ２に送出する書込信号Ｗは、未だ読出指示状
態（例えば論理“１”）に設定されている。

その結果、アドレスａ１および読出指示状態（論理“１
”）に設定された書込信号Ｗを入力されたメモリ２は、
それ迄に所定領域２１に書込まれていたデータｄを読出
しく以後読出データｄ、。

と称する）、プロセッサバス５に送出する。

プロセッサｌがプロセッサバス５に送出したアドレスａ
ｌ、並びにメモリ２がプロセッサバス５に送出した読出
データｄ、は、プロセッサバス５を介してデータ書替検
出回路６にも伝達される。

データ書替検出回路６においては、プロセッサバス５を
介して伝達されたアドレスａ、はデコーダ６４に入力さ
れ、また読出データｄ１は読出データ保持回路６１およ
びデータ比較回路６２に入力される。

デコーダ６４は、予め定められたアドレスａｌ乃至ａｌ
ｌが入力されると、デコード信号ｒ１乃至ｒ、％　（論
理“ｌ”）を出力し、それぞれゲート６３−１乃至６３
−ｍに入力する。例えばメモリ２内の所定領域２１を示
すアドレスａ１が入力された場合に、デコード信号ｒ１
がゲート６３−１に入力されるとする。

一方読出データ保持回路６１は、タイミング信号ｃ１が
入力されると、入力されている読出データｄ７を保持す
る。なおタイミング信号Ｃ４は、プロセッサｌからメモ
リ２に対するアクセスサイクルＴに同期して、メモリ２
から読出された読出データｄ、が、プロセッサバス５上
で確定する時期に一致して、データ書替検出回路６内で
発生させられる。

データ比較回路６２は、プロセッサバス５から直接入力
される読出データｄ１と、読出データ保持回路６１に保
持された読出データｄ１とを比較し、両者が一致するこ
とを確認すると、出力する不一致信号ｎを論理“０”に
設定する。

その結果、不一致信号ｎ（論理“０”）を入力されてい
る各ゲー）６３−１乃至６３−ｍは何れも遮断状態とな
り、デコーダ６４から入力されるデコード信号ｒ１乃至
ｒ、に拘わらず、出力する割込信号ｉｌ乃至ｉ、を論理
“０”に設定する。

一方プロセソサ１は、プロセッサバス５にアドレスａを
送出してから所定時間が経過した後、キーボード３から
新たに抽出したデータｄ（以後書込データｄ１と称する
）をプロセッサバス５に送出すると共に、プロセッサバ
ス５に送出する書込信号Ｗを書込指示状態（例えば論理
“０”）に設定する。

その結果、アドレスａｌ、書込データｄ、および書込指
示状態（論理“０”）に設定された書込信号Ｗを入力さ
れたメモリ２は、所定領域２１に書込データｄ１を書込
む。

プロセッサ１がプロセッサバス５に送出した書込データ
ｄ８は、プロセッサバス５を介してデータ書替検出回路
６にも伝達され、読出データ保持回路６１およびデータ
比較回路６２に入力される。

読出データ保持回路６１は、書込データｄ、が入力され
る間は、タイミング信号ｃ１が入力されない為、保持済
みの読出データｄ７を引続き保持する。

データ比較回路６２は、プロセッサバス５から入力され
る書込データｄ１と、読出データ保持回路６１に保持さ
れた読出データｄ、とを比較する。

若しキーボード３から新たな文字の入力操作が行われず
、文字キーの操作状況が前回と変わらない場合には、デ
ータ比較回路６２が比較する読出データｄ、、および書
込データｄ、は一致し、不一致信号ｎは論理“０”に設
定されるが、キーボード３から新たな文字の入力操作が
行われ、文字キーの操作状況が前回と変わっている場合
には、データ比較回路６２が比較する読出データｄｒお
よび書込データｄｗは一致せず、不一致信号ｎは論理“
ｌ”に設定される。

不一致信号ｎが論理“ｌ”に設定されると、ゲート６３
−１乃至６３−ｍは導通状態となり、デコーダ６４から
論理“１”に設定されたデコード信号ｒ、が入力される
ゲート６３−１は、出力する割込信号ｉ、を論理“１”
に設定し、論理“０”に設定されたデコード信号ｒ２乃
至ｒ、を入力されるその他のゲート６３−２乃至６３−
ｍは、出力する割込信号ｉ！乃至ｉ、を論理“０”に設
定する。

ラッチ回路６５−１乃至６５−ｍは、それぞれ対応する
デー１−６３−１乃至６３−ｍから入力される割込信号
１．乃至ｉ、を、入力されるタイミング信号Ｃ２に同期
して保持し、プロセッサｌに伝達する。なおタイミング
信号Ｃ２は、プロセッサｌからメモリ２に対するアクセ
スサイクルＴに同期して、プロセッサ１から送出された
書込データｄ、が、プロセッサバス５上で確定する時期
に一致して、データ書替検出回路６内で発生させられる
。

一方プロセッサ１は、データ書替検出回路６から伝達さ
れる割込信号ｉ、乃至ｉ、の内、割込信号ｉｌのみが論
理“１”に設定されたことを検出すると、メモリ２内の
所定領域２１に書込まれた書込データｄ、に変化が生じ
たと判定し、デイスプレィ４上の表示の更新処理を開始
する。

以上の説明から明らかな如く、本実施例によれば、デー
タ書替検出回路６は、プロセッサ１がキーボード３から
抽出した書込データｄ１が前回と変化したこと検出する
と、直ちにプロセッサｌに伝達する割込信号１１を論理
“１”に設定し、書込データｄｗの変化を通知する。従
って、プロセッサ１は書込データｄ１の変化の有無を分
析すること無く、直ちにデイスプレィ４上の表示の更新
処理を開始することが可能となる。

なお、第２図乃至第４図はあく迄本発明の一実施例に過
ぎず、例えばアドレスａ、読出データｄ７、書込データ
ｄ、、、書込信号Ｗ、タイミング信号Ｃ１およびｃ、の
送出時期は図示されるものに限定されることは無く、他
に幾多の変形が考慮されるが、何れの場合にも本発明の
効果は変わらない。また本発明の対象となる情報処理シ
ステムは、図示されるキーボード３からの入力文字をデ
イスプレィ４上に表示するものに限定されることは無（
、他に幾多の変形が考慮されるが、何れの場合にも本発
明の効果は変わらない。

〔発明の効果〕

以上、本発明によれば、前記情報処理システムにおいて
、メモリの所定領域に書込まれるデータが変化したこと
を、プロセッサに何等負担を掛けること無く検出し、迅
速にプロセッサに通知可能となる。

【図面の簡単な説明】

第１図は本発明の原理を示す図、第２図は本発明の一実
施例による情報処理システムを示す図、第３図は第２図
におけるデータ書替検出回路の一例を示す図、第４図は
第３図における各種信号を例示する図、第５図は従来あ
る情報処理システムの一例を示す図である。 図において、ｌはプロセッサ、２はメモリ、３はキーボ
ード、４はデイスプレィ、５はプロセッサバス、６はデ
ータ書替検出回路、１１はオペレーティングシステム、
１２はタスク、１３はタイマ、２１は所定領域、６１は
読出データ保持回路、６２はデータ比較回路、６３−１
乃至６３−ｍはゲート、６４はデコーダ、６５−１乃至
６５−ｍはラッチ回路、１００は保持手段、２００は比
較茅　１　に 、とｒζ、発日月にＪろ１１飄５シｙｑシ又ナム牛　２
　ω し２ 牛２［株］（こおける作り害警許たあ目外牛　３　口 ＊３区買；お１する各中東不ζ号 第　４　口

Claims (1)

1. 【特許請求の範囲】 プロセッサ（１）からプロセッサバス（５）を介してメ
   モリ（２）の所定領域にデータを書込む場合に、書込み
   に先立ち前記所定領域から読出される読出データ（ｄ＿
   ｒ）を保持する保持手段（１００）と、 前記読出データ（ｄ＿ｒ）が読出された後、前記プロセ
   ッサ（１）から前記メモリ（２）に書込まれる書込デー
   タ（ｄ＿ｗ）と、前記保持手段（１００）に保持される
   読出データ（ｄ＿ｒ）とを比較する比較手段（２００）
   と、 前記比較手段（２００）が前記読出データ（ｄ＿ｒ）と
   前記書込データ（ｄ＿ｗ）との不一致を検出したことを
   、前記プロセッサ（１）に通知する通知手段（３００）
   とを設けることを特徴とするデータ書替検出回路。